本发明属于电力系统对时技术领域，具体涉及一种应用于svg的综合对时装置及对时方法。
背景技术：
静止无功发生器svg（staticvargenerator）近年来在风电场、光伏电站等发电场站中应用较为广泛，由于其良好的滤波效果和较短的响应时间等特性已经在电网中得到了广泛的应用，在当前这一阶段成为电网无功补偿设备里重要的一部分。现有的电站具备对时系统的大部分采用gps对时系统，少数配备北斗系统。
近年来，在国家政策支持下，风电场和光伏电站发展迅速，已经有部分场站要求现场设备能够有通过统一时钟源的对时功能，以便于各类电站现场设备可以在同一时间标准下同步运行，利于场站统一管理和协调运行，而且能够便于统计设备运行情况以及故障发生的记录、排查和及时发现原因，从而方便维护设备以及为进一步优化改进设备提供依据。
现阶段，场站中统一时钟源输出的irig-b(dc)码的数量有限，在需要对时的设备数量较多时，对时接口不足，且各设备接口种类和数量有限，设备改造的难度和成本较大。此为现有技术的不足之处。
技术实现要素：
本发明的目的在于，针对上述现有技术存在的缺陷，提供设计一种应用于svg的综合对时的多种时间信号输入、多种时间信号输出的装置，该装置可接多种输出接口，解决输出接口不足的问题。
为了实现上述目的，本发明的技术方案是：
一种应用于svg的综合对时装置，包括电源模块，所述电源模块连接有数据处理模块和通讯接口模块；
通讯接口模块包括与数据处理模块连接的rs485总线接口、rs-232总线接口、光纤收发接口；
数据处理模块包括总线协议编码单元，所述总线协议编码单元连接有总线协议解码单元和延时消除单元。
进一步的，通讯接口模块包括一路irig-b(dc)码输入、一路rs-485输入、一路rs-232输入、光纤输入、两路rs-485输出、两路rs-232输出和光纤输出。
进一步的，光纤输入包括一路塑料光纤输入和一路玻璃光纤输入；光纤输出包括四路塑料光纤输出和四路玻璃光纤输出。
所述电源模块由电源芯片及其外围电路组成，为数据处理模块和通讯接口模块提供电源。
进一步的，数据处理模块选用型号为ep2c8t14418n的cpld芯片或其他管脚数量满足的单片机。
进一步的，一路irig-b(dc)码输入用来接收场站统一时钟源的数据。
rs-485总线接口输出标准的irig-b(dc)码。
一种应用于svg的综合对时方法，包括以下步骤：
步骤801：接收现场统一时钟源提供的irig-b(dc)码信号根据b码的格式完成解码；
步骤802：将时间数据依照装置中所包含的通讯接口协议进行编码；
步骤803：根据编解码过程和接收时间设备解码所消耗的时间对时间数据进行处理，使时间数据到达需要对时的设备时和实际时间相符合；
步骤804：将经过延时消除单元处理过的数据通过通讯接口模块的各路输出接口发送到需要对时的设备。
步骤803的实现过程为：根据选择的数据处理模块芯片的处理周期来计算解码和编码的时间，同时考虑设备接收并解码的时间，来确定实际发出的时间需要减去的延时时间。
数据处理模块作为本发明装置的核心将接收到的irig-b(dc)码信号转化为装置中包含的通讯接口的协议并驱动接口电路发送出去；其中，所述总线协议编解码单元接收现场统一时钟源提供的b码信号，然后根据b码的格式完成解码，将时间数据依照装置中所包含的通讯接口协议进行编码；所述延时消除单元根据装置编解码过程和接收时间设备解码所消耗的时间对时间数据进行处理，使时间数据到达需要对时的设备时和实际时间相符合，通过通讯接口模块的各路输出接口发送到需要对时的设备。
一般情况下装置的硬件只需焊接一路总线接口、一路玻璃或塑料光纤发射接口即可完成现场svg设备的对时功能，在特殊使用要求下，可根据需要输出的通讯线路数量焊接相应的总线接口硬件完成在只有一路b码对时输入的情况下，多设备同时对时的需求。通讯接口模块可根据现场实际需要进行硬件上的配置，不需要的输出或输入接口硬件即可节省下来，从而节约成本。
装置可提供多种输出接口，解决输出接口不足的问题，装置中通讯接口模块的所有输出可同时工作，可作为现场统一时钟源irig-b(dc)码输出接口不足时的扩展设备，且可以采用光纤传输的方式，传输距离长，受干扰少。
本发明的有益效果在于，需要进行对时的设备在没有irig-b(dc)码接口的情况下，不改变原有设备的硬件结构，利用原设备冗余接口即可实现当前发电场站利用irig-b(dc)码对时的需要；现场设备较多的情况下，本发明所能够将输入的一路irig-b(dc)码拓展为为多路、多接口输出；现场设备之间距离较远的情况下，本发明能够提供传输距离远、抗干扰性能好的光纤接口输出对时信号而不用附加其他信号中继设备；现场使用irig-b(dc)码进行对时的情况下，本发明所提供的装置能够在不用改变原有设备硬件结构的情况下为没有irig-b(dc)码接口的设备匹配适当的接口进行对时，即起到通信协议转换的功能。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著地进步，其实施的有益效果也是显而易见的。
附图说明
图1为本发明提供的一种应用于svg的综合对时装置的结构图。
图2为一种应用于svg的综合对时方法流程图。
其中，1-电源模块，2-数据处理模块，3-通讯接口模块，4-总线协议解码单元，5-总线协议编码单元，6-延时消除单元，7-一路irig-b(dc)码输入，8-一路rs-232输入，9-一路rs-485输入，10-一路塑料光纤输入，11-一路玻璃光纤输入，12-四路塑料光纤输出，13-四路玻璃光纤输出，14-两路rs-232输出，15-两路rs-485输出。
具体实施方式
下面结合附图并通过具体实施例对本发明进行详细阐述，以下实施例是对本发明的解释，而本发明并不局限于以下实施方式。
如图1所示，本实施例提供的一种应用于svg的综合对时装置，包括电源模块1，所述电源模块1连接有数据处理模块2和通讯接口模块3；
通讯接口模块3包括与数据处理模块连接的rs485总线接口、rs-232总线接口、光纤收发接口；
数据处理模块2包括总线协议编码单元5，所述总线协议编码单元5连接有总线协议解码单元4和延时消除单元6。
通讯接口模块3包括一路irig-b(dc)码输入7、一路rs-485输入9、一路rs-232输入8、光纤输入、两路rs-485输出15、两路rs-232输出14和光纤输出。
光纤输入包括一路塑料光纤输入10和一路玻璃光纤输入11；光纤输出包括四路塑料光纤输出12和四路玻璃光纤输出13。
所述电源模块1由电源芯片及其外围电路组成，为数据处理模块2和通讯接口模块3提供电源。
数据处理模块2选用型号为ep2c8t14418n的cpld芯片或其他管脚数量满足的单片机。
一路irig-b(dc)码输入7用来接收场站统一时钟源的数据。
rs-485总线接口输出标准的irig-b(dc)码。
如图2所示，一种应用于svg的综合对时方法，包括以下步骤：
步骤801：一路irig-b(dc)码输入接收现场统一时钟源提供的irig-b(dc)码信号，总线协议解码单元根据b码的格式完成解码；
步骤802：总线协议编码单元将时间数据依照装置中所包含的通讯接口协议进行编码；
步骤803：根据编解码过程和接收时间设备解码所消耗的时间对时间数据进行处理，使时间数据到达需要对时的设备时和实际时间相符合；
步骤804：将经过延时消除单元处理过的数据通过rs-485总线输出接口发送到需要对时的设备。
步骤803的实现过程为：根据选择的数据处理模块芯片的处理周期来计算解码和编码的时间，同时考虑设备接收并解码的时间，来确定实际发出的时间需要减去多久的延时，可通过简单的试验例如示波器读取来验证并确定。
以上公开的仅为本发明的优选实施方式，但本发明并非局限于此，任何本领域的技术人员能思之的没有创造性的变化，以及在不脱离本发明原理前提下所作的若干改进和润饰，都应落在本发明的保护范围内。