一种信息处理方法及装置与流程

本申请涉及但不限于移动通信技术，尤指一种信息处理方法及装置。
背景技术：
：交织器在通信系统中起着至关重要的作用，交织器的主要作用就是改变输入数据序列中元素的顺序，以最大化打乱元素之间的关联来分散可能发生的错误。在高阶调制中，交织器的作用尤其重要。在长期演进(lte)系统中，编码采用turbo码；而在新一代无线通信系统(nr，newradio)系统中，大于等于12比特的控制信道编码采用极化(polar)码。相关技术中，针对nr系统的交织器中，等腰直角三角形的交织器的边长是根据传输码块的长度计算得到的。而且，只要传输的编码比特长度发生变化，就要重新计算三角形的边长，且边长的计算中有开平方运算。也就是说，整体上来看这种等腰直角三角形的交织器实现复杂度高，不利于硬件实现，而且在某些码率性能也不好。技术实现要素：为了解决上述技术问题，本发明提供一种信息处理方法及装置，能够简单实现交织处理。为了达到本发明目的，本发明提供了一种一种信息处理方法，包括：将m个编码比特区分为第一编码比特部分和第二编码比特部分，其中，所述第一编码比特部分包括与信息比特信道对应的k个编码比特，所述第二编码比特部分包括与冻结比特信道对应的(m-k)个编码比特；发射端将所述第一编码比特部分和第二编码比特部分写入矩形交织器形成m×n矩阵；其中，m表示矩阵的行，n表示矩阵的列，且m*n≥m；m是待传输的编码比特个数，m是正整数；m或n是预先设置的正整数。可选地，所述方法还包括：对所述形成的m×n矩阵进行列置换和/或行置换。可选地，所述方法还包括：当m*n＞m时，在所述矩形交织器中，写入填充比特并标记为哑元；所述填充比特填充在所述矩形交织器的前面或后面，或者，填充在所述矩形交织器中预先设置的位置；按照所述矩阵交织器的行或列读出数据，跳过哑元。可选地，所述形成m×n矩阵之前，还包括：将所述写入矩形交织器的编码比特按照索引大小顺序分为第一段s0、第二段s1和第三段s2，三段的长度分别为p，i和s，其中，p、i和s都是非负整数，且p+i+s≤n，n为编码比特序列的长度；所述发射端从第二段s1开始执行所述写入矩形交织器的交织步骤；所述方法之后还包括：将所述第一段s0按顺序写入缓存器，将交织后的第二段s1继续写入该缓存器，将所述第三段s2继续写入该缓存器。可选地，还包括：所述发射端将对所述缓存器输出的编码比特执行所述交织步骤。可选地，所述发射端将所述第一编码比特部分和第二编码比特部分顺序写入矩形交织器包括：所述发射端将所述m个待传输的编码比特写入所述矩形交织器，其中，将所述第一编码比特部分顺序按列写入一个列数为n的矩形交织器，其中，n是一个预先设置的正整数；将第二编码比特部分从所述矩形交织器的第k个位置开始顺序写入所述矩形交织器；其中，所述矩形交织器的行数为满足m*n≥m的最小正整数。可选地，写入所述矩形交织器的顺序包括：分别按照所述第一编码比特部分或所述第二编码比特部分所在的信道索引大小顺序写入；分别按照所述第一编码比特部分或所述第二编码比特部分所在的信道的可靠度大小顺序写入。可选地，所述发射端将所述第一编码比特部分和所述第二编码比特部分顺序写入矩形交织器包括：所述发射端将所述m个待传输的编码比特写入所述矩形交织器，其中，将标记为所述信息比特信道的编码比特按照索引大小顺序按列写入一个行数为m的矩形交织器；其中，m是预先设置的正整数；将标记为所述冻结比特信道的编码比特按照索引大小从所述矩形交织器的第k个位置开始顺序写入所述矩形交织器；其中，矩形交织器的列数n为满足m*n≥m的最小正整数。可选地，所述发射端将所述第一编码比特部分和所述第二编码比特部分写入矩形交织器包括：按照所述m个待传输的编码比特的索引顺序，按行或按列写入所述矩形交织器；其中，所述矩形交织器的行数或列数通过查找表获得。可选地，所述方法之前还包括：所述发射端对长度为k比特的信息比特序列进行极化码编码，生成长度为n比特的编码比特序列，其中，k和n为正整数，n为2的正整数次幂，n是根据k和待传输的比特数m确定的允许的最大码长，并且n不小于k；对生成的长度为n比特的编码比特序列进行处理，得到所述m个待传输的编码比特。本发明实施例还提供了一种信息处理方法，包括：将m个编码比特区分为第一编码比特部分和第二编码比特部分，其中，所述第一编码比特部分包括与信息比特信道对应的k个编码比特，所述第二编码比特部分包括与冻结比特信道对应的(m-k)个编码比特；将所述第一编码比特部分和第二编码比特部分按行顺序写入矩形交织器，包括：发射端将k个所述第一编码比特部分顺序按列写入行数为m、列数为n的矩形交织器；其中，m是与调制阶数相关的值；将(m-k)个所述第二编码比特部分从所述矩形交织器的第(k+1)个位置开始顺序写入所述矩形交织器；将写入所述矩形交织器的全部编码比特作列置换；按行顺序输出所述矩形交织器中的编码比特。可选地，所述矩形交织器的行数为调制阶数，或者，为所有调制阶数的最小公倍数，或者与极化码polar码参数相关；所述矩形交织器的列数n为满足m*n≥m的最小正整数；所述矩形交织器的列置换是biv操作，或者，是预先设置的置换图样。可选地，写入所述矩形交织器的顺序为：按照所述信息比特信道或所述冻结比特信道的索引大小顺序写入；或者，按照所述信息比特信道或所述冻结比特信道的可靠度顺序写入；本发明实施例再提供了一种信息处理方法，包括：接收端接收来自发射端的数据，按照发射端约定的处理方式，进行相反的处理以得到未交织的编码比特。本发明实施例还提供了一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行上述权利要求1～权利要求10，或权利要求11～权利要求13任一项所述的信息处理方法。本发明实施例又提供了一种信息处理装置，包括处理器、存储器以及存储在存储器上可在处理器上运行的计算机程序：将m个编码比特区分为第一编码比特部分和第二编码比特部分，其中，所述第一编码比特部分包括与信息比特信道对应的k个编码比特，所述第二编码比特部分包括与冻结比特信道对应的(m-k)个编码比特；将所述第一编码比特部分和第二编码比特部分写入矩形交织器形成m×n矩阵；其中，m表示矩阵的行，n表示矩阵的列，m和n都是正整数，且m*n≥m；m是待传输的编码比特个数，m是正整数；m或n是预先设置的正整数。本发明实施例还提供一种信息处理装置，包括：第一处理模块、第二处理模块；其中，第一处理模块，用于对于被区分为第一编码比特部分和第二编码比特部分的m个待传输的编码比特，将第一编码比特部分和第二编码比特部分写入矩形交织器；其中，所述第一编码比特部分包括与信息比特信道对应的k个编码比特，所述第二编码比特部分包括与冻结比特信道对应的(m-k)个编码比特；第二处理模块，用于将写入矩形交织器的编码比特形成m×n矩阵；其中，m表示矩阵的行，n表示矩阵的列，m和n都是正整数，且m*n≥m；m是待传输的编码比特个数；m是正整数；m、n是预先设置的正整数。可选地，所述第二处理模块还用于：对形成的m×n矩阵进行列置换和/或行置换。可选地，还包括输出模块，用于按照所述矩形交织器的行或列读出数据。可选地，所述第二处理模块还用于：将所述写入矩形交织器的编码比特按照索引大小顺序分为第一段s0、第二段s1和第三段s2，三段的长度分别为p，i和s，其中，p、i和s都是非负整数，且p+i+s≤n，n为编码比特序列的长度；所述发射端从第二段s1开始执行所述写入矩形交织器的交织步骤；将所述第一段s0按顺序写入缓存器，将交织后的第二段s1继续写入该缓存器，将所述第三段s2继续写入该缓存器。可选地，所述第一处理模块具体用于：将所述m个待传输的编码比特写入所述矩形交织器，其中，将所述第一编码比特部分顺序按列写入一个列数为n的矩形交织器，其中，n是一个预先设置的正整数；将所述第二编码比特部分从所述矩形交织器的第k个位置开始顺序写入所述矩形交织器；其中，所述矩形交织器的行数为满足m*n≥m的最小正整数；或者，将所述m个待传输的编码比特写入所述矩形交织器，其中，将所述第一编码比特部分顺序按列写入一个行数为m的矩形交织器；其中，m是预先设置的正整数，或者m是与调制阶数相关的值；将所述第二编码比特部分从所述矩形交织器的第k个位置开始顺序写入所述矩形交织器；其中，矩形交织器的列数n为满足m*n≥m的最小正整数；或者，按照所述m个待传输的编码比特的索引顺序，按行或按列写入所述矩形交织器；其中，所述矩形交织器的行数或列数通过查找表获得。可选地，所述装置还包括编码模块、第三处理模块；其中，编码模块，用于对长度为k比特的信息比特序列进行极化码编码，生成长度为n比特的编码比特序列，其中，k和n为正整数，n为2的正整数次幂，n是根据k和待传输的比特数m确定的允许的最大码长，并且n不小于k；第三处理模块，用于对生成的长度为n比特的编码比特序列进行处理，得到所述m个待传输的编码比特。与现有技术相比，本申请技术方案至少包括：将m个编码比特区分为第一编码比特部分和第二编码比特部分，其中，所述第一编码比特部分包括与信息比特信道对应的k个编码比特，所述第二编码比特部分包括与冻结比特信道对应的(m-k)个编码比特；发射端将所述第一编码比特部分和第二编码比特部分写入矩形交织器形成m×n矩阵。本申请实施例通过将信息比特信道和冻结比特信道对应的编码分开输出后写入交织器。本发明实施例中，由于编码比特的顺序在交织前就被打乱，之后再输入一个简单的矩形交织器，这样既简单地实现了交织的处理，而且达到了与随机交织器相当的性能。本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。附图说明附图用来提供对本申请技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。图1为本发明实施例中信息处理方法的流程图；图2为本发明实现交织的第一实施例的示意图；图3为本发明实现交织的第二实施例的示意图；图4为本发明实现交织的第三实施例的示意图；图5为本发明实现交织的第四实施例的示意图；图6为本发明实施例中信息处理装置的组成结构示意图。具体实施方式为使本申请的目的、技术方案和优点更加清楚明白，下文中将结合附图对本申请的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。在高阶调制如具有幅度调制的高阶调制中，每个调制符号中的比特有着不同的保护能力(或者出错概率)。polar码利用信道的极化特性，选择可靠度高的信道传输信息比特从而使得信道容量最大化。polar码在编码过程中将信道分成两类，即信息比特信道和冻结比特信道。编码时，将信息比特放置在信息比特信道上，冻结比特设为0，将信息比特和冻结比特组合成的序列送入编码器，即可得到编码比特。交织的目的是为了将编码比特打乱，分散可能发生的错误。本申请发明人通过对上述polar码的仔细研究分析，认为可以利用信息比特信道和冻结比特信道的标记对编码比特进行第一次顺序打乱(或称为交织)，将信息比特信道和冻结比特信道对应的编码分开输出后写入交织器。因为发射端和接收端都知道信息比特信道索引和冻结比特信道索引，没有增加额外的复杂度，所使用的交织器读写简单，也不需要开方运算，便于实现。图1为本发明实施例中信息处理方法的流程图，如图1所示，包括：步骤100：对于m个待传输的编码比特，发射端将信息比特信道对应的编码比特和冻结比特信道对应的编码比特顺序写入矩形交织器。其中，m个编码比特被区分为第一编码比特部分和第二编码比特部分，其中，所述第一编码比特部分包括与信息比特信道对应的k个编码比特，所述第二编码比特部分包括与冻结比特信道对应的(m-k)个编码比特。本步骤中，第一编码比特部分和第二编码比特部分写入矩形交织器的顺序并没有严格限定。也就是说，可以先写入第一编码比特部分，也可以先写入第二编码比特部分。比如：可以先将第一编码比特部分根据索引大小或可靠度大小依次按行写入矩形交织器中，接着，再将第二编码比特部分根据索引大小或可靠度大小依次按行写入该矩形交织器中。本步骤之前，还包括：发射端对长度为k比特的信息比特序列进行polar码编码，生成长度为n比特的编码比特序列，其中，k和n为正整数，n为2的正整数次幂，n是根据k和待传输的比特数m确定的允许的最大码长，并且n不小于k；对生成的长度为n比特的编码比特序列进行速率匹配处理，得到m个待传输的编码比特即需要交织的编码比特，其中，m是一个正整数。其中，发射端根据n比特的编码比特序列中每个比特的可靠性，选出k个最可靠的位置，并标记为信息比特信道，其中，k包括预先指定数量的循环冗余校验(crc)比特；并将n个传输比特信道中剩下的(n-k)个信道标记为冻结比特信道；发射端将k比特的信息比特序列放置在信息比特信道的位置，冻结比特序列的位置设为0，将信息比特序列和冻结比特序列形成的序列记为u，polar码的编码器的生成矩阵为：则polar码编码器的输出序列为c＝u*g。可选地，发射端对生成的长度为n比特的编码比特序列进行速率匹配处理得到m个待传输的编码比特包括：发射端将长度为n比特的编码比特输入缓存器(circularbuffer)中，这里，假设n比特的编码比特序列记为b0,b1,...,b(n-1)，那么，当n>m时，去掉缓存器中前面的(n-m)比特即b0,b1,...,b(n-m-1)，或者，去掉缓存器中后面的(n-m)比特即b(n-m),b1,...,bn；剩下的比特序列作为m个待传输的编码比特；当n<m时，输出缓存器的所有编码比特，并添加上从缓存器中选出的(m-n)个编码比特，作为m个待传输的编码比特；当n＝m时，polar码编码器的输出就是m个待传输的编码比特。可选地，步骤100可以包括：将m个待传输的编码比特写入一个矩形交织器，其中，将第一编码比特部分按照索引大小或可靠度大小顺序按列写入一个列数为n的矩形交织器，并假设第一编码比特部分在矩形交织器中的位置记为：rec0,rec1,rec2,...,rec(k-1)；其中，n是一个预先设置的正整数，比如22或23；将第二编码比特部分按照索引大小或可靠度大小从上述矩形交织器的第k个位置开始顺序写入该矩形交织器，并假设第二编码比特部分在该矩形交织器中的位置记为：reck,rec(k+1),rec(k+2),...,rec(m-1)；其中，矩形交织器的行数为m，是满足m*n≥m的最小正整数，如果m*n>m，则需要的哑元个数是m*n-m个，哑元的位置可以在前面，也可以在后面，或者是其它指定的位置。如果哑元的位置在末尾，那么，recm～rec(m*n)标记为哑元<null>。可选地，步骤100也可以包括：将m个待传输的编码比特写入一个矩形交织器，其中，将第一编码比特部分按照索引大小顺序或可靠度大小按列写入一个行数为m的矩形交织器，并假设第一编码比特部分在矩形交织器中的位置记为rec0,rec1,rec2,...,rec(k-1)；其中，m是一个预先设置的正整数，m也可以是与调制阶数，比如：对于16qam，m可以为4，又如：对于64qam，m可以为6等，可以是所有调制阶数的最小公倍数，可以和polar码参数(如信息比特的个数k和或传输块的大小m等)相关；将第二编码比特部分按照索引大小或可靠度大小从上述矩形交织器的第k个位置开始顺序写入该矩形交织器，并假设第二编码比特部分在该矩形交织器中的位置记为：reck,rec(k+1),rec(k+2),...,rec(m-1)；其中，矩形交织器的列数为n，它是满足m*n≥m的最小正整数，如果m*n>m，则需要的哑元个数是m*n-m个，哑元的位置可以在前面，也可以在后面，或者是其它指定的位置。如果哑元的位置在末尾，那么，recm～rec(m*n)标记为哑元<null>。可选地，步骤100还可以包括：直接按照m个待传输的编码比特的索引顺序，按行或按列写入矩形交织器。其中，矩形交织器的行数或列数可以通过查找表获得，该查找表可以是根据信息比特的大小和待传输的编码比特的大小以及编码码率确定的。步骤101：发射端将写入矩形交织器的编码比特形成m×n矩阵。其中，m表示矩阵的行(row)，n表示矩阵的列(col)，m和n都是正整数，且m*n≥m；m是待传输的编码比特，m是正整数；m或n是预先设置的正整数；m是待传输的编码比特即待输入交织器的编码比特。其中，m或n可以是预先设置的一个正整数。可选地，本发明实施例还包括：发射端对形成的m×n矩阵进行列置换和/或行置换。可选地，列置换和/或行置换可以是比特反转(biv)操作即对每个列和/或行编号进行比特反转，比如：假设置换行数或列数为23，则进行biv操作后就是[1,17,9,5,21,13,3,19,11,7,23,15,2,18,10,6,22,14,4,20,12,8,16])；列置换和/或行置换也可以是对预先指定的列和/或行进行交换，比如：假设指定第1行(或列)与第7行(或列)进行互换等。可选地，本发明实施例还包括：当m*n＞m时，在所述矩形交织器中，写入填充比特并标记为哑元；所述填充比特填充在所述矩形交织器的前面或后面，或者，填充在所述矩形交织器中预先设置的位置；按照矩阵交织器的行或列读出数据，跳过哑元。具体地，可以从产生的矩形交织器的第1个元素开始，按列或按行读出。可选地，本申请交织处理的过程可以设置在编码(和速率匹配)后，也可以设置在编码前，还可以设置在速率匹配之前、或者速率匹配和交织器融合，也可以设置在速率匹配之后。可选地，对于速率匹配与交织器融合的情况，本发明实施例中信息处理方法还包括：发射端将根据图1所示交织处理后产生的编码比特按照索引大小顺序分为3段，分别记为第一段s0，第二段s1，第三段s2，三段的长度分别为p，i和s，其中，p、i和s都是非负整数，且p+i+s≤n，n为编码比特序列的长度；发射端对第1段s0不进行交织处理，只从第二段s1进行交织，即从编码比特的第p个比特开始进行交织，其中，p的取值不大于n。也就是说，这种情况下只对部分编码比特进行交织。之后，先将第一段s0按顺序写入缓存器，再将交织后的第二段s1继续写入该缓存器，最后将第三段s2继续写入该缓存器。可选地，还包括发射端将对从所述缓存器输出的编码比特执行二次交织。特别地，当p和s的取值为0时，就是对全部根据图1所示交织处理后产生的编码比特进行交织处理。这里，交织的方式可以是图1所示实施例的任一种，这里不再赘述。本发明实施例中，由于编码比特的顺序在交织前就被打乱，之后再输入一个简单的矩形交织器，这样既简单地实现了交织的处理，而且达到了与随机交织器相当的性能。本发明实施例还提供了一种信息处理方法，包括：将m个编码比特区分为第一编码比特部分和第二编码比特部分，其中所述第一编码比特部分包括与信息比特信道对应的k个编码比特，所述第二编码比特部分包括与冻结比特信道对应的m-k个编码比特；发射端将k个第一编码比特部分顺序按列写入行数为m的矩形交织器；其中，m可以是调制阶数，可以是所有调制阶数的最小公倍数，可以和polar码参数(如信息比特的个数k和或传输块的大小等)相关；将第二编码比特部分从所述矩形交织器的第(k+1)个位置开始顺序写入所述矩形交织器；可选地，所述矩形交织器的行数为调制阶数，或者，为所有调制阶数的最小公倍数，或者与极化码polar码参数(如信息比特的个数k和或传输比特的个数m等)相关；所述矩形交织器的列数n为满足m*n≥m的最小正整数；所述交织器的列置换是biv操作，或者，是预先设置的置换图样；矩形交织器的列数n是满足m*n≥m的最小正整数；对所述矩形交织器作列置换；所述置换可以是biv操作，即对每个列编号(0,1，...，n-1)进行比特反转，再将比特反转后得到的值去掉大于n的值(如果有)即可得到原矩阵列编号对应在置换后矩阵的编号；所述矩形交织器按行输出交织后的数据。可选地，写入所述矩形交织器的顺序为：分别按照所述第一编码比特部分或所述第二编码比特部分所在的信道索引大小顺序写入；或者，分别按照所述第一编码比特部分或所述第二编码比特部分所在的信道的可靠度大小顺序写入。本发明实施例还提供一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行上述任一项所述的信息处理方法。本发明实施例还提供一种信息处理装置，包括处理器、存储器以及存储在存储器上可在处理器上运行的计算机程序：将m个编码比特区分为第一编码比特部分和第二编码比特部分，其中，所述第一编码比特部分包括与信息比特信道对应的k个编码比特，所述第二编码比特部分包括与冻结比特信道对应的(m-k)个编码比特；将所述第一编码比特部分和第二编码比特部分写入矩形交织器形成m×n矩阵；其中，m表示矩阵的行，n表示矩阵的列，m和n都是正整数，且m*n≥m；m是待传输的编码比特，m是正整数；m或n是预先设置的正整数。本发明实施例还提供一种信息处理方法，包括：接收端接收来自发射端的数据，对数据进行解交织和解码处理。其中，解交织包括：对接收到的数据按照与发射端约定的处理方式，进行相反的处理，即可得到未交织的编码比特。预定的相反的方式包括：接收端的写入方向是发射端的读出方向，接收端解交织器的输出方向是发射端的写入方向。如果有行置换或列置换，接收端按照发射端指定的置换图样进行操作。比如：如果发射端按行写入按列读出则接收端按列写入再按行读出即可恢复出未交织的编码比特。本发明实施例还提供一种计算机可读存储介质，存储有计算机可执行指令，所述计算机可执行指令用于执行上述任一项所述的信息处理方法。本发明实施例还提供一种信息处理装置，包括处理器、存储器以及存储在存储器上可在处理器上运行的计算机程序：接收来自发射端的数据，对数据进行解交织和解码处理。其中，解交织包括：对接收到的数据按行或列写入一个与发射端一样大小的矩形交织器中，再进行行或列置换，最后再按行或列读出记得到发射端编码后的比特序列。下面结合具体实施例对本发明方法进行详细描述。第一实施例中，发射端对编码信道的可靠度进行排序，将信息比特映射在可靠度高的位置。对于编码后的编码比特，可以先将第一编码比特部分按照索引大小(从小到大或从大到小)顺序按行写入矩形交织器，第一编码比特部分写完后，再接着根据第二编码比特部分的索引大小顺序(从小到大或从大到小))顺序按行写入矩形交织器，形成一个m行，n列的矩阵；所述写入矩形交织器的顺序也可以先按照k个第一编码比特部分的可靠度从高到低或从低到高写入矩形交织器，然后再按照m-k个第二编码比特部分的可靠度从低到高的顺序写入矩形交织器；之后，再对这个矩阵进列置换，置换的方法可以是biv操作，也可以是约定的其它顺序。其中，m是矩阵的行数，m可以是根据调制阶数，可以是所有调制阶数的最小公倍数，可以是和polar码参数(如信息比特的个数k和或传输块的大小等)相关的正整数，也可以是预先设置的一个正整数(如m取值为22或23)。m是编码后的比特数，m≤矩阵的行数m×矩阵的列数n，超出编码比特的部分用“哑元”标记并在交织器读出后去掉。结合图2所示，第一实施例中，假设按行写入后的矩阵记为matrix0，那么，列置换指的是，将矩阵matrix0中的列进行交换。比如：假设约定将matrix0矩阵中的第1列和第3列进行交换，那么，最终形成的交织矩阵matrix1中的第1列是matrix0的第3列，matrix1中的第3列是matrix0的第1列，其它列的位置不变。对序列1,2,3,......,n进行biv处理包括：将每个编号的二进制数倒序后求整数，去掉大于n的值，比如对于一个行数为23的交织器，对行编号做biv操作后的编号为如下序列：[1,17,9,5,21,13,3,19,11,7,23,15,2,18,10,6,22,14,4,20,12,8,16]，该序列是原序列(即自然排序的序列)在新序列的编号。这个序列表示的是原矩阵中做置换后在新矩阵中的编号，即原矩形交织器的第1行在进行行变换后仍然是第1行，原矩形交织器的第2行则成为了第17行，第3行成为了第9行等等。这个置换操作也等价于[1137194161022315921618122321482051711]，该序列是新序列在老序列中的编号(编号从1开始。从该序列可以看出：原矩阵的第1行不变，原矩阵的第13行成为新矩阵的第2行等等。在输入调制器时，对最终产生的矩阵按列读出后输入到调制器。这样，接收端收到调制符号生成的信号后，先进行解调，再解交织即交织的逆操作，再进行解码即可得到发射端编码后的比特序列。对于第一实施例所示编码比特的写入顺序，也可以是先写入第二编码比特部分，然后再写入第一编码比特部分。对于第一实施例，交织器的读出顺序可以是按列读出，也可以是按行读出等。理论上按行写入和按列写入也可以等价，比如：将一组数据按行写入一个行数为23的矩形交织器，做行置换后再按列读出，也等价于将一组数据按列写入一个列数为23的矩形交织器，然后再做列置换后再按照行读出，如图3所示，为按行输出的示意图。以固定行数为23的矩形交织器为例，如果待交织的比特数是192，则需要9列(需要15个哑元)，则，按行写入是23×9；如果按列写入，则是9行、23列。对于交织器的读写操作，本发明实施例给出其中的三种操作：一种是，按行写入、按列输出。将编码比特的索引记为：x0,x1,...,xm-2,xm-1，写入矩阵(按行写入)后为：则，按列输出的序列为：x0,xn,...,x(m-1)*n,...,xn-1,x2*n-1,...,xm*n-1yi＝xint+(rem-1)*n，其中yi表示交织器输出的第i个元素，i是0～m*(n-1)中的任一值。yi对应交织器输入的第int+(rem-1)*n个元素。如果写入时有哑元，则读出时，跳过标记为哑元的元素。上述过程也等价于如下方式的按列写入，按行读出：第二种是，按行写入、再对行做置换，最后按列输出。如果对所述操作方式1的“按行写入、按列读出”形成的矩阵作行置换，且行置换的图样为i＝[i0,i1,i2,…,im-1]，则，置换后的矩阵为第三种是，按行写入、做列置换，最后按行读出。如果对所述操作方式1的“按行写入、按列读出”形成的矩阵作行置换，且列置换的图样为i＝[i0,i1,i2,…,in-1]，则，置换后的矩阵为：需要说明的是，矩形交织器的行变换、列变换并不是必不可少的，比如，当固定行数为22时，直接按列输出也可以达到接近随机数交织器的性能。以固定行数，按行写入为例，第一实施例的处理过程则如图4所示。为了说明本实施例的实现方法，这里以上述第三种操作为例进行描述，假设信息比特的个数k＝32，编码后待传输的编码比特数是64。作为信息比特信道的索引是：{1624272829303132394042434445464748505152535455565758596061626364}，与编码比特的索引一样。假设本实施例中使用的调制模式是16qam，那么，将第一编码比特部分和第二编码比特部分按照索引大小从小到大分别写入一个4行16列的矩形交织器后得到如下所示：16242728293031323940424344454647485051525354555657585960616263641234567891011121314151718192021222325263334353637384149列置换的图样是[1,9,5,13,3,11,7,15,2,10,6,14,4,12,8,16].对所述矩形交织器作列变换后得到如下所示：矩形交织器最后输出的编码比特索引如下所示：[16392944274231462440304528433247485753615159556350585462526056641951331171521061441281718332237203525411934233821362649]。第二实施例中，将信息比特信道索引输出的编码比特(进行biv操作后)按行写入一个矩形交织器，然后将冻结比特信道输出的编码比特(进行biv操作后)按行写入该矩形交织器。其中，对一个长度为s的序列进行biv操作包括：先将序列为的二进制表示分别进行倒序，对倒序后的序列，去掉数值大于s的值即可得到需要的置换后的序列编号。比如:如果序列的长度为23，则biv后的顺序是：[1,17,9,5,21,13,3,19,11,7,23,15,2,18,10,6,22,14,4,20,12,8,16]。特别地，这里的矩形交织器可以只有一行。第三实施例中，可以结合信息比特的个数和传输比特的个数，使用计算机仿真选出一些接近随机数交织器的矩形交织器，将这个接近随机数交织器的矩形交织器的参数与信息比特和传输比特做成一个查找表，比如，假设查找表如表1所示：参数参数值1参数值2信息比特的长度k3284待交织的比特数m192336矩形交织器的行数2223表1对于发射端，如果信息比特的长度k是32，经过编码和速率匹配后，即待交织的比特数m是192，那么，通过表1所示的查找表得知，矩形交织器的行数是22。如果接收端和发射端约定采用按行写入按列读出的方式，则发射端会将192个编码比特顺序按行写入(写入的矩阵中最后一行的6个是哑元)矩形交织器，矩形交织器的输出比特则按列输出；对于接收端，也会根据表1所示的查找表得知，交织器的行数是22，列数是9列，接收端将收到的192个比特，按列写入一个行数为22，列数为9的矩阵，其中，第22行的第4列(编号从1开始)至9列是哑元，再按行读出即可恢复出交织前的序列。第四实施例中，如图5所示，对于产生的一个母码长度为n的编码比特，将其分成3段，假设记为第一段s0、第二段s1、第三段s2。对于第一段s0，包含的比特有c0,c1,c2,...,cp-1，将它按照顺序输入到缓存器(circularbuffer)中；对于中间的第二段s1，它的长度为c，且p+c+s＝n，其中，p、c和s都是非负整数；将第二段s1中的编码比特按照第一实施例、第二实施例和第三实施例中的任一种方式进行交织；从交织后的矩形交织器读出信息并输入到circularbuffer中；对于第三段s2，包含的比特有cs,cs+1,cs+2,...,cn-1。如果速率匹配判决为打孔，那么，打掉circularbuffer的前面p个比特即可；如果速率匹配判决为削减，则去掉circularbuffer中的后面s比特即可；如果速率匹配判决为重复(传输比特数m>n)，则需要评估：1，重复末尾的；2，重中间部分的；3，重复前面的等。第五实施例中，可以在polar编码和速率匹配时进行1次本发明实施例提供的交织处理，速率匹配之后再进行一个简单的矩形交织器。图6为本发明实施例中信息处理装置的组成结构示意图，如图6所示，至少包括：第一处理模块、第二处理模块；其中，第一处理模块，用于对于m个待传输的编码比特，发射端将信息比特信道对应的编码比特和冻结比特信道对应的编码比特顺序写入矩形交织器。第二处理模块，用于将写入矩形交织器的编码比特形成m×n矩阵。其中，m表示矩阵的行，n表示矩阵的列，m和n都是正整数，且m*n≥m；m是待传输的编码比特即待输入交织器的编码比特。其中，m或n可以是预先设置的一个正整数。本发明实施例中的信息处理装置还包括：编码模块，第三处理模块；其中，编码模块，用于对长度为k比特的信息比特序列进行polar码编码，生成长度为n比特的编码比特序列，其中，k和n为正整数，n为2的正整数次幂，n是根据k和待传输的比特数m确定的允许的最大码长，并且n不小于k；第三处理模块，用于对生成的长度为n比特的编码比特序列进行处理，得到m个待传输的编码比特，其中，m是一个正整数。可选地，第三处理模块具体用于：将长度为n比特的编码比特输入缓存器(circularbuffer)中，这里，假设n比特的编码比特序列记为b0,b1,...,b(n-1)，那么，当n>m时，去掉缓存器中前面的(n-m)比特即b0,b1,...,b(n-m-1)，或者，去掉缓存器中后面的(n-m)比特即b(n-m),b1,...,bn；剩下的比特序列作为m个待传输的编码比特；当n<m时，输出缓存器的所有编码比特，并添加上从缓存器中选出的(m-n)个编码比特，作为m个待传输的编码比特；当n＝m时，polar码编码器的输出就是m个待传输的编码比特。第三处理模块还用于：根据n比特的编码比特序列中每个比特的可靠性，选出k个最可靠的位置，并标记为信息比特信道，其中，k包括预先指定数量的循环冗余校验(crc)比特；并将n个传输比特信道中剩下的(n-k)个信道标记为冻结比特信道；发射端将k比特的信息比特序列放置在信息比特信道的位置，冻结比特序列的位置设为0，将信息比特序列和冻结比特序列形成的序列记为u，polar码的编码器为：则polar码编码器的输出序列为c＝u*g。可选地，第一处理模块可以具体用于：将m个待传输的编码比特写入一个矩形交织器，其中，将第一编码比特部分按照索引大小顺序按列写入一个列数为n的矩形交织器，并假设信息比特信道的编码比特即信息比特在矩形交织器中的位置记为：rec0,rec1,rec2,...,rec(k-1)；其中，n是一个预先设置的正整数，比如23，且n与m互质；将第二编码比特部分按照索引大小从上述矩形交织器的第k个位置开始顺序写入该矩形交织器，并假设冻结比特信道的编码比特即冻结比特在该矩形交织器中的位置记为：reck,rec(k+1),rec(k+2),...,rec(m-1)；其中，矩形交织器的行数为m，行数m是满足m*n≥m的最小正整数，如果m*n>m，那么，recm～rec(m*n)标记为哑元<null>。可选地，第一处理模块还可以具体用于：将m个待传输的编码比特写入一个矩形交织器，其中，将第一编码比特部分按照索引大小顺序按列写入一个行数为m的矩形交织器，并假设第一编码比特部分在矩形交织器中的位置记为rec0,rec1,rec2,...,rec(k-1)；其中，m是一个预先设置的正整数，m也可以是与调制阶数相关的值，比如：对于16qam，m可以为4，又如：对于64qam，m可以为6等；将第二编码比特部分按照索引大小从上述矩形交织器的第k个位置开始顺序写入该矩形交织器，并假设第二编码比特部分在该矩形交织器中的位置记为：reck,rec(k+1),rec(k+2),...,rec(m-1)；其中，矩形交织器的列数为n，列数n是满足m*n≥m的最小正整数，如果m*n>m，那么，recm～rec(m*n)标记为哑元<null>。可选地，第一处理模块也可以具体用于：直接按照m个待传输的编码比特的索引顺序，按行或按列写入矩形交织器。其中，矩形交织器的行数或列数可以通过查找表获得，该查找表可以是根据信息比特的大小和待传输的编码比特的大小以及编码码率确定的。可选地，第二处理模块还用于：对形成的m×n矩阵进行列置换和/或行置换。可选地，列置换和/或行置换可以是比特反转(biv)操作即对每个列和/或行编号进行比特反转。可选地，第二处理模块还用于：将根据图1所示交织处理后产生的编码比特按照索引大小顺序分为3段，分别记为第一段s0，第二段s1，第三段s2，三段的长度分别为p，i和s，其中，p、i和s都是非负整数，且p+i+s≤n，n为编码比特序列的长度；发射端对第1段s0不进行交织处理，只从第2段s1进行交织，即从编码比特的第p个比特开始进行交织，其中，p的取值不大于n。也就是说，这种情况下只对部分编码比特进行交织。之后，将第一段s0按顺序写入缓存器，将交织后的第二段s1继续写入该缓存器，将第三段s2继续写入该缓存器。可选地，第二处理模块还用于：将对从所述缓存器输出的编码比特执行所述交织处理。特别地，当p和s的取值为0时，就是对全部根据图1所示交织处理后产生的编码比特进行交织处理。这里，交织的方式可以是图1所示实施例的任一种，这里不再赘述。可选地，本发明实施例提供的信息处理装置还包括：输出模块，用于按照交织器的行或列读出。具体地，可以从产生的矩形交织器的第1个元素开始，按列或按行读出。以上所述，仅为本发明的较佳实例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。当前第1页12