本公开总体上涉及无线通信系统，更具体地说，涉及一种用于粗定时和粗频率同步(coarsetimingandcoarsefrequencysynchronization)的设备及方法。
背景技术：
正交频分复用(ofdm)技术由于低实现复杂度和对多路径传播的影响具有鲁棒性而已经广泛应用于宽频带无线通信系统，诸如，长期演进(lte)和ieee802.11a/n/ac。然而，相比于单载波系统，ofdm系统对同步误差更加敏感。时序和频率同步是ofdm接收器设计的关键部分。ofdm信号的同步要求找到符号定时和载波频率偏移。不正确的定时可引入会使得系统性能严重退化的符号间干扰(isi)和载波间干扰(ici)。
802.11a/n/ac具有10个短训练字段(stf)，均具有用于自动增益控制(agc)解决方案、粗定时同步和粗频率偏移估计的16个样本。通常将agc增益设置在最大值，然后逐渐减小到合适的值。因此，若干短训练字段(stf)符号可能被未定的agc增益损坏。使用这些损坏的stf符号的粗同步和粗频率偏移估计可使得同步性能退化。
自相关和互相关是使用stf执行粗定时同步和粗频率偏移估计的两个基本方法。然而，如之前描述的，在非理想的通信系统中，最初的若干stf符号可在活跃的agc收敛期间被损坏。这导致可能给出错误粗定时同步的stf自相关的宽的稳定阶段(wideplateau)。这还会在适度的输入信号功率开始时导致由于大的agc增益引起的更早的峰值检测。一个解决方案是在获得粗定时位置之后增加长训练字段(ltf)搜索窗。然而，这增加使用更大存储器和更多操作的硬件复杂度。另一解决方案是去除被高agc增益损坏的开始的若干stf符号。然而，对于接收器而言，通常难以确定哪些接收的样本属于这样损坏的stf符号。
技术实现要素：
根据一个实施例，一种设备包括：多个相关处理器，每个相关处理器被配置为：接收一组样本并且生成各组样本的相关；多个乘法器，每个乘法器被配置为：将所述多个相关处理器中的一个相关处理器的相关乘以权重，其中，所述多个乘法器中的至少一个乘法器的权重不同于所述多个乘法器中的至少另一个乘法器的权重；求和处理器，被配置为：针对时间n，将所述多个乘法器的乘以权重的相关进行求和，其中，n是整数；粗定时和粗频率处理器，被配置为：基于所述求和，生成粗定时和粗频率。
根据一个实施例，一种方法包括：通过多个相关处理器中的每个相关处理器接收一组样本；通过所述多个相关处理器来生成各组样本的相关；通过多个乘法器中的每个乘法器，将所述多个相关处理器中的一个相关处理器的相关乘以权重，其中，所述多个乘法器中的至少一个乘法器的权重不同于所述多个乘法器中的至少另一个乘法器的权重；通过求和处理器，针对时间n将所述多个乘法器的乘以权重的相关进行求和，其中，n是整数；通过粗定时和粗频率处理器，基于针对时间n将所述多个乘法器的乘以权重的相关的求和，确定粗定时和粗频率。
根据一个实施例，一种制造粗定时和频率同步设备的方法包括：将所述粗定时和频率同步设备与至少一个其他粗定时和频率同步设备形成在晶片或封装件上，其中，所述粗定时和频率同步设备包括：多个加权相关处理器、求和处理器以及粗定时和粗频率处理器；测试所述粗定时和频率同步设备，其中，测试所述粗定时和频率同步设备包括：使用一个或多个电光转换器、将一个光学信号分割为两个或更多个光学信号的一个或多个分光器、以及一个或多个光电转换器来测试所述粗定时和频率同步设备。
根据一个实施例，一种构建集成电路的方法，包括：针对所述集成电路的层的特征的集合来生成掩模布局，其中，掩模布局包括：用于包括粗定时和频率同步设备的一个或多个电路特征的标准单元库宏，其中，粗定时和频率同步设备包括：多个加权相关处理器、求和处理器以及粗定时和粗频率处理器；在生成掩模布局期间，忽略宏的相关位置以符合布局设计规则；在生成掩模布局之后，检查符合布局设计规则的宏的相关位置；当检测到任意宏不符合布局设计规则时，通过将各个不符合的宏修改为符合布局设计规则，来修改掩模布局；根据针对所述集成电路的层的特征的集合的修改的掩模布局，来生成掩模；制造根据掩模的集成电路层。
附图说明
通过下面结合附图的详细描述，本公开的特定实施例的以上及其他方面、特征和优点将更加清楚，其中：
图1示出根据一个实施例的用于粗定时和频率同步的设备的示例性框图；
图2示出根据一个实施例的用于粗定时和频率同步的设备的示例性框图；
图3示出根据一个实施例的图2的加权相关处理器的示例性框图；
图4示出根据一个实施例的粗定时和频率同步的方法的示例性流程图；
图5示出根据一个实施例的粗定时和频率同步的方法的示例性流程图；
图6示出根据一个实施例的制造粗定时和频率同步设备的方法的示例性流程图；
图7示出根据一个实施例的构建集成电路的方法的示例性流程图。
具体实施方式
下文，参照附图详细地描述本公开的实施例。应注意，虽然相同的元件被示出在不同的附图中，但是它们将由相同的参考标号指定。在下面的描述中，诸如详细的配置和组件的具体细节仅被提供用于帮助本公开的实施例的整体理解。因此，本领域技术人员应清楚，在不脱离本公开的范围和精神的情况下，可对在此描述的实施例进行各种改变和修改。此外，为了清楚和简明，公知的功能和构造的描述被省略。下面描述的术语是考虑本公开的功能而定义的术语，可根据用户、用户的意图或习惯而不同。因此，术语的定义应基于贯穿本说明书的内容来确定。
本公开可具有各种变形和各种实施例，其中，下面参照附图详细描述实施例。然而，应理解，本公开不限于这些实施例，而是包括本公开的精神和范围内的全部变形、等同物和替换物。
虽然包括顺序数字(诸如，第一、第二等)的术语可用于描述各种元件，但是结构元件不被这些术语所限制。这些术语仅用于将一个元件与另一元件进行区分。例如，在不脱离本公开的范围的情况下，第一结构元件可被称为第二结构元件。相似地，第二结构元件也可被称为第一结构元件。如在此使用的术语“和/或”包括一个或多个相关项的任意或全部组合。
在此使用的术语仅用于描述本公开的各种实施例，而不意在限制本公开。除非上下文另外清楚地指示，否则单数形式意在包括复数形式。在本公开中，应理解，术语“包括”或“具有”指示存在特征、数量、步骤、操作、结构元件、部分或它们的组合，但不排除存在或可能添加一个或多个其他特征、数量、步骤、操作、结构元件、部分或它们的组合。
除非不同地定义，否则在此使用的全部术语具有与本公开所属领域中的技术人员所理解的含义相同的含义。除非本公开清楚地定义，否则这样的术语(诸如在通用字典中定义的术语)将被解释为具有与相关领域中的上下文的含义相同的含义，而不被解释为具有理想化或过于正式的含义。
根据一个实施例，本设备和方法将不同的权重施加到不同的符号相关(例如，stf符号相关)以降低由于agc的增益引起的损坏(例如，stf损坏)的影响。本设备和方法可应用于电气和电子工程师协会(ieee)标准802.11a/n/ac系统以及具有前导码的其他通信系统。然而，本公开不限于此。
图1示出根据一个实施例的用于粗定时和频率同步的设备的示例性框图。
参照图1，设备100包括：n个存储器101、103和105、n个相关处理器107、109和111(例如，stf相关处理器)、n个乘法器113、115和117、求和处理器119以及粗定时和粗频率处理器121，其中，n是整数(例如，n＝9)。
从0至n-1编号的n个存储器101、103和105分别存储n组符号(例如，stf符号)或样本之一，其中，通过将j个stf样本(例如，j＝160个stf样本)划分为n组stf样本来获得所述n组样本，其中，j是整数。n组中的每组包括cd个stf样本(例如，cd＝16)，其中，cd是整数。
从0至n-1编号的n个相关处理器107、109和111(例如，n个stf相关处理器)分别从相应的n个存储器101、103和105接收cd个样本(例如，stf样本)。n个相关处理器107、109和111中的每个对接收的cd个样本执行相关，并且输出相应的相关值。也就是说，第一(即，第0)相关处理器107产生针对j个样本中的第一(或，第0)至cd-1样本以及cd至2cd-1样本的相关值。第二相关处理器109产生针对j个样本中的cd至2cd-1样本以及2cd至3cd-1样本的相关值。第n-1相关处理器111产生针对j个样本中的(n-2)cd至(n-1)cd-1样本以及(n-1)cd至ncd-1样本的相关值。
从0至n-1编号的n个乘法器113、115和117分别与n个相关处理器107、109和111之一连接。n个乘法器113、115和117分别将来自相应的n个相关处理器107、109和111的相关值乘以权重，以提供相应的相关的加权相关。存在从0至n-1编号的n个权重。在一个实施例中，权重不完全相同。
求和处理器119包括：与n个乘法器113、115和117的输出端连接的多个输入端，以及用于提供加权相关之和的输出端。
将j个样本分组减少了存储权重所需的存储器，并且还可减少获得一个相关值所需的乘法的次数。因此，仅存在必须存储在存储器中的n个权重。
根据一个实施例，针对最初的若干权重(例如，第一k数量的权重，其中，k是整数)应用更小的权重，以降低大的未定的agc增益的影响。不同的权重可被施加到前导码相关(preamblecorrelation)(例如，自相关)。所得到的相关用于获得粗定时同步和粗频率偏移估计。根据一个实施例，最初的若干权重可被设置为0，其余的权重可被设置为1，这被称为减小的相关长度。可需要非0定时估计偏差(non-zerotimingestimationbias)来获得更好的定时。例如，估计偏差可以是非0的数量的一半。
根据一个实施例，当前的加权自相关方案可被表示为下面的等式(1)：
其中，n、l和cd是整数，w(i)是第istf自相关c(n-i)＝x(n-i)x*(n-cd-i)的权重，x(n-i)是在时刻(n-i)的输入数据样本，x*(n-cd-i)是在时刻(n-cd-i)的延迟的输入数据样本的共轭。astf(n)是在时刻n的stf自相关，对使用cd个样本延迟的l个加权瞬时相关进行求和来得到astf(n)。
根据一个实施例，其中，n＝9，l＝144，cd＝16，其中，16是一个stf的长度，加权的stf自相关方案可被表示为下面的等式(2)：
其中，n是整数，w(i)是第istf自相关c(n-i)＝x(n-i)x*(n-16-i)的权重，x(n-i)是在时刻(n-i)的输入数据样本，x*(n-16-i)是在时刻(n-16-i)的延迟的输入数据样本的共轭。astf(n)是在时刻n的stf自相关，对使用16样本延迟的144个加权瞬时相关进行求和来得到astf(n)。然而，本公开不限于l＝144或长度16的stf。用于l和stf的长度的其他值是可行的。
在传统的stf相关中，所有的权重w(i)等于1。在一个实施例中，最初的若干权重可被设置为0，其余的权重可被设置为1，这被称为具有减小的长度的stf相关。
为了降低计算复杂度，l个stf自相关(例如，l＝144)被划分为n个组(例如，n＝9)，其中，每个组具有mw个stf相关值(例如，mw＝16)。因此，astf(n)可被表示为下面的等式(3)：
其中，n、l和mw是整数，x(n-mwp-q)是在时刻(n-mwp-q)的输入数据样本，x*(n-mwp-q-cd)是在时刻(n-mwp-q-cd)的延迟的输入数据样本的共轭。
w(p)是第pstf自相关c(n，mwp+q)＝x(n-mwp-q)x*(n-mwp-q-cd)的权重，
根据一个实施例，其中，n＝9，l＝144，cd＝16，加权的stf自相关方案可被表示为下面的等式(4)：
其中，mw是整数，x(n-mwp-q)是在时刻(n-mwp-q)的输入数据样本，x*(n-mwp-q-16)是在时刻(n-mwp-q-16)的延迟的输入数据样本的共轭，w(p)是第pstf自相关c(n,mwp+q)＝x(n-mwp-q)x*(n-mwp-q-16)的权重，
在一个实施例中，stf相关值的数量可以是l＝144，stf相关值的组的数量可以是n＝9，因此，每个组的stf相关值的数量可以是mw＝16，对于每个输入样本，这会需要额外的18次实部乘法以及80次实部加法。此外，9个复数
粗定时和粗频率处理器121包括：与求和处理器119的输出端连接的输入端，以及基于和astf(n)提供粗定时和粗频率的输出端。
astf(n)用于使用任意的stf自相关峰值搜索方法来确定粗定时位置，如下面的等式(5)所示：
npeak＝argmax(|astf(n)|)(5)
定时估计偏差可需要以加法施加到npeak，以获得最终估计的定时位置，如下面的等式(6)所示：
nfinal＝npeak+nbias(6)
粗频率估计可如下面的等式(7)或等式(8)所示来确定：
图2示出根据一个实施例的用于粗定时和频率同步的设备的示例性框图。
参照图2，设备200包括：多个加权相关(例如，自相关)处理器201、203和205(例如，stf处理器)、求和处理器207以及粗定时和粗频率处理器209。
以菊花链(daisy-chain)形式来连接多个加权相关处理器201、203和205，其中，多个加权相关处理器的数量等于相关值被划分的组的数量n(例如，n＝9)。加权相关处理器201、203和205中的每个包括：用于接收在时间n的相关值c(n)(例如，自相关)的第一输入端，其中，n是整数。此外，加权相关处理器201、203和205中的每个包括：用于接收相应的相关值的权重w(p)的第二输入端，其中，权重的数量等于组的数量n，其中，n是整数。此外，加权相关处理器201和203中的每个包括提供c(n-mw)的第一输出端，其中，c(n-mw)是被延迟mw个样本的c(n)的相关，其中，mw是每个组的相关值的数量，l是stf相关的总数量，其中，mw和l是整数。此外，加权相关处理器201和203中的每个包括第二输出端，最后的加权相关处理器205包括第一输出端，加权相关处理器201和203中的每个的第二输出端以及最后的加权相关处理器205的第一输出端将
在一个实施例中，l＝144，n＝9。因此，mw＝16。然而，本公开不限于此，也可应用其他分组方案，例如，l＝144，n＝18，mw＝8；l＝144，n＝12，mw＝12；l＝144，n＝8，mw＝18；l＝144，n＝6，mw＝24；l＝144，n＝4，mw＝36等。
根据一个实施例，可以以各种方式来确定权重w(p)。例如，在stf自相关的开始时可分配更小的权重。
根据一个实施例，权重w(p)可从一个加权stf相关处理器201、203和205线性地或指数地增大。
根据一个实施例，权重w(p)可以是标准化的(例如，权重w(p)的平均值等于1)或非标准化的(例如，权重w(p)的平均值不等于1)。下面的表1是非标准化的stf相关权重的示例性表格。下面的表2是标准化的stf相关权重的示例性表格。
表1
表2
根据一个实施例，agc稳定时间(agcsettlingtime)可用于确定权重。例如，如果agc在5个stf之后稳定，则最初的4至5个权重可小于其他权重。
根据一个实施例，agc增益步长可用于在agc稳定之前确定连续的权重之间的差。
求和处理器207包括输入总线和输出端，其中，输入总线用于接收多个加权stf相关处理器201、203和205中的每个的加权求和相关
粗定时和粗频率处理器209包括与求和处理器207的输出连接的输入端以及基于和astf(n)提供粗定时和粗频率的输出端。
astf(n)用于使用如以上等式(5)所示的任意stf自相关峰值搜索方法来确定粗定时位置。定时估计偏差可需要以加法施加到npeak，以如上面的等式(6)所示获得最终估计的定时位置。粗频率估计可如上面的等式(7)或等式(8)所示来确定。
图3示出根据一个实施例的图2的加权相关处理器201、203和205的示例性框图。
参照图3，多个加权相关处理器(例如，stf处理器)201、203和205中的每个包括：mw个相关值的相关延迟处理器301、第一加法器303、第二加法器305、1样本的相关延迟处理器307以及乘法器309，其中，l个相关值(例如，l＝144)被划分为n个组(例如，n＝9)，其中，n个组中的每个组存在mw个相关值(例如，mw＝16)。
mw个相关值的相关延迟处理器301包括用于接收在时间n(其中，n是整数)的相关c(n)的输入端，以及用于提供c(n-mw)(例如，c(n-16))的输出端，其中，c(n-mw)是被延迟mw个样本的相关c(n)。
第一加法器303包括接收c(n)相关的第一输入端、第二输入端和输出端。
第二加法器305包括接收c(n-mw)的第一输入端、与第一加法器303的输出端连接的第二输入端以及用于提供c(n)的求和的相关
1样本的相关延迟处理器307包括与第二加法器305的输出端连接的输入端以及与第一加法器303的第二输入端连接的输出端，其中，1样本的相关延迟处理器307的输出端用于提供延迟一个样本的c(n)的求和的相关
乘法器309包括：用于接收与加权stf相关处理器201、203和205对应的n个组的权重之一的权重w(p)的第一输入端、用于接收
图4示出根据一个实施例的粗定时和频率同步的方法的示例性流程图。
参照图4，该方法包括：在401，存储n组stf符号或样本中的每个组中的cd个样本(例如，stf样本)，其中，通过将l个stf样本(例如，l＝144个stf样本)划分为n个组的stf样本得到n组stf样本，其中，l是整数，cd是整数，(例如，cd＝16)。
在403，该方法在n个相关处理器中针对相应的n个存储器中的各cd个样本确定相关。相关执行自相关。
在405，n个乘法器分别将来自相应的n个相关处理器的相关值乘以权重，以提供相应的相关的加权相关。存在n个权重。在一个示例中，权重不完全相同。
在407，求和处理器将由n个加法器提供的加权相关进行求和。
在409，基于该求和来确定粗定时和粗频率。
在一个实施例中，该求和用于使用如上面的等式(5)所示的任意自相关峰值搜索方法来确定粗定时位置。定时估计偏差可需要以加法施加到npeak，以如上面的等式(6)所示获得最终估计的定时位置。粗频率估计可如上面的等式(7)或等式(8)所示来确定。
图5示出根据一个实施例的粗定时和频率同步的方法的示例性流程图。
参照图5，该方法包括：在501，通过多个菊花链加权相关处理器来生成加权求和相关，其中，多个加权相关处理器中的第一个接收第一个相关，然后将延迟mw个样本的相关提供给多个加权相关处理器中的下一个，其中，随后的多个加权相关处理器中的每个将延迟mw个样本的相关提供给多个加权相关处理器中的下一个。在此情况下，l是相关值的数量(例如，l＝144个stf相关值)，n是l个相关值被划分的组的数量(例如，n＝9)，其中，mw(例如，mw＝16)、l和n是整数。
在503，通过求和处理器将加权求和相关进行求和。
在505，基于该求和来确定粗定时和粗频率。
在一个实施例中，该求和用于使用如上面的等式(5)所示的任意自相关峰值搜索方法来确定粗定时位置。定时估计偏差可需要以加法施加到npeak，以如上面的等式(6)所示获得最终估计的定时位置。粗频率估计可如上面的等式(7)或等式(8)所示来确定。
图6示出根据一个实施例的制造粗定时和频率同步设备的方法的示例性流程图。
参照图6，在601，将粗定时和频率同步设备与至少一个其他粗定时和频率同步设备形成在晶片(wafer)或封装件(package)上，其中，粗定时和频率同步设备包括多个加权相关(例如，自相关)处理器、求和处理器以及粗定时和粗频率处理器。
在602，测试粗定时和频率同步设备。测试粗定时和频率同步设备可包括：使用一个或多个电光转换器、将一个光学信号分割为两个或更多个光学信号的一个或多个分光器、以及一个或多个光电转换器来测试粗定时和频率同步设备。
图7示出根据一个实施例的构建集成电路的方法的示例性流程图。
参照图7，在701构建初始布局数据。例如，针对集成电路的层的特征的集合来生成掩模布局，其中，掩模布局包括用于包括粗定时和频率同步设备的一个或多个电路特征的标准单元库宏(standardcelllibrarymacros)，其中，粗定时和频率同步设备包括：多个加权相关(例如，自相关)处理器、求和处理器以及粗定时和粗频率处理器；并且在掩模布局的生成期间，忽略宏的相关位置以符合布局设计规则。
在703，执行设计规则检查。例如，该方法可在生成掩模布局之后，检查符合布局设计规则的宏的相关位置。
在705，调整布局。例如，当检测到任意宏不符合布局设计规则时，该方法可通过将各个不符合的宏修改为符合布局设计规则，来修改掩模布局。
在707，生成新的布局数据。例如，该方法可根据针对集成电路的层的特征的集合的修改的掩模布局，来生成掩模。然后，根据掩模的集成电路层可被制造。
尽管在本公开的详细的描述中，已经描述了本公开的特定实施例，但是在不脱离本公开的范围的情况下，可以以各种形式来修改本公开。因此，本公开的范围将不仅仅基于描述的实施例来确定，而是基于权利要求及其等同物来确定。