本发明涉及一种数传系统时统系统及方法，特别是涉及一种基于irig-b的数传系统时统系统及方法。
背景技术：
传统通信系统内部一般只涉及一种时统方式，完成时统后也不需要进行内部模块时间的精确同步。时统设备实现方法单一、对精确同步要求简单、复杂度高、难以系统集成等问题。
技术实现要素：
本发明要解决的技术问题是提供一种能够时间精确同步，易于系统集成的数传系统时统系统及方法。
本发明采用的技术方案如下：
一种数传系统时统系统，包括，
第一级基准时钟，包括外部时统组合及与其相连的上级基准时钟；
第二级时钟，包括数传主站，能够与外部时统组合通信，接收外部时统组合发送的基准时钟信号；
第三级时钟，包括至少一个数传从站，与数传主站之间通过有线信道、无线信道和光纤三种方式进行通信；
所述数传主站通过无线信道、光纤和有线信道三种方式定时下发同步时钟帧给数传从站；
所述数传主站包括主站接口模块和主站基带模块；
所述主站接口模块包括主站基准时间模块，能够接受外部时统组合下发的基准时间并发送给主站接口模块的主站有线时统模块和主站光纤时统模块，还能够发送给主站基带模块的基带时统模块，还能够读取主站rtc读写模块的rtc时间；
所述主站基带模块包括主站基带时钟模块和主站rtc读写模块；所述主站基带时钟模块能够将接收到的基准时间写入rtc读写模块；
所述数传从站包括从站接口模块和从站基带模块；
所述从站接口模块包括从站有线时统模块和从站光纤时统模块，分别能够接收主站有线时统模块和主站光纤时统模块发送的基准时间信号并发送给从站接口模块的从站基准时间模块；所述从站基准时间模块能够读取从站基带模块的从站rtc读写模块的rtc时间；
所述从站基带模块包括从站基带时钟模块，能够将接收从站基准时间模块和主站基带时统模块发送的基准时间并写入从站rtc读写模块。
所述上级基准时钟包括上级主用基准时钟和上级备用基准时钟。
所述第一级基准时钟还包括与外部时统组合相连的gps，所述数传主站通过接收天线接收外部时统组合的时钟信号。
基于上述数传系统时统系统的时统方法，具体方法为：
数传主站通过有线信道、无线信道和光纤三种方式定时下发同步时钟帧基准信号给数传从站；
上电时，数传主站从主站rtc芯片读取基准时间，并通过有线信道、无线信道和光纤三种方式发送给数传从站；数传从站接收到数传主站通过三种方式发送的基准时间后，根据设定的优先级进行时统并更新从站rtc芯片中的时间；
当数传主站接收到外部时统组合发送的基准时间后，更新主站rtc芯片中的时间，并通过有线信道、无线信道和光纤三种方式发送给数传从站；数传从站接收到数传主站通过三种方式发送的基准时间后，根据设定的优先级进行时统并更新从站rtc芯片中的时间。
所述方法还包括：数传主站将基准时间进行b码修订后发送数传从站。
所述方法还包括：若无用户数据待发送，每隔一个设定时间阈值发送一次同步时钟帧给有线时统模块和光纤时统模块发送出去；若有用户数据待发送，则优先发送用户数据。
所述方法还包括：数传从站接收到b码修订后的基准时间后，从从站基带模块上传b码修订格式数据的pr上升沿获取秒起始准确时刻；从从站有线时统模块和从站光纤时统模块上传基准时间的pn码峰值处获取秒起始准确时刻，作为接收的三种同步时间信息。
所述方法还包括：所有数传主站和数传从站的接口模块和基带板的时统接口采用dc码实现；具体为：通过在1s内对输入信号进行上升沿计数，当1s时间到达时如果计数器的值在999ms～1000ms则认为dc数据输入有效。
完成系统时统的具体方法为：
无线信道时统的具体方法为：在完成无线跳频同步后，数传从站获取数传主站的tod-low信息，解析出数传主站发送的实时时间，完成系统无线时统；
有线信道和光纤时统的具体方法为：数传从站接收数传主站的实时时间信息包，解析出tod信息，即完成数传主站与数传从站时统。
与现有技术相比，其有益效果为：突破了传统的设计方法，利用系统集成技术直接将时统设备功能通过无线通信、光纤通信和有线通信三种方式完成系统时统，三种方式互为备份集成到数传设备中，达到了在设备内部实现三种时统时间的精确同的目的，具有体积小巧、集成度高、安装使用方便、系统稳定、兼容性好等特点。
附图说明
图1为本发明其中一实施例的时统系统网络拓扑结构示意图。
图2为本发明其中一实施例的数传主站和数传从站系统网络拓扑示意图。
图3为本发明其中一实施例的系统基准时间获取示意图。
图4为本发明其中一实施例的光纤/有线信道时钟帧数据格式示意图。
图5为本发明其中一实施例的整机注入基准时间信息数据格式示意图。
图6为本发明其中一实施例的数据主站和数据从站时统模块方案示意图。
图7为本发明其中一实施例的时统管理通道示意图。
图8为本发明其中一实施例的b（dc）码示意图。
图9为本发明其中一实施例的码元逻辑示意图。
图10为本发明其中一实施例的rxsample模块功能图。
图11为本发明其中一实施例的1pps对时信号提取时序图。
图12为本发明其中一实施例的irig-b编码模块结构示意图。
图13为本发明其中一实施例的秒时间编码流程图。
图14为时统误差分析示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本说明书（包括摘要和附图）中公开的任一特征，除非特别叙述，均可被其他等效或者具有类似目的的替代特征加以替换。即，除非特别叙述，每个特征只是一系列等效或类似特征中的一个例子而已。
具体实施例1
一种数传系统时统系统，如图1所示，包括，
第一级基准时钟，包括外部时统组合及与其相连的上级基准时钟；
第二级时钟，包括数传主站，能够与外部时统组合通信，接收外部时统组合发送的基准时钟信号；
第三级时钟，包括至少一个数传从站，与数传主站之间通过有线信道、无线信道和光纤三种方式进行通信；
所述数传主站通过无线信道、光纤和有线信道三种方式定时下发同步时钟帧给数传从站；
如图2所示，所述数传主站包括主站接口模块和主站基带模块；
所述主站接口模块包括主站基准时间模块，能够接受外部时统组合下发的基准时间并发送给主站接口模块的主站有线时统模块和主站光纤时统模块，还能够发送给主站基带模块的基带时统模块，还能够读取主站rtc读写模块的rtc时间；
所述主站基带模块包括主站基带时钟模块和主站rtc读写模块；所述主站基带时钟模块能够将接收到的基准时间写入rtc读写模块；
所述数传从站包括从站接口模块和从站基带模块；
所述从站接口模块包括从站有线时统模块和从站光纤时统模块，分别能够接收主站有线时统模块和主站光纤时统模块发送的基准时间信号并发送给从站接口模块的从站基准时间模块；所述从站基准时间模块能够读取从站基带模块的从站rtc读写模块的rtc时间；
所述从站基带模块包括从站基带时钟模块，能够将接收从站基准时间模块和主站基带时统模块发送的基准时间并写入从站rtc读写模块。
第一级基准时钟在整个时统系统中是全网最高质量的时钟，对于数传系统而言，是最高基准源。第二级时钟由数传主站构成，同时也是数传系统时统的核心，主站时统和从站时统采用主从同步法同步，除无线方式外，被配备n路（在本具体实施例中为12路）光纤和被复线，从而实现有线时统、光纤时统和无线时统三种方式并行工作，数传主站时统可独立于第一级基准时钟工作，也可根据一级基准时钟时统组合的授权信息工作，并以有线、无线（天线发射接收）和光纤方式对时间信息进行统一管理。第三级由1到12个从站构成，多个从站构成一个子网，三级站除了工作才从模式以外，接口和通信方式和主站相同。
所有的光纤时统模块和有线时统模块自身不直接做时统，由接口板完成时统同步时间帧的组帧和解帧，通过光纤时统模块和有线时统模块仅实现数据收发功能。
具体实施例2
在具体实施例1的基础上，如图1所示，所述上级基准时钟包括上级主用基准时钟和上级备用基准时钟。
具体实施例3
在具体实施例1或2的基础上，如图1所示，所述第一级基准时钟还包括与外部时统组合相连的gps，所述数传主站通过接收天线接收外部时统组合的时钟信号。
具体实施例4
在具体实施例1到3之一的基础上，基于上述数传系统时统系统的时统方法为：
数传主站通过有线信道、无线信道和光纤三种方式定时下发同步时钟帧基准信号给数传从站；
如图3所示，上电时，数传主站从主站rtc芯片读取基准时间，并通过有线信道、无线信道和光纤三种方式发送给数传从站；数传从站接收到数传主站通过三种方式发送的基准时间后，根据设定的优先级进行时统并更新从站rtc芯片中的时间；
当数传主站接收到外部时统组合发送的基准时间后，更新主站rtc芯片中的时间，并通过有线信道、无线信道和光纤三种方式发送给数传从站；数传从站接收到数传主站通过三种方式发送的基准时间后，根据设定的优先级进行时统并更新从站rtc芯片中的时间。
根据设定的优先级规则，选定一种时间信息为同步时间，修订精确计数时间，对接收到的主站基准时间，根据实际的处理传输时延进行校准。
具体实施例5
在具体实施例4的基础上，所述方法还包括：数传主站将基准时间进行b码修订后发送数传从站。
具体实施例6
在具体实施例4或5的基础上，所述方法还包括：若无用户数据待发送，每隔一个设定时间阈值（在本具体实施例中为1s）发送一次同步时钟帧给有线时统模块和光纤时统模块发送出去；若有用户数据待发送，则优先发送用户数据。
数传主站通过光纤和有线信道下发的基准时间信息同步时钟帧中的数据格式如图4所示。时统时，若每秒开始时刻有用户数据待发送，则优先发送用户数据，当前秒的同步时钟帧不再发送；待下一秒开始时刻再发送同步时钟帧。
整机注入基准时间信息时，由外部时统组合下发基准时间信息，数据格式如图5所述。系统当前时间由显控模块或上位机通过接口板统一进行时间读取、修改、管理和注入。时间注入后，由接口板统一时间管理，并下发给基带板，在基带板完成rtc值读取和修改，如图6所示。
各模块之间的信息下发、读取、修改、注入、状态查询和上报等功能均通过uart串口实现，它们之间的连接关系如图7所示，其中，“上位机”为计算机应用处理软件，“显控单元”包括显示器、键盘和接口模块中的控制电路，这两部分作为人机交互接口，用于网络及设备的设置、参数和工作状态的显示，两端的显示内容应实时保持一致。
具体实施例7
在具体实施例6或5的基础上，所述方法还包括：数传从站接收到b码修订后的基准时间后，从从站基带模块上传b码修订格式数据的pr上升沿获取秒起始准确时刻；从从站有线时统模块和从站光纤时统模块上传基准时间的pn码峰值处获取秒起始准确时刻，作为接收的三种同步时间信息。
图8为b（dc）码示意图，它是每秒一帧的时间串码,每个码元宽度为10ms,一个时帧周期包括100个码元,为脉宽编码。码元的“准时”参考点是其脉冲前沿,时帧的参考标志由一个位置识别标志和相邻的参考码元组成,其宽度为8ms；每10个码元有一个位置识别标志：p1,p2,p3,…,p9,p0,它们均为8ms宽度；pr为帧参考点；如图9所示，二进制“1”和“0”的脉宽为5ms和2ms。一个时间格式帧从帧参考标志开始。因此连续两个8ms宽脉冲表明秒的开始,如果从第二个8ms开始对码元进行编码,分别为第0,1,2,…,99个码元。在b码时间格式中含有天、时、分、秒,时序为秒-分-时-天,所占信息位为秒7位、分7位、时6位、天10位,其位置在p0～p5之间。p6～p0包含其他控制信息。其中“秒”信息：第1,2,3,4,6,7,8码元；“分”信息：第10,11,12,13,15,16,17码元；"时"信息：20,21,22,23,25,26码元；第5,14,24码元为索引标志,宽度为2ms。时、分、秒均用bcd码表示,低位在前,高位在后;个位在前,十位在后。
每帧中表示时间信息的码元共有30个，它所表达的时间包括：从00～59共7个码元的‘秒’信息、从00～59共7个码元的‘分’信息、从00～23共6个码元的‘时’信息、从001～365或366共10位码元的‘天’信息。所有未携带信息的码元其宽度均为2ms。
具体实施例8
在具体实施例4到7之一的基础上，所述方法还包括：所有数传主站和数传从站的接口模块和基带板的时统接口采用dc码实现；具体为：通过在1s内对输入信号进行上升沿计数，当1s时间到达时如果计数器的值在999ms～1000ms则认为dc数据输入有效。
具体实施例9
在具体实施例4到8的基础上，完成系统时统的具体方法为：
无线信道时统的具体方法为：在完成无线跳频同步后，数传从站获取数传主站的tod-low信息，解析出数传主站发送的实时时间，完成系统无线时统；
有线信道和光纤时统的具体方法为：数传从站接收数传主站的实时时间信息包，解析出tod信息，即完成数传主站与数传从站时统。
无线信道时统利用跳频同步方法实现。有线/光纤时统方案采用主站发送实时时间信息包的方案。时间信息的格式采用tod信息结构，计数误差为62.5us。为弥补由于本地时钟误差和漂移带来的时钟滑动，在无数据传输业务时，主站定时发送时间同步信息，保证系统时间误差在可接受范围。
如图10所示，rxsample模块用于对dc码的检测，并提取串行数据时钟。通过在1s时间内对输入信号进行上升沿计数，当1s时间到达时如果计数器的值在999ms～1000ms则认为dc数据输入有效。clk_cnt计数器用于提取数据时钟当计数器的值为9999或输入信号上升沿有效时清零，否则做加1计数，取计数器中值为数据时钟。
如图11所示，对时信号分有秒脉冲信号和无秒脉冲信号两种情况。当无秒脉冲信号时，可根据b码的波形特征进行解码，并提取秒脉冲信号。每一帧中1～41个码元用来表示秒、分、时、天个位、天十位、天百位的时间信息，所以定义一个41位的寄存器memory[41:1]来存储1～29码元的值，同时定义9个4位的寄存器分别用来存储秒个位（second_l），秒十位（second_h），分个位（minute_l），分十位（minute_h），时个位（hour_l），时十位（hour_h），天个位（day），天十位（m_day）和天百位（h_day）的信息。
时间码编码前需要得到标准时间信号以及该标准时间信号沿时刻对应的时间信息。时间编码时采用5mhz频标编码时钟，从pc、面板或rtc获取信号和时间信息，并以上升沿为清零信号产生与同步的码元计数器，以时间信息为驱动使能产生各种脉宽编码，最后生成时间码串行输出。编码模块主要包括：分频计数器、时间信息提取、同步时序控制和脉宽产生四个部分，如图12所示。
irig-b码编码模块通过端口从外部同步接收时间码信息和准秒时刻，时间信息刷新频率为1次／s。通过一个2位地址端口，一个10位数据端口和地址片选依次将‘秒’、‘分’、‘时’、‘天’信息送入不同的寄存器并经寄存器送irig-bdc码编码器的数据输入端，由b码编码器根据时钟生成dc码发送。秒时间编码流程图13所示。
b码解码采用10mhz时钟解码，模块irig_b通过解码时钟完成对输入信号解码，输出时码信息，输出秒信号。
将输入的b码串行数据和数据时钟(1k频率)用系统时钟同步2次得到irig_clk_dly、irig_d_reg信号，取数据时钟上升沿作为后续操作的时钟使能信号data_bit_clk，irig_code是一个20bits的数据移位寄存器数据移位使能data_bit_clk数据是irig_d_reg。当计数器的值为9999或有复位信号时，此时将所有计数器清零。data_bit_clk为高电平时，irig_bit_cnt做加1计数，在irig_bit_cnt等于9时清零同时irig_slot_cnt加1计数，当irig_bit_cnt和irig_slot_cnt同时为9时，irig_frame_cnt加1计数，同时irig_slot_cnt清零。时间信息的提取根据3个计数器的值取对应数据位得到，天对应计数器取输入数据值(irig_bit_cnt==9同时irig_frame_cnt=3irig_slot_cnt取(1、2、3、4、6、7、8、9))与(irig_bit_cnt==9同时irig_frame_cnt=4irig_slot_cnt取(1、2))；小时对应计数器取输入数据值(irig_bit_cnt==9同时irig_frame_cnt=2irig_slot_cnt取(1、2、3、4、6、7))；分对应计数器取输入数据值(irig_bit_cnt==9同时irig_frame_cnt=1irig_slot_cnt取(1、2、3、4、6、7、8))；秒对应计数器取输入数据值(irig_bit_cnt==9同时irig_frame_cnt=0irig_slot_cnt取(2、3、4、5、7、8、9))；有外部秒信号输入时，输出秒信号直接由外部信号复制得到，只有数据无秒信号则输出秒信号与外部准时信号起始点同步。解码的时间信息要经过判断其是否是正确的数据即通过判断当前时间与上一时间差是否间隔1s来判断，如正确将解码数据存到对应时间寄存器，否则对应的时间寄存器自动加1操作。当外部采集同步信号到来时将时间信息寄存到各对应寄存器中，直接二进字信息由时分秒通过运算得到。
在本发明中，上电时，基带模块读取的rtc时间，上报基带和接口板的时统模块，作为时统模块初始时间。之后，基带和接口板时统模块以各自时钟开始计数。基带板时统模块时钟要采用高稳时钟。基带板时统模块定时（每1s）将秒脉冲发送给接口板时统模块，接口板时统模块接收秒脉冲后，对本地时钟进行修正。
基带板无线信道的时统信息由基带板时统模块负责。主站的有线和光纤模块也必须定时发送时间同步信息到从站。由于只有接口板有时统模块，因此时间同步信息在光纤模块和有线模块接收到计数值后，在下次接收到接口板计数值之前，自行计数，维持时间延续。
系统在无线、有线和光纤均正常通信的情况下，存在三种时统信息，最终使用哪一路可设定优先级。有线/光纤模块将统一后的各自时间信息发送给基带模块。基带模块结合无线时统信息，根据设定的优先级顺序完成系统最终时间统一，并将最终时统信息下发给有线模块和光纤模块。
系统建立时间包括单设备自身的开机初始化正常工作时间和整个网络的建立时间。单设备自身的建立时间包括设备上电时间，设备内各模块进行初始化、程序加载、参数配置时间等。
完成参数配置后，系统即工作于网络通信模式。无线信道在进行数据传输前需完成跳频同步和系统时统；而有线/光纤信道，由于也有传输时延的精确要求，也需进行各站点之间的时统。在跳频同步的同时，根据收到的tod_low信息，完成主从站时统。有线和光纤的时统采用和无线时统相同机制，时间小于无线信道所需时间。
秒脉冲同步
在两个网络之间需相互组网和同步时，通过上级主用基准时钟系统以“秒脉冲”或bd2/gps方式实现。秒脉冲同步工作流程如下:
（1）首先将外部pps和本地接口模块产生的秒脉冲输入到时统测量模块，通过测量两个秒脉冲的时间差，得到它们的相对延时。
（2）测量结束后，处理器提取测量数据并将测量数据和上级主用基准时钟或外部时间基准（bd2/gps授时机）给出的误差相加，计算出校正所需要的校正控制字。
（3）处理器发送控制字和校正开始信号给校正模块，启动校正模块开始工作。
秒脉冲同步测量
为了实现同步测量，需要将两路脉冲信号输入fpga模块进行比较，用一个计数器实现外部秒脉冲和rtc秒脉冲时间间隔的计量。当一个秒脉冲上升沿到来时计数器开始记数，另一个秒脉冲上升沿到来时记数停止。两个上升沿的时间间隔就是rtc对外部秒脉冲的时间延迟。
秒脉冲校正
得到秒脉冲时间延迟后，下一步骤就需要进行校正。在可编程逻辑器件里面，有很多最基本的底层逻辑电路，比如触发器和逻辑门，信号经过它们可以实现延时，而且可以很容易编程选择不同延时级数。得到秒脉冲时间延迟后，可以采用fpga来实现延时校正。用这种方法产生延时有一定的误差，误差的大小由高频时钟的周期来决定。
rtc经过延迟环节后，不可能延迟后的上升沿比未延迟的上升沿在时间上出现得还要早。假设信号在第t秒出现上升沿，经过延时后，应该在第t-δt出现上升沿，这里△t是需要前移校正的时间。理论上讲，前移校正是不可能的，但是，超前和滞后是相对的，相对于不同的参照点，超前可能变为滞后，滞后可能变为超前。在本设计中，测量是在上一秒，而校正是在下一秒。因此，在校正时，可以让信号通过延时，让前移校正变成滞后校正，得到相同的效果，只是校正值需相应改变而己。
基于上述分析，在设计中，就可以根据得到的秒脉冲时间延迟，采用fpga扣除计数脉冲的方法，实现秒脉冲校正。
时延补偿
为保持各站之间的时间信息一致，传输过程中将精确时间信息随数据一起传输。传输时延的精确测量和补偿均基于系统已完成时统，系统时统误差如图14所示。
从主站发送精确实时时钟信息（tod_low计数值，误差为62.5us），到从站收到时钟信息并完成解析，主站发送处理时间、空中传输时间和从站接收处理时间，均会对主从站时统误差产生影响。其中，主站发送处理时间和从站接收处理时间长度固定，可通过实际测量值进行补偿，精度可控制在几微秒以内；而空中传输时间随通信距离发生变化，按通信距离为20km计算，带来的时延误差约为67us。综合考虑tod_low计数误差（62.5us）、空中传输误差（按传输20km计算为67us），并对发送/接收处理时延进行软件补偿（补偿后，误差小于10us），则主从站时间误差约为139.5us，考虑一定设计裕量，故主从站时统误差不大于200us。
该时延可通过测试准确测量。在进行时统操作时将该时延进行精确补偿，可消除时延造成的时统误差。
本发明克服了传统的时统设备实现方法单一、对精确同步要求简单、复杂度高、难以系统集成等问题。由于时统设备本身也是一个有严格组网要求和精度要求的数传系统，系统对各级时钟划分出不同的应用等级，以应对不同的数传系统对最低准确度和牵引范围的需求。在本设计中，突破了传统的设计方法，利用系统集成技术直接将时统设备功能通过无线通信、光纤通信和有线通信三种方式完成系统时统，三种方式互为备份集成到数传设备中，达到了在设备内部实现三种时统时间的精确同的目的，具有体积小巧、集成度高、安装使用方便、系统稳定、兼容性好等特点。