符号干扰消除电路及包括其的系统的制作方法

本申请要求2016年12月26日向韩国知识产权局提交的申请号为10-2016-0179301和10-2016-0179330的韩国专利申请的优先权，其全部内容通过引用合并于此。

各种实施例总体而言可以涉及一种半导体集成电路，更具体地，涉及一种符号干扰消除电路及包括所述符号干扰消除电路的系统。

背景技术：

半导体集成电路是发送和接收电信号的电路。

随着半导体集成电路的速度增加，发送和接收信号的速度也增加。

随着信号的发送和接收速度增加，信号符号之间的干扰增加。这种干扰的增加会导致有关信号的准确和快速发送和接收的问题。

技术实现要素：

在一个实施例中，可以提供一种符号干扰消除电路。符号干扰消除电路可以包括：ctle(连续时间线性均衡器)，其被配置为根据第一权重应用信号来消除输入信号的第一后游标分量，并且产生预干扰消除信号。符号干扰消除电路可以包括：干扰消除电路，其被配置为根据第二权重应用信号、第三权重应用信号、第四权重应用信号、采样信号和移位寄存器的输出信号，来消除预干扰消除信号的第二后游标分量、第三后游标分量和第四后游标分量，并且产生干扰消除信号。符号干扰消除电路可以包括：采样电路，其被配置为基于时钟信号对干扰消除信号进行采样，并且输出采样的干扰消除信号作为采样信号。符号干扰消除电路可以包括：移位寄存器，其被配置为将采样信号移位具有与时钟信号的相位相反的相位的取反时钟信号(clockbarsignal)的预定周期，将采样信号移位时钟信号的预定周期，从而向干扰消除电路提供移位信号。

在一个实施例中，可以提供一种符号干扰消除电路。符号干扰消除电路可以包括：ctle(连续时间线性均衡器)，其被配置为根据第一权重应用信号来消除输入信号的第一后游标分量，并且产生预干扰消除信号。符号干扰消除电路可以包括：第一干扰消除电路，其被配置为根据第二权重应用信号、第三权重应用信号、第四权重应用信号、第一采样信号以及第一-第一移位寄存器的输出信号和第二-第二移位寄存器的输出信号，来消除预干扰消除信号的第二后游标分量、第三后游标分量和第四后游标分量，并且产生第一干扰消除信号。符号干扰消除电路可以包括：第二干扰消除电路，其被配置为根据第二权重应用信号、第三权重应用信号、第四权重应用信号、第二采样信号以及第一-第二移位寄存器的输出信号和第二-第一移位寄存器的输出信号，来消除预干扰消除信号的第二后游标分量、第三后游标分量和第四后游标分量，并且产生第二干扰消除信号。符号干扰消除电路可以包括：第一采样电路，其被配置为基于时钟信号对第一干扰消除信号进行采样，并且输出采样的第一干扰消除信号作为第一采样信号。符号干扰消除电路可以包括：第二采样电路，其被配置为基于时钟信号对第二干扰消除信号进行采样，并且输出采样的第二干扰消除信号作为第二采样信号。符号干扰消除电路可以包括：第一-第一移位寄存器，其被配置为将第一采样信号移位时钟信号的预定周期，并且输出输出信号。第一-第二移位寄存器可以被配置为将第一采样信号移位具有与时钟信号的相位相反的相位的取反时钟信号的预定周期，并且输出输出信号。第二-第一移位寄存器可以被配置为将第二采样信号移位时钟信号的预定周期，并且输出输出信号。第二-第二移位寄存器可以被配置为将第二采样信号移位取反时钟信号的预定周期，并且输出输出信号。

在一个实施例中，可以提供一种符号干扰消除电路。符号干扰消除电路可以包括：干扰消除电路，其被配置为根据第二权重应用信号、第三权重应用信号、第四权重应用信号、采样信号和移位寄存器的输出信号，来消除输入信号的第二后游标分量、第三后游标分量和第四后游标分量，并且产生干扰消除信号。符号干扰消除电路可以包括：采样电路，其被配置为基于第一权重应用信号和时钟信号来消除干扰消除信号的第一后游标分量，对消除了第一后游标分量的干扰消除信号进行采样，并产生采样信号。移位寄存器可以被配置为将采样信号移位具有与时钟信号的相位相反的相位的取反时钟信号的预定周期，将采样信号移位时钟信号的预定周期，从而向干扰消除电路提供移位信号。

在一个实施例中，可以提供符号干扰消除电路。符号干扰消除电路可以包括：第一干扰消除电路，其被配置为根据第二权重应用信号、第三权重应用信号、第四权重应用信号、第一采样信号以及第一-第一移位寄存器的输出信号和第二-第二移位寄存器的输出信号，来消除输入信号的第二后游标分量、第三后游标分量和第四后游标分量，并且产生第一干扰消除信号。符号干扰消除电路可以包括：第二干扰消除电路，其被配置为根据第二权重应用信号、第三权重应用信号、第四权重应用信号、第二采样信号以及第一-第二移位寄存器的输出信号和第二-第一移位寄存器的输出信号，来消除输入信号的第二后游标分量、第三后游标分量和第四后游标分量，并且产生第二干扰消除信号。符号干扰消除电路可以包括：采样电路，其被配置为基于第一权重应用信号和时钟信号来消除第一干扰消除信号的第一后游标分量和第二干扰消除信号的第一后游标分量，对消除了第一后游标分量的第一干扰消除信号和第二干扰消除信号进行采样，并且产生第一采样信号和第二采样信号。第一-第一移位寄存器可以被配置为将第一采样信号移位时钟信号的预定周期，并且输出输出信号。第一-第二移位寄存器可以被配置为将第一采样信号移位具有与时钟信号的相位相反的相位的取反时钟信号的预定周期，并且输出输出信号。第二-第一移位寄存器可以被配置为将第二采样信号移位时钟信号的预定周期，并且输出所述输出信号。第二-第二移位寄存器可以被配置为将第二采样信号移位取反时钟信号的预定周期，并且输出输出信号。

在一个实施例中，可以提供一种符号干扰消除电路。符号干扰消除电路可以包括：干扰消除电路，其被配置为根据第一权重应用信号、第二权重应用信号、第三权重应用信号、第四权重应用信号、采样信号以及移位寄存器的输出信号，来消除预干扰消除信号的第一后游标分量、第二后游标分量、第三后游标分量和第四后游标分量，并且产生干扰消除信号。符号干扰消除电路可以包括：采样电路，其被配置为基于时钟信号对干扰消除信号进行采样，并且输出采样的干扰消除信号作为采样信号。移位寄存器可以被配置为将采样信号移位具有与时钟信号的相位相反的相位的取反时钟信号的预定周期，将采样信号移位时钟信号的预定周期，并且将移位信号提供给干扰消除电路。

附图说明

图1是用于帮助解释根据一个实施例的符号干扰消除电路的操作的时序图的示例的表示。

图2是示出根据一个实施例的符号干扰消除电路的示例表示的配置图。

图3是示出图2的第一干扰消除电路的示例表示的配置图。

图4是示出根据一个实施例的符号干扰消除电路的示例表示的配置图。

图5是示出根据一个实施例的符号干扰消除电路的示例表示的配置图。

图6是示出根据一个实施例的符号干扰消除电路的示例表示的配置图。

图7示出了利用上面结合图2至图6所讨论的各种实施例的符号干扰消除电路的系统的表示示例的框图。

具体实施方式

在下文中，将通过实施例的各个示例，参照附图来描述符号干扰消除电路。

实施例可以涉及能够消除图1中所示的符号之间的干扰的技术。

根据实施例的符号干扰消除电路可以输入有图1中所示的输入信号d_in。

图1中所示的输入信号d_in的主游标(maincursor)分量是输入信号d_in有意义的分量。此外，输入信号d_in的第一后游标(postcursor)分量至第四后游标分量是输入信号d_in的无意义的分量。由于输入信号d_in的符号之间的干扰，可能会产生第一后游标分量至第四后游标分量。

根据实施例的符号干扰消除电路可以是用于消除第一后游标分量至第四后游标分量的技术。

参见图2，根据一个实施例的符号干扰消除电路可以包括第一干扰消除电路110和第二干扰消除电路120、第一采样电路210和第二采样电路220、第一移位寄存器310和第二移位寄存器320以及权重控制电路400。

响应于第一权重应用信号至第四权重应用信号w1、w2、w3和w4、第一采样信号d_sa和第二采样信号d_sb以及第一输出信号d_outa和第二输出信号d_outb，第一干扰消除电路110可以通过消除输入到第一干扰消除电路110的输入信号d_in的第一后游标分量至第四后游标分量来产生第一干扰消除信号d_ica。例如，第一干扰消除电路110可以响应于输入到第一输入端1的第二采样信号d_sb和第一权重应用信号w1来消除第一后游标分量。第一干扰消除电路110可以响应于输入到第二输入端2的第一采样信号d_sa和第二权重应用信号w2来消除第二后游标分量。第一干扰消除电路110可以响应于输入到第三输入端3的第二输出信号d_outb和第三权重应用信号w3来消除第三后游标分量。第一干扰消除电路110可以响应于输入到第四输入端4的第一输出信号d_outa和第四权重应用信号w4来消除第四后游标分量。输入到第一干扰消除电路110的第一输入端1至第四输入端4的第一采样信号d_sa和第二采样信号d_sb以及第一输出信号d_outa和第二输出信号d_outb可以包括游标分量的消除定时，并且第一权重应用信号至第四权重应用信号w1、w2、w3和w4可以包括要被消除的游标分量的量。

第一采样电路210可以响应于时钟clk信号对第一干扰消除信号d_ica进行采样，并且输出采样结果作为第一采样信号d_sa。第一采样电路210可以由锁存型感测放大器来实现。

第一移位寄存器310可以将第一采样信号d_sa移位时钟clk信号的预定周期，并且输出第一输出信号d_outa。第一移位寄存器310可以由触发器来实现。

响应于第一权重应用信号至第四权重应用信号w1、w2、w3和w4、第一采样信号d_sa和第二采样信号d_sb以及第一输出信号d_outa和第二输出信号d_outb，第二干扰消除电路120可以通过消除输入到第二干扰消除电路120的输入信号d_in的第一后游标分量至第四后游标分量来产生第二干扰消除信号d_icb。例如，第二干扰消除电路120可以响应于输入到第一输入端1的第一采样信号d_sa和第一权重应用信号w1来消除第一后游标分量。第二干扰消除电路120可以响应于输入到第二输入端2的第二采样信号d_sb和第二权重应用信号w2来消除第二后游标分量。第二干扰消除电路120可以响应于输入到第三输入端3的第一输出信号d_outa和第三权重应用信号w3来消除第三后游标分量。第二干扰消除电路120可以响应于输入到第四输入端4的第二输出信号d_outb和第四权重应用信号w4来消除第四后游标分量。输入到第二干扰消除电路120的第一输入端1至第四输入端4的第一采样信号d_sa和第二采样信号d_sb以及第一输出信号d_outa和第二输出信号d_outb可以包括游标分量的消除定时，并且第一权重应用信号至第四权重应用信号w1、w2、w3和w4可以包括要被消除的游标分量的量。当第一干扰消除电路110和第二干扰消除电路120输入有输入信号d_in时，输入信号d_in可以是差分信号，并且第一干扰消除电路110和第二干扰消除电路120、第一采样电路210和第二采样电路220以及第一移位寄存器310和第二移位寄存器320可以由差分电路来实现。

第二采样电路220可以响应于时钟clk信号来对第二干扰消除信号d_icb进行采样，并且输出采样结果作为第二采样信号d_sb。第二采样电路220可以由锁存型感测放大器来实现。

第二移位寄存器320可以将第二采样信号d_sb移位时钟clk信号的预定周期，并且输出第二输出信号d_outb。第二移位寄存器320可以由触发器来实现。

权重控制电路400可以储存与第一权重应用信号至第四权重应用信号w1、w2、w3和w4有关的相应信息，并且根据该信息来确定和输出第一权重应用信号至第四权重应用信号w1、w2、w3和w4的电压电平。

参见图3，第一干扰消除电路110可以包括：缓冲器111，以及第一游标分量消除电路至第四游标分量消除电路112、113、114和115。输入信号d_in可以是包括正输入信号d_inp和负输入信号d_inn的差分信号。

缓冲器111可以缓冲正输入信号d_inp和负输入信号d_inn，并且第一游标分量消除电路至第四游标分量消除电路112、113、114和115可以消除从缓冲器111输出的信号的第一后游标分量至第四后游标分量。例如，第一游标分量消除电路112可以消除第一后游标分量。第二游标分量消除电路113可以消除第二后游标分量。第三游标分量消除电路114可以消除第三后游标分量。第四游标分量消除电路115可以消除第四后游标分量。

缓冲器111可以包括：第一电阻器r1和第二电阻器r2，第一晶体管至第三晶体管n1、n2和n3以及第一输出端节点a和第二输出端节点b。第一电阻器r1具有施加有外部电压vdd的一个端部，以及耦接到第一输出端节点a的另一个端部。第二电阻器r2具有施加有外部电压vdd的一个端部，以及耦接到第二输出端节点b的另一个端部。第一晶体管n1具有输入有正输入信号d_inp的栅极和耦接有第一电阻器r1的另一个端部的漏极。第二晶体管n2具有输入有负输入信号d_inn的栅极和耦接有第二电阻器r2的另一个端部的漏极。第三晶体管n3具有输入有使能信号en_s的栅极、耦接有与第一晶体管n1和第二晶体管n2的源极耦接的节点的漏极，以及耦接有接地端vss的源极。第一正干扰消除信号d_icap从耦接有第一电阻器r1和第一晶体管n1的节点输出，并且第一负干扰消除信号d_ican从耦接有第二电阻器r2和第二晶体管n2的节点输出。第一干扰消除信号d_ica可以是差分信号。第一干扰消除信号d_ica作为差分信号可以包括第一正干扰消除信号d_icap和第一负干扰消除信号d_ican。

第一游标分量消除电路112可以包括第四晶体管至第六晶体管n4、n5和n6。第四晶体管n4具有输入有第二正采样信号d_sbp的栅极和耦接有从其输出第一正干扰消除信号d_icap的节点的漏极。第五晶体管n5具有输入有第二负采样信号d_sbn的栅极和耦接有从其输出第一负干扰消除信号d_ican的节点的漏极。第六晶体管n6具有输入有第一权重应用信号w1的栅极、耦接有第四晶体管n4的源极和第五晶体管n5的源极的漏极以及耦接有接地端vss的源极。第二采样信号d_sb可以是差分信号。第二采样信号d_sb作为差分信号可以包括第二正采样信号d_sbp和第二负采样信号d_sbn。

第二游标分量消除电路至第四游标分量消除电路113、114和115也可以采用与第一游标分量消除电路112相同的方式来配置。第一采样信号d_sa可以是差分信号。第一采样信号d_sa作为差分信号可以包括第一正采样信号d_sap和第一负采样信号d_san。第一输出信号d_outa可以是差分信号。第一输出信号d_outa作为差分信号可以包括第一正输出信号d_outap和第一负输出信号d_outan。第二输出信号d_outb可以是差分信号。第二输出信号d_outb作为差分信号可以包括第二正输出信号d_outbp和第二负输出信号d_outbn。

如上所述配置的第一游标分量消除电路至第四游标分量消除电路112、113、114和115可以根据输入至其的各个权重应用信号w1、w2、w3和w4的电压电平来确定要流至接地端vss的吸收电流的量。第一游标分量消除电路至第四游标分量消除电路112、113、114和115可以响应于第一采样信号d_sa和第二采样信号d_sb以及反馈的第一输出信号d_outa和第二输出信号d_outb，而通过将吸收电流流至接地端vss来确定第一后游标分量至第四后游标分量的消除定时。

如上所述配置的根据实施例的符号干扰消除电路可以如下操作。

输入信号d_in被输入到第一干扰消除电路110和第二干扰消除电路120。

第一干扰消除电路110和第二干扰消除电路120可以响应于第一采样信号d_sa和第二采样信号d_sb、第一输出信号d_outa和第二输出信号d_outb以及第一权重应用信号至第四权重应用信号w1、w2、w3和w4，来消除输入信号d_in的符号之间的干扰，并且产生干扰被消除的第一干扰消除信号d_ica和第二干扰消除信号d_icb。

例如，第一干扰消除电路110可以响应于第二采样信号d_sb和第一权重应用信号w1，来消除输入到第一干扰消除电路110的输入信号d_in的第一后游标分量。第一干扰消除电路110可以响应于第一采样信号d_sa和第二权重应用信号w2，来消除输入到第一干扰消除电路110的输入信号d_in的第二后游标分量。第一干扰消除电路110可以响应于第二输出信号d_outb和第三权重应用信号w3，来消除输入到第一干扰消除电路110的输入信号d_in的第三后游标分量。第一干扰消除电路110可以响应于第一输出信号d_outa和第四权重应用信号w4，来消除输入到第一干扰消除电路110的输入信号d_in的第四后游标分量。第二干扰消除电路120可以响应于第一采样信号d_sa和第一权重应用信号w1，来消除输入到第二干扰消除电路120的输入信号d_in的第一后游标分量。第二干扰消除电路120可以响应于第二采样信号d_sb和第二权重应用信号w2，来消除输入到第二干扰消除电路120的输入信号d_in的第二后游标分量。第二干扰消除电路120可以响应于第一输出信号d_outa和第三权重应用信号w3，来消除输入到第二干扰消除电路120的输入信号d_in的第三后游标分量。第二干扰消除电路120可以响应于第二输出信号d_outb和第四权重应用信号w4，来消除输入到第二干扰消除电路120的输入信号d_in的第四后游标分量。权重控制电路400可以输出其电压电平根据关于符号之间的干扰的信息而确定的第一权重应用信号至第四权重应用信号w1、w2、w3和w4。权重控制电路400可以根据第一后游标分量至第四后游标分量的干扰量来确定第一权重应用信号至第四权重应用信号w1、w2、w3和w4的电压电平，并储存确定了电压电平的第一权重应用信号至第四权重应用信号w1、w2、w3和w4。

第一采样电路210可以响应于时钟clk信号而对第一干扰消除信号d_ica进行采样，并且输出采样信号作为第一采样信号d_sa。

第二采样电路220可以响应于时钟clk信号而对第二干扰消除信号d_icb进行采样，并且输出采样信号作为第二采样信号d_sb。

第一移位寄存器310可以将第一采样信号d_sa移位时钟clk信号的预定周期(例如，1个周期)，并且输出第一输出信号d_outa。

第二移位寄存器320可以将第二采样信号d_sb移位时钟clk信号的预定周期(例如，1个周期)，并且输出第二输出信号d_outb。

如上述操作，根据一个实施例的符号干扰消除电路可以响应于具有符号干扰的大小信息的权重应用信号和具有符号干扰的定时信息的反馈信号(采样信号和输出信号)，而消除符号之间的干扰。在这方面，可能引起的问题在于，当响应于反馈信号中最终输出的输出信号而消除第三后游标分量时，定时裕度可能不足。

参见图4，根据一个实施例的符号干扰消除电路可以包括：第一干扰消除电路110和第二干扰消除电路120、第一采样电路210和第二采样电路220、第一-第一移位寄存器311、第一-第二移位寄存器312、第二-第一移位寄存器321、第二-第二移位寄存器322以及权重控制电路400。

响应于第一权重应用信号至第四权重应用信号w1、w2、w3和w4、第一采样信号d_sa和第二采样信号d_sb以及移位寄存器311和322的输出信号，第一干扰消除电路110可以通过消除输入到第一干扰消除电路110的输入信号d_in的第一后游标分量至第四后游标分量来产生第一干扰消除信号d_ica。例如，第一干扰消除电路110可以响应于输入到第一输入端1的第二采样信号d_sb和第一权重应用信号w1来消除第一后游标分量。第一干扰消除电路110可以响应于输入到第二输入端2的第一采样信号d_sa和第二权重应用信号w2来消除第二后游标分量。第一干扰消除电路110可以响应于输入到第三输入端3的第二-第二移位寄存器322的输出信号和第三权重应用信号w3来消除第三后游标分量。第一干扰消除电路110可以响应于输入到第四输入端4的第一-第一移位寄存器311的输出信号(即，第一输出信号d_outa)和第四权重应用信号w4来消除第四后游标分量。输入到第一干扰消除电路110的第一输入端1至第四输入端4的第一采样信号d_sa和第二采样信号d_sb以及移位寄存器311和322的输出信号可以包括游标分量的消除定时，并且第一权重应用信号至第四权重应用信号w1、w2、w3和w4可以包括要被消除的游标分量的量。

第一采样电路210可以响应于时钟clk信号而对第一干扰消除信号d_ica进行采样，并且输出采样结果作为第一采样信号d_sa。第一采样电路210可以由锁存型感测放大器来实现。

第一-第一移位寄存器311可以将第一采样信号d_sa移位时钟clk信号的预定周期，并且输出第一输出信号d_outa。第一-第一移位寄存器311可以由触发器来实现。

第一-第二移位寄存器312可以将第一采样信号d_sa移位具有与时钟clk信号的相位相反的相位的取反时钟clk_b信号的预定周期，并且输出输出信号。第一-第二移位寄存器312可以由触发器来实现。

响应于第一权重应用信号至第四权重应用信号w1、w2、w3和w4、第一采样信号d_sa和第二采样信号d_sb以及移位寄存器312和321的输出信号，第二干扰消除电路120可以通过消除输入到第二干扰消除电路120的输入信号d_in的第一后游标分量至第四后游标分量，来产生第二干扰消除信号d_icb。例如，第二干扰消除电路120可以响应于输入到第一输入端1的第一采样信号d_sa和第一权重应用信号w1来消除第一后游标分量。第二干扰消除电路120可以响应于输入到第二输入端2的第二采样信号d_sb和第二权重应用信号w2来消除第二后游标分量。第二干扰消除电路120可以响应于输入到第三输入端3的第一-第二移位寄存器312的输出信号和第三权重应用信号w3来消除第三后游标分量。第二干扰消除电路120可以响应于输入到第四输入端4的第二-第一移位寄存器321的输出信号(即，第二输出信号d_outb)和第四权重应用信号w4来消除第四后游标分量。输入到第二干扰消除电路120的第一输入端1至第四输入端4的第一采样信号d_sa和第二采样信号d_sb以及移位寄存器312和321的输出信号可以包括游标分量的消除定时，并且第一权重应用信号至第四权重应用信号w1、w2、w3和w4可以包括要被消除的游标分量的量。当第一干扰消除电路110和第二干扰消除电路120输入有输入信号d_in时，输入信号d_in可以是差分信号，并且第一干扰消除电路110和第二干扰消除电路120、第一采样电路210和第二采样电路220以及第一-第一移位寄存器311、第一-第二移位寄存器312、第二-第一移位寄存器321和第二-第二移位寄存器322可以由差分电路来实现。

第二采样电路220可以响应于时钟clk信号而对第二干扰消除信号d_icb进行采样，并且输出采样结果作为第二采样信号d_sb。第二采样电路220可以由锁存型感测放大器来实现。

第二-第一移位寄存器321可以将第二采样信号d_sb移位时钟clk信号的预定周期，并且输出第二输出信号d_outb。第二-第一移位寄存器321可以由触发器来实现。

第二-第二移位寄存器322可以将第二采样信号d_sb移位具有与时钟clk信号的相位的相反的相位的取反时钟clk_b信号的预定周期，并且输出输出信号。第二-第二移位寄存器322可以由触发器来实现。

权重控制电路400可以储存第一权重应用信号至第四权重应用信号w1、w2、w3和w4的相应信息，以及根据该信息来确定和输出第一权重应用信号至第四权重应用信号w1、w2、w3和w4的电压电平。

参见图3，第一干扰消除电路110可以包括缓冲器111以及第一游标分量消除电路至第四游标分量消除电路112、113、114和115。由于缓冲器111和第一游标分量消除电路至第四游标分量消除电路112、113、114和115的配置如上所述，因此这里将省略其描述。

第一游标分量消除电路至第四游标分量消除电路112、113、114和115可以根据输入至其的相应的权重应用信号w1、w2、w3和w4的电压电平来确定要流至接地端vss的吸收电流的量。第一游标分量消除电路至第四游标分量消除电路112、113、114和115可以响应于第一采样信号d_sa和第二采样信号d_sb以及反馈的移位寄存器311、312、321和322的输出信号，而通过将吸收电流流至接地端vss来确定第一后游标分量至第四后游标分量的消除定时。

根据如上所述配置的实施例的符号干扰消除电路可以操作如下。

输入信号d_in被输入到第一干扰消除电路110和第二干扰消除电路120。

第一干扰消除电路110和第二干扰消除电路120可以响应于第一采样信号d_sa和第二采样信号d_sb、移位寄存器311、312、321和322的输出信号以及第一权重应用信号至第四权重应用信号w1、w2、w3和w4，来消除输入信号d_in的符号之间的干扰，并且产生干扰被消除的第一干扰消除信号d_ica和第二干扰消除信号d_icb。

第一干扰消除电路110可以响应于第二采样信号d_sb和第一权重应用信号w1来消除输入到第一干扰消除电路110的输入信号d_in的第一后游标分量。第一干扰消除电路110可以响应于第一采样信号d_sa和第二权重应用信号w2来消除输入到第一干扰消除电路110的输入信号d_in的第二后游标分量。第一干扰消除电路110可以响应于第二-第二移位寄存器322的输出信号和第三权重应用信号w3来消除输入到第一干扰消除电路110的输入信号d_in的第三后游标分量。第一干扰消除电路110可以响应于第一-第一移位寄存器311的输出信号(即，第一输出信号d_outa)和第四权重应用信号w4来消除输入到第一干扰消除电路110的输入信号d_in的第四后游标分量。第二干扰消除电路120可以响应于第一采样信号d_sa和第一权重应用信号w1来消除输入到第二干扰消除电路120的输入信号d_in的第一后游标分量。第二干扰消除电路120可以响应于第二采样信号d_sb和第二权重应用信号w2来消除输入到第二干扰消除电路120的输入信号d_in的第二后游标分量。第二干扰消除电路120可以响应于第一-第二移位寄存器312的输出信号和第三权重应用信号w3来消除输入到第二干扰消除电路120的输入信号d_in的第三后游标分量。第二干扰消除电路120可以响应于第二-第一移位寄存器321的输出信号(即，第二输出信号d_outb)和第四权重应用信号w4来消除输入到第二干扰消除电路120的输入信号d_in的第四后游标分量d_outb。权重控制电路400可以输出其电压电平根据关于符号之间的干扰的信息而确定的第一权重应用信号至第四权重应用信号w1、w2、w3和w4。权重控制电路400可以根据第一后游标分量至第四后游标分量的干扰量来确定第一权重应用信号至第四权重应用信号w1、w2、w3和w4的电压电平，并储存确定了电压电平的第一权重应用信号至第四权重应用信号w1、w2、w3和w4。

第一采样电路210可以响应于时钟clk信号而对第一干扰消除信号d_ica进行采样，并且输出采样信号作为第一采样信号d_sa。

第二采样电路220可以响应于时钟clk信号而对第二干扰消除信号d_icb进行采样，并且输出采样信号作为第二采样信号d_sb。

第一-第一移位寄存器311可以将第一采样信号d_sa移位时钟clk信号的预定周期(例如，1个周期)，并且输出第一输出信号d_outa。

第一-第二移位寄存器312可以将第一采样信号d_sa移位取反时钟clk_b信号的预定周期(例如，1个周期)，并且输出输出信号。

第二-第一移位寄存器321可以将第二采样信号d_sb移位时钟clk信号的预定周期(例如，1个周期)，并且输出第二输出信号d_outb。

第二-第二移位寄存器322可以将第二采样信号d_sb移位取反时钟clk_b信号的预定周期(例如1个周期)，并且输出输出信号。

根据图4所示的实施例的符号干扰消除电路在第三后游标分量的消除定时方面与根据图2所示的实施例的符号干扰消除电路不同。在本实施例中，通过使用比时钟clk信号快半个周期的取反时钟clk_b信号来移位第一采样信号d_sa和第二采样信号d_sb，并且移位的第一采样信号d_sa和第二采样信号d_sb用于消除第三后游标分量。因此，在图4所示的实施例的符号干扰消除电路中，当与根据图2所示的实施例的符号干扰消除电路相比时，用于消除第三后游标分量的定时可以提前时钟clk信号的半个周期，因此可以增加符号干扰消除电路的响应速度。

参见图5，根据一个实施例的符号干扰消除电路可以包括：第一干扰消除电路110-1和第二干扰消除电路120-1、第一采样电路210和第二采样电路220、第一-第一移位寄存器311、第一-第二移位寄存器312、第二-第一移位寄存器321、第二-第二移位寄存器322、权重控制电路400和ctle(连续时间线性均衡器)500。

ctle500可以输入有输入信号d_in，响应于第一权重应用信号cw而消除输入信号d_in的第一后游标分量，以及输出消除了第一后游标分量的输入信号d_in作为预干扰消除信号d_icp。

响应于第二权重应用信号至第四权重应用信号w2、w3和w4、第一采样信号d_sa以及移位寄存器311和322的输出信号，第一干扰消除电路110-1可以通过消除输入到第一干扰消除电路110-1的预干扰消除信号d_icp的第二后游标分量至第四后游标分量，来产生第一干扰消除信号d_ica。例如，第一干扰消除电路110-1可以响应于输入到第二输入端2的第一采样信号d_sa和第二权重应用信号w2来消除第二后游标分量。第一干扰消除电路110-1可以响应于输入到第三输入端3的第二-第二移位寄存器322的输出信号和第三权重应用信号w3来消除第三后游标分量。第一干扰消除电路110-1可以响应于输入到第四输入端4的第一-第一移位寄存器311的输出信号(即，第一输出信号d_outa)和第四权重应用信号w4来消除第四后游标分量。输入到第一干扰消除电路110-1的第二输入端2至第四输入端4的第一采样信号d_sa以及移位寄存器311和322的输出信号可以包括游标分量的消除定时，并且第二权重应用信号至第四权重应用信号w2、w3和w4可以包括要被消除的游标分量的量。

第一采样电路210可以响应于时钟clk信号而对第一干扰消除信号d_ica进行采样，并且输出采样结果作为第一采样信号d_sa。第一采样电路210可以由锁存型感测放大器来实现。

第一-第一移位寄存器311可以将第一采样信号d_sa移位时钟clk信号的预定周期，并且输出第一输出信号d_outa。第一-第一移位寄存器311可以由触发器来实现。

第一-第二移位寄存器312可以将第一采样信号d_sa移位具有与时钟clk信号的相位相反的相位的取反时钟clk_b信号的预定周期，并且输出输出信号。第一-第二移位寄存器312可以由触发器来实现。

响应于第二权重应用信号至第四权重应用信号w2、w3和w4、第二采样信号d_sb以及移位寄存器312和321的输出信号，第二干扰消除电路120-1可以通过消除输入到第二干扰消除电路120-1的预干扰消除信号d_icp的第二后游标分量至第四后游标分量来产生第二干扰消除信号d_icb。例如，第二干扰消除电路120-1可以响应于输入到第二输入端2的第二采样信号d_sb和第二权重应用信号w2来消除第二后游标分量。第二干扰消除电路120-1可以响应于输入到第三输入端3的第一-第二移位寄存器312的输出信号和第三权重应用信号w3来消除第三后游标分量。第二干扰消除电路120-1可以响应于输入到第四输入端4的第二-第一移位寄存器321的输出信号(即，第二输出信号d_outb)和第四权重应用信号w4来消除第四后游标分量。输入到第二干扰消除电路120-1的第二输入端2至第四输入端4的第二采样信号d_sb以及移位寄存器312和321的输出信号可以包括游标分量的消除定时，并且第二权重应用信号至第四权重应用信号w2、w3和w4可以包括要被消除的游标分量的量。当第一干扰消除电路110-1和第二干扰消除电路120-1被输入有预干扰消除信号d_icp时，预干扰消除信号d_icp可以是差分信号，并且第一干扰消除电路110-1和第二干扰消除电路120-1、第一采样电路210和第二采样电路220以及第一-第一移位寄存器311、第一-第二移位寄存器312、第二-第一移位寄存器321和第二-第二移位寄存器322可以由差分电路来实现。

第二采样电路220可以响应于时钟clk信号而对第二干扰消除信号d_icb进行采样，并且输出采样结果作为第二采样信号d_sb。第二采样电路220可以由锁存型感测放大器来实现。

第二-第一移位寄存器321可以将第二采样信号d_sb移位时钟clk信号的预定周期，并且输出第二输出信号d_outb。第二-第一移位寄存器321可以由触发器来实现。

第二-第二移位寄存器322可以将第二采样信号d_sb移位具有与时钟clk信号的相位相反的相位的取反时钟clk_b信号的预定周期，并且输出输出信号。第二-第二移位寄存器322可以由触发器来实现。

权重控制电路400可以储存第一权重应用信号至第四权重应用信号w1、w2、w3和w4的相应信息，并且根据该信息来确定和输出第一权重应用信号至第四权重应用信号w1、w2、w3和w4的电压电平。

第一干扰消除电路110-1可以通过排除构成图3中所示的第一干扰消除电路110的部件(即，缓冲器111和第一游标分量消除电路至第四游标分量消除电路112、113、114和115)之中的第一游标分量消除电路112来实现。由于缓冲器111和第二游标分量消除电路至第四游标分量消除电路113、114和115的配置如上所述，因此这里将省略其描述。在一个实施例中，例如，缓冲器111的第一晶体管n1的栅极可以被配置为接收预干扰消除信号d_icp(即，正预干扰消除信号d_icpp，参见图3)。在一个实施例中，例如，缓冲器111的第二晶体管n2的栅极可以被配置为接收预干扰消除信号d_icp(即，负预干扰消除信号d_icpn，参见图3)。在一个实施例中，例如，预干扰消除信号d_icp可以是包括正预干扰消除信号d_icpp和负预干扰消除信号d_icpn的差分信号。

第二游标分量消除电路至第四游标分量消除电路113、114和115可以根据输入到其的相应权重应用信号w2、w3和w4的电压电平来确定要流至接地端vss的吸收电流的量。第二游标分量消除电路至第四游标分量消除电路113、114和115可以响应于第一采样信号d_sa和反馈的移位寄存器311和322的输出信号，通过将吸收电流流至接地端vss来确定第二后游标分量至第四后游标分量的消除定时。

根据如上所述配置的实施例的符号干扰消除电路可以操作如下。

输入信号d_in被输入到ctle500，被消除第一后游标分量，并作为预干扰消除信号d_icp输出。预干扰消除信号d_icp被输入到第一干扰消除电路110-1和第二干扰消除电路120-1。

第一干扰消除电路110-1和第二干扰消除电路120-1可以响应于第一采样信号d_sa和第二采样信号d_sb、移位寄存器311、312、321和322的输出信号以及第二权重应用信号至第四权重应用信号w2、w3和w4，来消除预干扰消除信号d_icp的符号之间的干扰，并且产生干扰被消除的第一干扰消除信号d_ica和第二干扰消除信号d_icb。

第一干扰消除电路110-1可以响应于第一采样信号d_sa和第二权重应用信号w2来消除输入到第一干扰消除电路110-1的预干扰消除信号d_icp的第二后游标分量。第一干扰消除电路110-1可以响应于第二-第二移位寄存器322的输出信号和第三权重应用信号w3来消除输入到第一干扰消除电路110-1的预干扰消除信号d_icp的第三后游标分量。第一干扰消除电路110-1可以响应于第一-第一移位寄存器311的输出信号(即，第一输出信号d_outa)和第四权重应用信号w4来消除输入到第一干扰消除电路110-1的预干扰消除信号d_icp的第四后游标分量。第二干扰消除电路120-1可以响应于第二采样信号d_sb和第二权重应用信号w2来消除输入到第二干扰消除电路120-1的预干扰消除信号d_icp的第二后游标分量。第二干扰消除电路120-1可以响应于第一-第二移位寄存器312的输出信号和第三权重应用信号w3来消除输入到第二干扰消除电路120-1的预干扰消除信号d_icp的第三后游标分量。第二干扰消除电路120-1可以响应于第二-第一移位寄存器321的输出信号(即，第二输出信号d_outb)和第四权重应用信号w4来消除输入到第二干扰消除电路120-1的预干扰消除信号d_icp的第四后游标分量。权重控制电路400可以输出其电压电平根据关于符号之间的干扰的信息而确定的第一权重应用信号至第四权重应用信号cw、w2、w3和w4。权重控制电路400可以根据第一后游标分量至第四后游标分量的干扰量，来确定第一权重应用信号至第四权重应用信号cw、w2、w3和w4的电压电平，并储存确定了电压电平的第一权重应用信号至第四权重应用信号cw、w2、w3和w4。

第一采样电路210可以响应于时钟clk信号而对第一干扰消除信号d_ica进行采样，并且输出采样信号作为第一采样信号d_sa。

第二采样电路220可以响应于时钟clk信号而对第二干扰消除信号d_icb进行采样，并且输出采样信号作为第二采样信号d_sb。

第一-第一移位寄存器311可以将第一采样信号d_sa移位时钟clk信号的预定周期(例如，1个周期)，并且输出第一输出信号d_outa。

第一-第二移位寄存器312可以将第一采样信号d_sa移位取反时钟clk_b信号的预定周期(例如，1个周期)，并且输出输出信号。

第二-第一移位寄存器321可以将第二采样信号d_sb移位时钟clk信号的预定周期(例如，1个周期)，并且输出第二输出信号d_outb。

第二-第二移位寄存器322可以将第二采样信号d_sb移位取反时钟clk_b信号的预定周期(例如，1个周期)，并且输出输出信号。

根据图5中所示的实施例的符号干扰消除电路与根据图2中所示的实施例的符号干扰消除电路在第三后游标分量的消除定时方面不同。在本实施例中，通过使用比时钟clk信号快半个周期的取反时钟clk_b信号来移位第一采样信号d_sa和第二采样信号d_sb，并且移位的第一采样信号d_sa和第二采样信号d_sb被用于消除第三后游标分量。因此，在根据图5中所示的实施例的符号干扰消除电路中，当与根据图2中所示的实施例的符号干扰消除电路相比时，用于消除第三后游标分量的定时可以提前时钟clk信号的半个周期，因此可以增加符号干扰消除电路的响应速度。

参见图6，根据一个实施例的符号干扰消除电路可以包括：第一干扰消除电路110-1和第二干扰消除电路120-1、采样电路200-1、第一-第一移位寄存器311、第一-第二移位寄存器312、第二-第一移位寄存器321、第二-第二移位寄存器322以及权重控制电路400。

响应于第二权重应用信号至第四权重应用信号w2、w3和w4、第一采样信号d_sa以及移位寄存器311和322的输出信号，第一干扰消除电路110-1可以通过消除输入到第一干扰消除电路110-1的输入信号d_in的第二后游标分量至第四后游标分量来产生第一干扰消除信号d_ica。例如，第一干扰消除电路110-1可以响应于输入到第二输入端2的第一采样信号d_sa和第二权重应用信号w2来消除第二后游标分量。第一干扰消除电路110-1可以响应于输入到第三输入端3的第二-第二移位寄存器322的输出信号和第三权重应用信号w3来消除第三后游标分量。第一干扰消除电路110-1可以响应于输入到第四输入端4的第一-第一移位寄存器311的输出信号(即，第一输出信号d_outa)和第四权重应用信号w4来消除第四后游标分量。输入到第一干扰消除电路110-1的第二输入端2至第四输入端4的第一采样信号d_sa以及移位寄存器311和322的输出信号可以包括游标分量的消除定时，并且第二权重应用信号至第四权重应用信号w2、w3和w4可以包括要被消除的游标分量的量。

采样电路200-1可以响应于第一权重应用信号w1和时钟clk信号而消除第一干扰消除信号d_ica的第一后游标分量，响应于时钟clk信号而对消除了第一后游标分量的第一干扰消除信号d_ica进行采样，并且输出采样结果作为第一采样信号d_sa。采样电路200-1可以响应于第一权重应用信号w1和时钟clk信号而消除第二干扰消除信号d_icb的第一后游标分量，并且输出消除了第一后游标分量的第二干扰消除信号d_icb作为第二采样信号d_sb。采样电路200-1可以由图2中所示的采样电路210和图3中所示的第一游标分量消除电路112的组合来配置，并且可以通过1抽头循环展开的(1-taploop-unrolling)dfe(判定反馈均衡器)来实现。

第一-第一移位寄存器311可以将第一采样信号d_sa移位时钟clk信号的预定周期，并且输出第一输出信号d_outa。第一-第一移位寄存器311可以由触发器来实现。

第一-第二移位寄存器312可以将第一采样信号d_sa移位具有与时钟clk信号的相位相反的相位的取反时钟clk_b信号的预定周期，并且输出输出信号。第一-第二移位寄存器312可以由触发器来实现。

响应于第二权重应用信号至第四权重应用信号w2、w3和w4、第二采样信号d_sb和移位寄存器312和321的输出信号，第二干扰消除电路120-1可以通过消除输入到第二干扰消除电路120-1的输入信号d_in的第二后游标分量至第四后游标分量来产生第二干扰消除信号d_icb。例如，第二干扰消除电路120-1可以响应于输入到第二输入端2的第二采样信号d_sb和第二权重应用信号w2来消除第二后游标分量。第二干扰消除电路120-1可以响应于输入到第三输入端3的第一-第二移位寄存器312的输出信号和第三权重应用信号w3来消除第三后游标分量。第二干扰消除电路120-1可以响应于输入到第四输入端4的第二-第一移位寄存器321的输出信号(即，第二输出信号d_outb)和第四权重应用信号w4来消除第四后游标分量。输入到第二干扰消除电路120-1的第二输入端2至第四输入端4的第二采样信号d_sb和移位寄存器312和321的输出信号可以包括游标分量的消除定时，并且第二权重应用信号至第四权重应用信号w2、w3和w4可以包括要被消除的游标分量的量。当第一干扰消除电路110-1和第二干扰消除电路120-1输入有输入信号d_in时，输入信号d_in可以是差分信号，并且第一干扰消除电路110-1和第二干扰消除电路120-1、采样电路200-1以及第一-第一移位寄存器311、第一-第二移位寄存器312，第二-第一移位寄存器321和第二-第二移位寄存器322可以由差分电路来实现。

第二-第一移位寄存器321可以将第二采样信号d_sb移位时钟clk信号的预定周期，并且输出第二输出信号d_outb。第二-第一移位寄存器321可以由触发器来实现。

第二-第二移位寄存器322可以将第二采样信号d_sb移位具有与时钟clk信号的相位相反的相位的取反时钟clk_b信号的预定周期，并且输出输出信号。第二-第二移位寄存器322可以由触发器来实现。

权重控制电路400可以储存第一权重应用信号至第四权重应用信号w1、w2、w3和w4的相应信息，并且根据该信息来确定和输出第一权重应用信号至第四权重应用信号w1、w2、w3和w4的电压电平。

第一干扰消除电路110-1可以通过排除构成图3中所示的第一干扰消除电路110的部件(即，缓冲器111和第一游标分量消除电路至第四游标分量消除电路112、113、114和115)之中的第一游标分量消除电路112来实现。由于缓冲器111和第二游标分量消除电路至第四游标分量消除电路113、114和115的配置如上所述，因此这里将省略其描述。

第二游标分量消除电路至第四游标分量消除电路113、114和115可以根据输入到其的相应权重应用信号w2、w3和w4的电压电平来确定要流至接地端vss的吸收电流的量。第二游标分量消除电路至第四游标分量消除电路113、114和115可以响应于第一采样信号d_sa和反馈的移位寄存器311和322的输出信号，而通过将吸收电流流至接地端vss，来确定第二后游标分量至第四后游标分量的消除定时。

根据如上所述配置的实施例的符号干扰消除电路可以操作如下。

第一干扰消除电路110-1和第二干扰消除电路120-1可以响应于第一采样信号d_sa和第二采样信号d_sb、移位寄存器311、312、321和322的输出信号以及第二权重应用信号至第四权重应用信号w2、w3和w4，来消除输入信号d_in的第二后游标分量至第四后游标分量，并且产生消除了第二后游标分量至第四后游标分量的第一干扰消除信号d_ica和第二干扰消除信号d_icb。

第一干扰消除电路110-1可以响应于第一采样信号d_sa和第二权重应用信号w2来消除输入到第一干扰消除电路110-1的输入信号d_in的第二后游标分量。第一干扰消除电路110-1可以响应于第二-第二移位寄存器322的输出信号和第三权重应用信号w3来消除输入到第一干扰消除电路110-1的输入信号d_in的第三后游标分量。第一干扰消除电路110-1可以响应于第一-第一移位寄存器311的输出信号(即，第一输出信号d_outa)和第四权重应用信号w4来消除输入到第一干扰消除电路110-1的输入信号d_in的第四后游标分量。第二干扰消除电路120-1可以响应于第二采样信号d_sb和第二权重应用信号w2来消除输入到第二干扰消除电路120-1的输入信号d_in的第二后游标分量。第二干扰消除电路120-1可以响应于第一-第二移位寄存器312的输出信号和第三权重应用信号w3来消除输入到第二干扰消除电路120-1的输入信号d_in的第三后游标分量。第二干扰消除电路120-1可以响应于第二-第一移位寄存器321的输出信号(即，第二输出信号d_outb)和第四权重应用信号w4来消除输入到第二干扰消除电路120-1的输入信号d_in的第四后游标分量。权重控制电路400可以输出其电压电平根据关于符号之间的干扰的信息而确定的第一权重应用信号至第四权重应用信号w1、w2、w3和w4。权重控制电路400可以根据第一后游标分量至第四后游标分量的干扰量来确定第一权重应用信号至第四权重应用信号w1、w2、w3和w4的电压电平，并储存确定了电压电平的第一权重应用信号至第四权重应用信号w1、w2、w3和w4。

采样电路200-1可以响应于第一权重应用信号w1和时钟clk信号而消除第一干扰消除信号d_ica的第一后游标分量，响应于时钟clk信号而对消除了第一后游标分量的第一干扰消除信号d_ica进行采样，并且输出采样结果作为第一采样信号d_sa。采样电路200-1可以响应于第一权重应用信号w1和时钟clk信号而消除第二干扰消除信号d_icb的第一后游标分量，并且输出消除了第一后游标分量的第二干扰消除信号d_icb作为第二采样信号d_sb。

第一-第一移位寄存器311可以将第一采样信号d_sa移位时钟clk信号的预定周期(例如，1个周期)，并且输出第一输出信号d_outa。

第一-第二移位寄存器312可以将第一采样信号d_sa移位取反时钟clk_b信号的预定周期(例如，1个周期)，并且输出输出信号。

第二-第一移位寄存器321可以将第二采样信号d_sb移位时钟clk信号的预定周期(例如，1个周期)，并且输出第二输出信号d_outb。

第二-第二移位寄存器322可以将第二采样信号d_sb移位取反时钟clk_b信号的预定周期(例如，1个周期)，并且输出输出信号。

根据图6中所示的实施例的符号干扰消除电路在第三后游标分量的消除定时方面与根据图2中所示的实施例的符号干扰消除电路不同。在本实施例中，通过使用比时钟clk信号快半个周期的取反时钟clk_b信号来移位第一采样信号d_sa和第二采样信号d_sb，并且移位的第一采样信号d_sa和第二采样信号d_sb被用于消除第三后游标分量。因此，在根据图6中所示的实施例的符号干扰消除电路中，当与根据图2中所示的实施例的符号干扰消除电路相比时，用于消除第三后游标分量的定时可以提前时钟clk信号的半个周期，因此可以增加符号干扰消除电路的响应速度。

如上所述的符号干扰消除电路(参见图2至图6)在其它存储器件、处理器和计算机系统的设计中特别有用。例如，参见图7，示出了利用根据各种实施例的符号干扰消除电路的系统的框图，并且总体上由附图标记1000来表示。系统1000可以包括一个或更多个处理器(即，处理器)，或者例如但不限于中央处理单元(“cpu”)1100。处理器(即，cpu)1100可以单独使用或与其它处理器(即，cpu)组合使用。尽管处理器(即，cpu)1100将主要以单数形式来表示，但是本领域技术人员将理解的是，可以实现具有任何数量的物理或逻辑处理器(即，cpu)的系统1000。

芯片组1150可以可操作地耦接到处理器(即，cpu)1100。芯片组1150是用于处理器(即，cpu)1100与系统1000的其它部件之间的信号的通信路径。系统1000的其它部件可以包括：存储器控制器1200、输入/输出(“i/o”)总线1250和盘驱动器控制器1300。根据系统1000的配置，可以通过芯片组1150来传输多个不同信号中的任一个，并且本领域技术人员将理解的是，可以容易地调整整个系统1000中的信号的路由，而不改变系统1000的基本性质。

如上所述，存储器控制器1200可以可操作地耦接到芯片组1150。存储器控制器1200可以包括至少一个如上面参照图2至图6所讨论的符号干扰消除电路。因此，存储器控制器1200可以通过芯片组1150来接收从处理器(即，cpu)1100提供的请求。在替代的实施例中，存储器控制器1200可以集成到芯片组1150中。存储器控制器1200可以可操作地耦接到一个或更多个存储器件1350。在一个实施例中，存储器件1350可以包括至少一个如上面结合图2至图6所讨论的符号干扰消除电路，存储器件1350可以包括用于限定多个存储器单元的多个字线和多个位线。存储器件1350可以是许多工业标准存储器类型中的任何一种，包括但不限于单列直插存储器模块(“simm”)和双列直插存储器模块(“dimm”)。此外，存储器件1350可以通过储存指令和数据来促进外部数据储存装置的安全移除。

芯片组1150还可以耦接到i/o总线1250。i/o总线1250可以用作信号从芯片组1150到i/o器件1410、1420和1430的通信路径。i/o器件1410、1420和1430可以包括例如但不限于鼠标1410、视频显示器1420或键盘1430。i/o总线1250可以利用多个通信协议中的任一个来与i/o器件1410、1420和1430进行通信。在一个实施例中，i/o总线1250可以集成到芯片组1150中。

盘驱动器控制器1300可以可操作地耦接到芯片组1150。盘驱动器控制器1300可以用作芯片组1150和一个内部盘驱动器1450或更多个内部盘驱动器1450之间的通信路径。内部盘驱动器1450可以通过储存指令和数据来促进外部数据储存装置的断开连接。盘驱动器控制器1300和内部盘驱动器1450可以利用实际上任何类型的通信协议彼此进行通信，或者与芯片组1150进行通信，所述通信协议包括例如但不限于关于i/o总线1250的上述所有通信协议。

重要的是注意到以上结合图7所述的系统1000仅仅是如以上结合图2至图6所讨论的符号干扰消除电路的一个示例。在替代的实施例中，例如但不限于蜂窝电话或数码照相机，部件可以与图7所示的实施例不同。

尽管上面已经描述了各种实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例。因此，这里描述的符号干扰消除电路不应该基于所描述的实施例进行限制。