码生成装置、码生成方法和码生成程序与流程

本发明涉及生成隐匿性较高的多个扩散码序列的码生成装置、码生成方法和码生成程序。

背景技术：

近年来，已提供利用卫星通信或无线通信的各种服务。在这些服务中，为了实现通信的连续性和隐匿性而使用谱扩散方式。谱扩散方式存在直扩方式和跳频方式。在直扩方式中，在比发送数据本身宽的频率中扩散能量进行数据通信。在跳频方式中，按照一定的规则高速切换频率，在发送接收机之间进行通信。

在直扩方式中，使用扩散码序列，将希望传输的信号扩展到宽带。由此，直扩方式具有希望传输的信号看起来像噪音这样的特性。该特性使希望传输的信号不容易被拦截，提高抗干扰性。由此，直扩方式不容易引起针对窄带信号的干扰。这样，直扩方式中的扩散码序列不会产生与其他信号之间的较高的干扰，在实现可靠且安全的传输方面是重要的。

在一般被利用的直扩方式中，使用周期性较短的扩散码序列，由此，通信的连续性提高。但是，通过在一定期间内观测周期性较短的扩散码序列，被估计出的可能性较高，隐匿性较低。但是，为了提高来自干扰电波的耐性，需要提高隐匿性。因此，使用延长扩散码序列的周期这样的方法。或者，使用采用利用第三者无法预测的秘密信息的扩散码序列这样的方法。在专利文献1中，作为提高扩散码序列的隐匿性的技术，公开有使用混沌序列的方法。

在专利文献1中公开有应用于卫星导航系统和cdma(codedivisionmultipleaccess)通信系统的混沌扩散码的生成方法。在专利文献1中公开有：基于混沌序列的扩散码具有自相关特性和互相关特性，隐匿性提高。基于混沌序列的扩散码的隐匿性示出具有伪随机性的随机性。但是，基于混沌序列的扩散码的隐匿性未示出使用加密技术的情况下示出的严格的安全性。此外，为了使用基于混沌序列的扩散码进行隐匿性较高的谱扩散通信，需要实现混沌序列的同步建立。但是，在专利文献1中未示出同步建立用的有效方式。

此外，在专利文献2～专利文献7中的现有技术中，公开有使用混沌序列实现隐匿性的提高的方式。但是，在专利文献2～专利文献7中的现有技术中未示出混沌序列的同步建立用的有效方式。

作为混沌序列的同步建立用的有效方式，可考虑利用n比特块加密算法的ctr(counter：计数器)模式的方式。

现有技术文献

专利文献

专利文献1：日本特表2010-511336号公报

专利文献2：日本特开平9-186630号公报

专利文献3：日本特开平11-266179号公报

专利文献4：日本特开2000-252751号公报

专利文献5：日本特开2001-292129号公报

专利文献6：日本特开2002-290274号公报

专利文献7：日本特开2007-96815号公报

技术实现要素：

发明要解决的课题

以往，提出了使用混沌序列或较长寄存器尺寸的反馈移位寄存器的码生成方式。在利用现有的码生成方式的通信系统中，提高扩散码序列的隐匿性，或者增大扩散码序列的周期。由此，无法搜索码全体，难以实现同步建立。因此，提出了使用实际数据发送用的扩散码序列和同步补充用的导频序列的通信系统。

但是，在该通信系统中，对1个通信频带进行二分割来发送信号，因此，通信效率降低。此外，在使用导频序列的情况下，在通信系统的接收侧，需要用于导出经过一定时间后的扩散码序列的专用运算功能和导出时间。

在对多个卫星之间进行中继的通信系统中，对通信进行中继的中继卫星需要根据通信对方的卫星数量和地面的控制站数量，同时生成多个扩散码序列。在现有的隐匿性较高的码生成方式中，需要按照每个扩散码序列而不同的混沌序列、较长寄存器尺寸的反馈移位寄存器或非线性转换函数，按照每个扩散码序列需要生成装置。由此，存在搭载于卫星时的安装规模受到较大制约这样的课题。

在本发明中，其目的在于，提供通过对块加密算法的结构的一部分进行变更而生成隐匿性较高的多个扩散码序列的码生成装置。

用于解决课题的手段

本发明的码生成装置使用输出多个块作为扩散码序列的块加密处理生成多个扩散码序列，所述块加密处理具有被输入输入数据且输出输出数据的处理要素，其中，所述码生成装置具有：参数选择部，其选择与所述多个扩散码序列的各扩散码序列唯一对应的序列参数；秘密密钥取得部，其取得秘密密钥；以及码序列生成部，其使用所述序列参数和所述秘密密钥执行所述块加密处理，由此生成所述多个扩散码序列的各扩散码序列，所述码序列生成部在生成各扩散码序列时，使用所述序列参数对从所述处理要素输出的所述输出数据进行变更。

发明效果

本发明的码生成装置使用输出多个块作为扩散码序列的块加密处理生成多个扩散码序列。参数选择部选择与多个扩散码序列的各扩散码序列唯一对应的序列参数。秘密密钥取得部取得秘密密钥。码序列生成部使用序列参数和秘密密钥执行块加密处理，由此生成多个扩散码序列的各扩散码序列。码序列生成部在生成各扩散码序列时，使用序列参数对从处理要素输出的输出数据进行变更。这样，根据本发明的码生成装置，使用与扩散码序列唯一对应的序列参数对块加密处理的处理要素的一部分进行变更，由此能够生成多个扩散码序列。由此，根据本发明的码生成装置，发挥能够生成隐匿性较高的多个扩散码序列这样的效果。

附图说明

图1是实施方式1的码生成装置100的结构图。

图2是示出实施方式1的码生成装置100的码生成处理s100的流程图。

图3是示出用于与实施方式1的码生成装置100进行比较的比较例的扩散码生成方式的图。

图4是实施方式1的在码序列生成部140中使用misty(注册商标)的情况下的具体的结构图。

图5是示出实施方式1的在码序列生成部140中使用misty(注册商标)的情况下的sbox的输出结构例1-1的图。

图6是示出实施方式1的在码序列生成部140中使用misty(注册商标)的情况下的sbox的输出结构例1-2的图。

图7是示出实施方式1的在码序列生成部140中使用misty(注册商标)的情况下的sbox的输出结构例2的图。

图8是示出实施方式1的在码序列生成部140中采用图7的输出结构例2的情况下的s7函数的输出结构例2-1的图。

图9是示出实施方式1的在码序列生成部140中采用图7的输出结构例2的情况下的s9函数的输出结构例2-2的图。

图10是实施方式1的变形例的码生成装置100的结构图。

图11是实施方式2的码生成装置100a的结构图。

图12是示出实施方式2的码生成装置100a的码生成处理s100a的流程图。

图13是示出实施方式2的码生成装置100a的效果的例子的图。

具体实施方式

下面，使用附图对本发明的实施方式进行说明。另外，在各图中，对相同或相当的部分标注相同的标号。在实施方式的说明中，针对相同或相当的部分，适当省略或简化说明。

实施方式1

***结构的说明***

使用图1对本实施方式的码生成装置100的结构进行说明。

本实施方式的码生成装置100实现能够生成隐匿性较高的多个扩散码序列的扩散码方式。码生成装置100使用输出多个块作为扩散码序列的块加密处理生成多个扩散码序列。块加密处理具有多个处理要素。下面，将块加密处理也称作块加密算法。此外，将块加密处理的处理要素也称作块加密算法的内部结构要素。

码生成装置100是计算机。码生成装置100具有处理器910，并且具有存储器921、辅助存储装置922、输入接口930和输出接口940这样的其他硬件。处理器910经由信号线而与其他硬件连接，对这些其他硬件进行控制。

作为功能要素，码生成装置100具有初始值取得部110、时间运算部120、参数选择部130、码序列生成部140、秘密密钥取得部150和码序列输出部160。初始值取得部110、时间运算部120、参数选择部130、码序列生成部140、秘密密钥取得部150和码序列输出部160的功能通过软件实现。

处理器910是执行码生成程序的装置。码生成程序是实现初始值取得部110、时间运算部120、参数选择部130、码序列生成部140、秘密密钥取得部150和码序列输出部160的功能的程序。

处理器910是进行运算处理的ic(integratedcircuit：集成电路)。处理器910的具体例是cpu(centralprocessingunit：中样中央处理单元)、dsp(digitalsignalprocessor：数字信号处理器)、gpu(graphicsprocessingunit：图形处理单元)。

存储器921在暂时存储数据的存储装置。存储器921的具体例是sram(staticrandomaccessmemory：静态随机存取存储器)、dram(dynamicrandomaccessmemory：动态随机存取存储器)。

辅助存储装置922是保管数据的存储装置。辅助存储装置922的具体例是hdd(harddiskdrive：硬盘驱动器)。此外，辅助存储装置922也可以是sd(注册商标)(securedigital：安全数字)存储卡、cf(compactflash：闪存)、nand闪存、软盘、光盘、高密度盘、蓝光(注册商标)盘、dvd(digitalversatiledisk：数字多功能盘)这样的移动存储介质。

输入接口930是与鼠标、键盘、触摸面板这样的输入装置连接的端口。具体而言，输入接口930是usb(universalserialbus：通用串行总线)端子。另外，输入接口930也可以是与lan(localareanetwork：局域网)连接的端口。

输出接口940是连接有显示器这样的显示设备的缆线的端口。具体而言，输出接口940是usb端子或hdmi(注册商标)(highdefinitionmultimediainterface：高清晰度多媒体接口)端子。具体而言，显示器是lcd(liquidcrystaldisplay：液晶显示器)。

码生成程序被读入到处理器910，由处理器910来执行。在存储器921中，不仅存储有码生成程序，还存储有os(operatingsystem：操作系统)。处理器910一边执行os，一边执行码生成程序。码生成程序和os也可以存储在辅助存储装置922中。辅助存储装置922中存储的码生成程序和os被载入到存储器921，由处理器910来执行。另外，码生成程序的一部分或全部也可以嵌入os中。

码生成装置100也可以具有代替处理器910的多个处理器。这些多个处理器分担执行码生成程序。与处理器910同样，各个处理器是执行码生成程序的装置。

码生成程序利用、处理或输出的数据、信息、信号值和变量值存储在存储器921、辅助存储装置922或处理器910内的寄存器或高速缓冲存储器中。

码生成程序是使计算机执行将初始值取得部110、时间运算部120、参数选择部130、码序列生成部140、秘密密钥取得部150和码序列输出部160的各部的“部”改写成“处理”、“步骤”或“工序”后的各处理、各步骤或各工序的程序。此外，码生成方法是作为计算机的码生成装置100执行码生成程序而进行的方法。

码生成程序可以记录在计算机能读取的存储介质中来提供，也可以作为程序产品来提供。

***动作的说明***

接着，对本实施方式的码生成装置100的各部的动作进行说明。

图2是示出本实施方式的码生成装置100的码生成处理s100的图。

使用图1和图2对本实施方式的码生成装置100的码生成处理s100进行说明。

码生成处理s100具有时间运算部120进行的时间运算处理s120、参数选择部130进行的参数选择处理s130以及码序列生成部140进行的码序列生成处理s140。

初始值取得部110经由输入接口930取得初始值t0。初始值取得部110将取得的初始值t0输出到时间运算部120。初始值t0是在块加密处理的ctr模式中使用的计数器值的初始值。

<时间运算处理s120>

时间运算部120对在ctr模式中使用的计数器值进行向上计数，按照每个阈值时间t将计数器值ct输出到码序列生成部140。时间运算部120从初始值取得部110接受初始值t0。此外，时间运算部120取得生成扩散码的间隔即阈值时间t。时间运算部120运算t时间后的初始值t0作为计数器值ct，将计数器值ct输出到码序列生成部140。然后，时间运算部120对计数器值进行向上计数，按照每个t时间将计数器值ct输出到码序列生成部140。时间运算部120也称作t时间后初始值运算部。

图3是示出比较例的扩散码生成方式的图。如图3所示，比较例的扩散码生成方式具有生成t时间后的初始值的专用运算功能。此外，比较例的扩散码生成方式具有用于取得同步的同步补充功能。此外，比较例的码生成方式具有多个码序列生成部，这多个码序列生成部具有按照要生成的每个扩散码序列而不同的算法。

在时间运算处理s120中，时间运算部120导出t时间后的计数器值ct。具体而言，时间运算部120实施t时间量的计数器增加，由此导出t时间后的计数器值ct。由此，不需要如图3那样使用专用运算功能。此外，如果准确的时间推移这样地同步，则能够根据以时间的推移量向上计数出的计数器值导出扩散码序列。由此，也不需要使用用于补充同步的同步补充功能。

<参数选择处理s130>

在参数选择处理s130中，参数选择部130选择与多个扩散码序列的各扩散码序列唯一对应的序列参数kp。具体而言，参数选择部130经由输入接口930取得序列参数kp。参数选择部130根据序列参数kp选择或生成算法结构要素131。算法结构要素131用于生成与序列参数kp对应的扩散码序列。参数选择部130将算法结构要素131输出到码序列生成部140。

算法结构要素131是根据与扩散码序列唯一对应的序列参数kp求出的信息。具体而言，算法结构要素131用于对从在码序列生成处理s140中使用的块加密算法的处理要素输出的输出数据进行变更。这里，作为处理要素，块加密算法具有根据置换表以比特为单位对输入的输入数据进行置换的置换处理。置换处理的具体例是sbox。

参数选择部130根据输入的序列参数kp选择或生成输出参数op。输出参数op用于对从sbox输出的输出数据的多个比特进行变更。然后，参数选择部130将输出参数op作为算法结构要素131输出到码序列生成部140。

另外，如果块加密算法保持可证明的安全性，则在根据序列参数kp对从sbox输出的输出数据进行了变更的情况下，差分解读法的差分特性概率或线性解读法的线性特性概率的安全性也不会降低。这里，作为保持可证明的安全性的块加密算法的具体例，可举出misty(注册商标)。通过在块加密算法中采用mysty，能够对sbox的输出数据进行变更而不会降低差分解读法的差分特性概率或线性解读法的线性特性概率的安全性。

秘密密钥取得部150经由输入接口930取得秘密密钥k。秘密密钥取得部150将取得的秘密密钥k输出到码序列生成部140。

<码序列生成处理s140>

在码序列生成处理s140中，码序列生成部140通过使用序列参数kp和秘密密钥k的块加密算法，生成多个扩散码序列的各扩散码序列。码序列生成部140在生成扩散码序列时，使用序列参数kp对从处理要素输出的输出数据进行变更。

具体而言，码序列生成部140从时间运算部120接受t时间后的计数器值ct，从秘密密钥取得部150接受秘密密钥k。此外，码序列生成部140从参数选择部130接受序列参数kp作为算法结构要素131。码序列生成部140根据t时间后的计数器值ct、秘密密钥k和序列参数kp生成扩散码序列。码序列生成部140将生成的扩散码序列输出到码序列输出部160。此外，码序列生成部140生成以ctr模式执行块加密算法而输出的块作为扩散码序列。

具体而言，码序列生成部140利用n比特块加密算法的ctr模式生成n比特单位的扩散码序列。

在ctr模式的块加密方式中，对块加密算法的计数器(以下记作ctr)输入初始值，对秘密密钥输入秘密信息。然后，ctr模式的块加密方式生成n比特的随机数据串。然后，在ctr模式的块加密方式中，ctr增加1比特，ctr被输入到块加密算法。然后，ctr模式的块加密方式生成下一个不同的n比特的随机数据串。在n比特块加密的情况下，能够生成2ⁿ次的增加量的n比特随机数据。因此，能够利用n比特×2ⁿ次的随机数据作为扩散码序列。在一般的块加密算法中，当前利用块尺寸为64比特的misty(注册商标)和kasumi或块尺寸为128比特的aes和camellia(注册商标)。在采用这些块加密算法的ctr模式的码序列生成处理s140中，码序列生成部140能够生成具有64比特×2⁶⁴＝2⁷⁰的周期的隐匿性较高的扩散码序列。或者，码序列生成部140能够生成具有128比特×2¹²⁸＝2¹³⁵的周期的隐匿性较高的扩散码序列。

这样，在本实施方式的码序列生成处理s140中，码序列生成部140根据序列参数kp使处理要素的输出变化，由此，仅使用1种块加密算法就能够生成多个扩散码序列。

码序列输出部160从码序列生成部140接受扩散码序列。码序列输出部160经由输出接口940输出扩散码序列。扩散码序列用于在通信系统中实施谱扩散的直扩方式。

接着，对本实施方式的码序列生成处理s140的具体例进行说明。

图4是示出在本实施方式的码序列生成处理s140中使用misty(注册商标)的情况下的具体的结构的图。

如图4所示，在misty(注册商标)中，fi函数的处理要素sbox由具有7比特的输入和7比特的输出的s7函数以及具有9比特的输入和9比特的输出的s9函数构成。码序列生成部140针对该s7函数和s9函数的输出数据的合计16比特，使用16比特的序列参数kp进行运算，对输出数据的结构进行变更。

图5是示出在本实施方式的码序列生成处理s140中使用misty(注册商标)的情况下的sbox的输出结构例1-1的图。

在图5的sbox的输出结构例1-1中，码序列生成部140利用序列参数kp的至少一部分对置换处理即sbox的输出数据进行掩蔽，由此对sbox的输出数据进行变更。具体而言，码序列生成部140使用序列参数kp的16比特中的7比特的信息作为掩蔽信息。由序列参数kp的16比特中的7比特构成的掩蔽信息能够生成1～127这127种。在图5中，示出misty(注册商标)的s7函数的掩蔽信息为27即16进制表现0x1b的情况。此外，码序列生成部140使用序列参数kp的16比特中的9比特的信息作为掩蔽信息。使用序列参数kp的16比特中的9比特的信息的掩蔽信息能够生成1～511这511种。在图5中，示出misty(注册商标)的s9函数的掩蔽信息为451即16进制表现0x1c3的情况。

另外，作为掩蔽信息的比特的组合还能够取0，但是，从加密学的安全性的观点来看，不应该使用0本身，因此，从序列参数kp中排除0。

在参数选择处理s130中，参数选择部130将输入的序列参数kp分割成7比特和9比特的信息，输出通过分割而得到的7比特的信息和9比特的信息作为输出参数op。即，这些掩蔽信息是根据序列参数kp选择或生成的输出参数op的例子。

另外，在使用这些掩蔽信息对misty(注册商标)进行处理的情况下，也可得到与不使用这些掩蔽信息对misty(注册商标)进行处理的情况大致相同的处理性能和安装性能。

图6是示出本实施方式的在码序列生成部140中使用misty(注册商标)的情况下的sbox的输出结构例1-2的图。

图6的s7函数表是以表形式表现misty(注册商标)的s7函数的置换表。在码生成功能通过硬件安装来实现的情况下，以图6所示的and-xor表现来表现s7函数。该情况下，y0～y6这7比特成为s7函数的输出数据。在图6的sbox的输出结构例1-2中，将y0～y6这7比特的各式的最后的整数项的0或1的表现置换成序列参数kp的16比特中的7比特的信息。

在图6中仅记载有s7函数的情况，但是，s9函数也与s7函数同样，通过y0～y8这9比特的and-xor表现来表示。该情况下，y0～y8这9比特是s9函数的输出数据。在输出结构例1-2中，将y0～y8这9比特的各式的最后的整数项的0或1的表现置换成序列参数kp的16比特中的9比特的信息。

图7是示出本实施方式的在码序列生成部140中使用misty(注册商标)的情况下的sbox的输出结构例2的图。

在图7的sbox的输出结构例2中，码序列生成部140以比特为单位更换从sbox输出的输出数据和序列参数kp的至少一部分，由此对输出数据进行变更。码序列生成部140将s7函数的输出数据7比特输入到7选1选择器，以比特为单位更换s7函数的输出数据。码序列生成部140在以比特为单位更换s7函数的输出数据时，使用序列参数kp对更换进行控制。该情况下，s7函数的输出数据可以是7！(>2的12次方)种组合。

同样，码序列生成部140将s9函数的输出数据9比特输入到9选1选择器，以比特为单位更换s9函数的输出数据。码序列生成部140在以比特为单位更换s9函数的输出数据时，使用序列参数kp对更换进行控制。该情况下，s9函数的输出数据可以是9！(>2的18次方)种组合。

接着，对图7的sbox的输出结构例2的具体的安装结构进行说明。

图8是示出图7的s7函数的输出结构例2中的具体的安装结构2-1的图。

图8的安装结构2-1具有2选1选择器，该2选1选择器选择是否对s7函数的输出数据的上位第1比特和第2比特分别进行反转。根据序列参数kp的16比特中的最上位比特的kp1的值对该2选1选择器的选择进行控制。具体而言，如果kp1为0，则比特不反转。如果kp1为1，则比特反转。同样地，图8的安装结构2-1具有2选1选择器，该2选1选择器选择是否对s7函数的输出数据的上位第3比特和第4比特分别进行反转。根据序列参数kp的16比特中的上位第2比特的kp2的值对该2选1选择器的选择进行控制。具体而言，如果kp2为0，则比特不反转。如果kp2为1，则比特反转。如图8所示，安装结构2-1具有多个选择器，使用kp1～kp6的各个值对各选择器进行控制。使用序列参数kp的16比特中的上位7比特对从最后的选择器输出的输出数据进行掩蔽，输入到比特反转电路。如果kp7为0，则比特反转电路输出比特而不反转，如果kp7为1，则比特反转电路对全部比特进行反转。在图8中，示出序列参数kp的16比特为0x8523(16进制表现)的情况的具体例。

图9是示出图7的s9函数的输出结构例2中的具体的安装结构2-2的图。

图9的安装结构2-2具有2选1选择器，该2选1选择器选择是否对s9函数的输出数据的上位第1比特和第2比特分别进行反转。根据序列参数kp的16比特中的下位9比特中的最上位比特的kp8的值对该2选1选择器的选择进行控制。下位9比特中的最上位比特是序列参数kp的16比特中的上位第8比特的比特。具体而言，如果kp8为0，则比特不反转。如果kp8为1，则比特反转。同样地，图9的安装结构2-2具有2选1选择器，该2选1选择器选择是否对s9函数的输出数据的上位第3比特和第4比特分别进行反转。根据序列参数kp的16比特中的上位第9比特的kp9的值对该2选1选择器的选择进行控制。具体而言，如果kp9为0，则比特不反转。如果kp9为1，则比特反转。如图9所示，安装结构2-2具有多个选择器，使用kp8～kp15的各个值对各选择器进行控制。使用序列参数kp的16比特中的下位9比特对从最后的选择器输出的输出数据进行掩蔽，输入到比特反转电路。如果kp16为0，则比特反转电路输出比特而不反转，如果kp16为1，则比特反转电路对全部比特进行反转。在图9中，示出序列参数kp的16比特为0x8523(16进制表现)的情况的具体例。

图8的安装结构2-1的输出数据的组合数与输出结构例1的情况大致相同，是2的16次方。此外，通过图8的安装结构2-1实现的处理性能和安装性能比输出结构例1差。但是，在图8的安装结构2-1中，输出数据的比特位置被更换，因此，与输出结构例1相比，能够期待扩散码序列的估计困难性的提高。

***其他结构***

<变形例1>

另外，如图4所示，misty(注册商标)在fi函数中具有2个s9函数。因此，在图5的输出结构例1-1和图6的输出结构例1-2中，也可以使序列参数kp的比特数从16比特增加到25比特，对第1个s9函数和第2个s9函数的输出数据的输出选择方法进行变更。该情况下，能够利用1个码生成装置生成大约2的25次方种隐匿性较高的不同的扩散码序列。

<变形例2>

图5的sbox的输出结构例1-1示出码序列生成部140使用由参数选择部130分割后的序列参数kp在s7函数和s9函数的输出中进行掩蔽的结果。即，参数选择部130将分割后的序列参数kp直接交给码序列生成部140。但是，参数选择部130也可以生成作为在s7函数和s9函数的输出中进行掩蔽的结果而得到的新的sbox信息，将生成的sbox信息交给码序列生成部140。

<变形例3>

在本实施方式中，码生成装置100的功能通过软件实现，但是，作为变形例，码生成装置100的功能也可以通过硬件实现。

图10是示出本实施方式的变形例的码生成装置100的结构的图。

码生成装置100具有电子电路909、辅助存储装置922、输入接口930和输出接口940。

电子电路909是实现初始值取得部110、时间运算部120、参数选择部130、码序列生成部140、秘密密钥取得部150和码序列输出部160的功能的专用电子电路。

具体而言，电子电路909是单一电路、复合电路、程序化的处理器、并行程序化的处理器、逻辑ic、ga、asic或fpga。ga是gatearray的简称。asic是applicationspecificintegratedcircuit的简称。fpga是field-programmablegatearray的简称。

码生成装置100的结构要素的功能可以通过1个电子电路实现，也可以分散到多个电子电路来实现。

作为另一个变形例，也可以是，码生成装置100的结构要素的一部分功能通过电子电路实现，其余功能通过软件实现。

处理器和电子电路分别被称作处理线路。即，在码生成装置100中，初始值取得部110、时间运算部120、参数选择部130、码序列生成部140、秘密密钥取得部150和码序列输出部160的功能通过处理线路实现。

在码生成装置100中，也可以将初始值取得部110、时间运算部120、参数选择部130、码序列生成部140、秘密密钥取得部150和码序列输出部160的“部”改写成“工序”。此外，也可以将码生成处理、时间运算处理、参数选择处理和码序列生成处理的“处理”改写成“程序”、“程序产品”或“记录有程序的计算机能读取的存储介质”。

***本实施方式的效果的说明***

根据本实施方式的码生成装置100，采用保持可证明的安全性的块加密处理的ctr模式，因此，不会降低扩散码序列的安全性。此外，根据本实施方式的码生成装置100，通过对块加密处理的结构的一部分进行变更，能够生成全部不同的多个扩散码序列。由此，本实施方式的码生成装置100能够使生成扩散码序列的电路的数量比所需要的扩散码序列数少。由此，根据本实施方式的码生成装置100，能够抑制电路规模的增大，并且生成隐匿性较高的多个扩散码序列。进而，根据本实施方式的码生成装置100，在要求隐匿性较高的扩散码序列的通信系统中，能够确保通信系统整体的安全性。

此外，根据本实施方式的码生成装置100，仅根据序列参数对块加密算法的sbox的输出数据进行变更，就能够生成多个扩散码序列。由此，本实施方式的码生成装置100具有1种块加密算法即可。特别地，将本实施方式的码生成装置100应用于安装规模的制约较大的卫星搭载设备是有效的。

实施方式2

在本实施方式中，对与实施方式1不同之处进行说明。另外，对与实施方式1相同的结构标注相同的标号，有时省略其说明。

图11是示出本实施方式的码生成装置100a的结构的图。此外，图12是示出本实施方式的码生成处理s100a的图。

使用图11和图12对本实施方式的码生成装置100a的结构和动作进行说明。

在参数选择处理s130a中，参数选择部130取得多个序列参数1～m。多个序列参数1～m的各序列参数唯一识别多个扩散码序列的各扩散码序列。

秘密密钥取得部150取得多个秘密密钥k1～km。

码序列生成部140具有执行多个码序列生成处理s401～s40m的多个码序列生成部401～40m。参数选择部130将多个序列参数1～m的各序列参数输出到多个码序列生成部401～40m的各码序列生成部。此外，秘密密钥取得部150将多个秘密密钥k1～km的各秘密密钥输出到多个码序列生成部401～40m的各码序列生成部。

在码序列生成处理s140a中，多个码序列生成部401～40m分别生成扩散码序列。这样，码生成装置100a生成m种隐匿性较高的扩散码序列d1～dm。

使用图13对本实施方式的码生成装置100a的具体效果进行说明。

如图13所示，假设多个环绕卫星经由1个数据中继卫星而与多个地面站进行通信的情况。设数据中继卫星在x种通信路径中分别利用隐匿性较高的相互不同的扩散码序列。此外，设同时进行的中继和下行链路中使用的路径也是y个。此时，在图3的比较例的扩散码生成方式中，需要与通信路径对应的x个扩散生成电路。而且，比较例的扩散码生成方式从x个扩散生成电路中选择同时进行的中继和下行链路中使用的y个扩散生成电路，生成y个扩散码序列。

另一方面，在本实施方式的码生成处理s100a中，如果同时进行的中继和下行链路中使用的路径为y个，则安装y个扩散生成电路即可。而且，在码生成处理s100a中，通过对扩散生成电路分别输入x种序列参数，能够应对同时进行中继和下行链路的情况。一般而言，同时进行的中继和下行链路中使用的路径的数量远远小于通信路径的组合数。因此，将本实施方式的码生成装置100a应用于安装规模的制约较大的卫星搭载设备特别有效。

在实施方式1、2中，设码生成装置的各部为独立的功能块来进行说明。但是，码生成装置的结构也可以不是上述实施方式这种结构。码生成装置的功能块能够实现在上述实施方式中说明的功能即可，可以是任意结构。

也可以组合实施实施方式1、2中的多个部分。或者，也可以实施这些实施方式中的一个部分。除此之外，还可以任意组合实施这些实施方式的整体或一部分。

另外，上述实施方式是本质上优选的例示，并不意图限制本发明的范围、本发明的应用物的范围和本发明的用途的范围。上述实施方式能够根据需要进行各种变更。

标号说明

100、100a：码生成装置；110：初始值取得部；120：时间运算部；130：参数选择部；131：算法结构要素；140：码序列生成部；150：秘密密钥取得部；160：码序列输出部；909：电子电路；910：处理器；921：存储器；922：辅助存储装置；930：输入接口；940：输出接口。