本发明属于涉及通信技术处理领域，涉及一种抗窄带干扰长码扩频同步头实时捕获的装置及方法，可用于隐蔽通信或突发通信系统中对有窄带干扰，长码扩频的信息进行实时同步捕获。
背景技术：
扩展频谱(spreadspectrum)通信技术于20世纪50年代中期产生的，最初的应用领域主要是军事通信。香农的信息论基本理论说明扩频通信是非常有效的抗干扰通信方式，即所谓的带宽换取信道容量的办法，其特点是传输信息所用的带宽远大于信息本身带宽。扩频通信技术在发端以伪随机码进行扩频，在收端用相同伪随机码实现解扩，实现信息的传输，这使得扩频通信具有良好的性能，特别是具有很强的抗干扰能力和抗截获性。
扩频技术主要有直接序列扩频，跳码扩频，跳频扩频、跳时扩频等。直接序列扩频技术发展迅速，由于采用了伪随机码作为扩频调制的基本信号，因而具有很多独特的优点：用于通信中时，抗干扰能力强，发射功率低，还具有低截获性，保密性能好。正是由于这些优点，扩频技术发展迅速，在通信、数据传输、导航定位、测距等领域得到广泛应用。
直接序列扩频系统的一个不可避免的问题是窄带干扰，通常情况下，通信的电磁环境十分复杂，通信条件比较恶劣，存在模式繁多和统计特性时变的干扰，在这些干扰中，高功率窄带干扰已成为破坏通信系统的主要原因之一。
直接序列扩频系统的一个关键性问题是如何快速捕获。捕获是指本地参考码和接收码的码相位对齐，同时使本地时钟和载波频率相互对准。捕获不仅要搜索伪随机码的相位，而且还要搜多载波的多普勒频移，是一个二维搜索的过程。常用二维捕获搜索策略有伪码串行载波串行的搜索策略，伪码并行载波串行的搜索策略，伪码串行载波并行的搜索策略。这些方法都是在搜索码相位的同时搜索载波多普勒频移，当相位和载波都搜索到正确值时，才是捕获成功，所以在同步信息很长的情况之下，通常要花费很长的时间来同步。
为了减少捕获时间,引入fft谱分析，当本地伪码与输入信号机码相位一致，本地伪码与输入信号相乘后，结果只剩残留载波，对其做fft谱分析，就能得到多普勒频移值。普遍采用的pmf-fft(部分匹配滤波)来进行捕获，例如申请公布号为cn104280750a，名称为“基于部分匹配滤波fft算法的长码捕获系统”的专利申请，公开了一种部分匹配滤波fft算法，该方法通过利用乒乓随机存储的存储器ram将单码元累计值缓冲模块接收的单码元相干累积数据流的速率降低，可以降低匹配滤波后进行快速傅立叶变换fft的硬件资源和运算量，但是本质上还是利用单一的伪码对同步信息进行扩频产生扩频后的同步信息，在长码扩频时接收端就需要很长的单一伪码深度的移位寄存器来与本地伪码进行相关运算，硬件复杂度过高。
在隐蔽通信系统中，可靠的实时捕获是系统正常通信的关键。扩频会导致带宽变宽，不可避免会有窄带干扰，会导致后续同步头捕获和误码率出现很大问题，另外因为要实现隐蔽通信，隐蔽通信的话就是将信息尽可能的隐藏起来，甚至完全隐藏在噪声里，这就要求信噪比比较低，这种情况下就需要长码来获得高增益，但是同时会带来捕获复杂度高等问题。
技术实现要素：
本发明的目的在于解决上述的问题，提出了一种抗窄带干扰长码扩频同步头实时捕获的装置及方法，以实现在复杂通信环境中及长码扩频通信系统中同步头的实时捕获，并提高捕获概率，同时降低捕获复杂度。
为实现上述目的，本发明采取的技术方案为：
一种抗窄带干扰长码扩频同步头实时捕获的装置，包括设置在扩频通信系统接收端的串行fft运算模块、干扰抑制模块、串行ifft运算模块、移位寄存器、解扩模块、ram单元、顺序及符号调整模块、并行低通滤波器模块、并行fft运算模块、取模值及选择最大值模块和判断模块，其中：
串行fft运算模块，用于对接收到的连续数字信号实时进行时域到频域的变换；
干扰抑制模块，用于对串行fft运算模块变换后的数据的模值进行门限判断，并将超过门限的频点对应的数据置零；
串行ifft运算模块，用于将干扰抑制模块抑制后的数据实时进行频域到时域的变换；
移位寄存器，用于对串行ifft运算模块输出的数据进行串行存储，并将存储的数据并行输出；
解扩模块，用于通过对本地伪码和移位寄存器的输出进行相关实现解扩，并顺次输出；
ram单元，包括多个并行排列的ram，用于按顺序串行存储解扩模块的输出，并对存储的数据按相同地址并行输出；
顺序及符号调整模块，用于对多个ram并行输出的数据进行排序，并对排序后的数据符号进行调整；
并行低通滤波器模块，用于对顺序及符号调整模块的输出数据进行并行低通滤波；
并行fft运算模块，用于对并行低通滤波器模块输出的数据进行并行fft运算；
取模值及选择最大值模块，用于对并行fft运算模块的输出数据取模值，选出模值中的最大值并输出；
判断模块，用于对取模值及选择最大值模块输出的最大模值与预设门限进行比较，并判断同步头是否捕获成功；
上述的抗窄带干扰长码扩频同步头实时捕获的装置，所述干扰抑制模块，包括延时模块、取模值模块和判断置零模块，其中所述延时模块将fft的输出延时，取模值模块将fft的输出进行平方相加取模值，判断置零模块对延时模块和取模值模块的输出进行判断和置零。
一种抗窄带干扰长码扩频同步头实时捕获的方法，包括如下步骤：
步骤1)设定参数：
根据伪随机序列自相关的峰值比较尖锐的特性，在伪随机序列中选取长度和ram单元里ram个数相同的第一伪码pn1，选取长度和移位寄存器深度相同的第二伪码pn2，设定干扰抑制门限t1，设定判断捕获门限t2；
步骤2)发射端发射同步头数据：
发射端通过第一伪码pn1对同步头数据1进行扩频，得到扩频后的同步数据，并通过第二伪码pn2对扩频后的同步数据进行扩频，得到同步头数据并发射；
步骤3)串行fft运算模块对接收到的数据进行fft变换：
串行fft运算模块对接收到的混杂了干扰和噪声的同步头数据实时进行时域到频域的变换，得到fft变换后的数据；
步骤4)干扰抑制模块对fft变换后的数据进行干扰抑制：
干扰抑制模块中的延时模块对串行fft运算模块变换后的数据进行延迟，同时干扰抑制模块中的取模值模块对串行fft运算模块变换后的数据取模值运算，干扰抑制模块中的判断置零模块判断取模值模块的输出是否大于设定的门限t1，若是，则将延迟模块的输出中对应频点的数据置零，否则对延迟模块的输出中对应频点的数据不做处理，置零和不置零的数据组成干扰抑制后的数据；
步骤5)串行ifft运算模块对干扰抑制后的数据进行ifft变换：
串行ifft运算模块将干扰抑制后的数据实时进行频域到时域的变换，得到ifft变换后的数据；
步骤6)移位寄存器对接收到的ifft变换后的数据进行串行存储并并行输出：
移位寄存器串行接收ifft变换后的数据，存满后开始并行输出，得到并行输出的ifft变换后的数据；
步骤7)解扩模块对并行输出的ifft变换后的数据进行解扩：
解扩模块将并行输出的ifft变换后的数据与第二伪码pn2对应位置的数据进行相关运算，实现对ifft变换后的数据的解扩，得到解扩后的数据并顺次输出；
步骤8)ram单元对解扩模块输出的数据顺次存储并并行输出：
步骤8a)ram单元从第一个ram开始按解扩模块输出数据的顺序从ram第一个地址往后依次存储，第一个ram存满后开始存第二个ram，依次存储，直到所有ram存满然后再返回第一个ram，进行再次存储；
步骤8b)ram单元在所有ram存满后，从ram第一个地址开始将其存储在相同地址的数据并行输出，直到ram最后一个地址的数据输出结束，再重新从第一个地址的数据开始输出；
步骤9)顺序及符号调整模块对ram并行输出的数据进行顺序和符号的调整：
顺序及符号调整模块按照存入ram的顺序对ram单元并行输出的数据进行排列，实现对ram并行输出的数据顺序的调整，并对调整完顺序的数据和第一伪码pn1进行点乘，得到符号调整之后的数据，实现对调整完顺序的数据符号的调整；
步骤10)并行低通滤波器模块对符号调整之后的数据进行滤波：
并行低通滤波器模块对符号调整之后的数据进行低通滤波，得到低通滤波之后的数据；
步骤11)并行fft模块对低通滤波之后的数据进行并行fft运算：
并行fft模块对低通滤波之后的数据进行并行fft运算，得到fft运算之后的数据；
步骤12)取模值及选择最大值模块对fft运算之后的数据取模并选取最大模值：
取模值及选择最大值模块对fft运算之后的数据进行取模值运算，并从运算结果中选取最大模值，得到模值最大值；
步骤13)判断模块判断同步头是否捕获成功：
判断模块判断模值最大值是否大于预设的门限t2，若是，则同步头捕获成功，否则执行步骤(3)。
本发明与现有技术相比，具有如下优点：
1，本发明由于在接收端移位寄存器的前端设置有频域干扰抑制模块，实现对窄带干扰的抑制，避免了现有技术因为窄带干扰导致捕获正确率低的缺陷，有效地增加了后续捕获中成功捕获的概率。
2，本发明在获取同步头数据时采用了先对同步信息进行扩频，然后再对扩频后的数据再次扩频的方法，与现有技术直接采用单一长码扩频得到同步头数据的技术相比，在接收端处理接收到的数据时可以先对数据解扩一次，缩短了长码扩频时进移位寄存器的数据长度，避免了现有pmf-fft技术所需要的移位寄存器深度过大的问题，有效降低了系统的复杂度。
3，本发明在接收端ram单元和并行fft模块之间，添加了并行低通滤波器模块，对数据进行低通滤波，可以使进fft处理的数据正弦波更加平滑，与现有数据直接进fft的技术相比，可以对fft输出的模值判断更准确，进一步增加了成功捕获的概率。
附图说明
图1为本发明捕获装置的结构示意图；
图2为本发明捕获方法的实现流程框图。
具体实施方式
以下结合附图和具体实施例，对本发明作进一步详细说明。
参照图1，一种长码扩频同步头实时捕获的装置，包括fft模块、干扰抑制模块、ifft模块、移位寄存器、解扩模块、ram单元、顺序及符号调整模块、并行fft运算模块、并行低通滤波器模块、取模值及选择最大值模块、判断模块。
所述fft模块后依次连接有，干扰抑制模块，ifft模块，移位寄存器，解扩模快,ram单元，顺序及符号调整模块，并行fft运算模块，并行低通滤波器模块，取模值及选择最大值模块和判断模块。
fft模块的点数为1024点，将接收到的混杂了干扰和噪声的同步头数据进行1024点fft点变换将数据实时的从时域变换到频域；
干扰抑制模块，包括延时模块、取模值模块和判断置零模块，其中所述延时模块将fft的输出延时，取模值模块将fft的输出进行平方相加取模值，判断置零模块对取模值模块的输出进行判断，若超过给定干扰抑制门限1000，则判断置零模块将延时模块中对应频点位置的数据置零，否则不对延时模块的输出做处理，置零和不置零的数据合起来构成干扰抑制后的数据；
ifft模块点数为1024点，将干扰抑制后数据进行1024点ifft变换将数据实时的从频域变换到时域；
移位寄存器的深度为256，对ifft变换后的数据串行存储，直到寄存器存满后开始并行输出，实现了将ifft模块输出的串行数据变为并行数据的功能，因为要与256长的第二伪码pn2做相关，所以深度为256；
解扩模块负责对并行的ifft输出数据进行第一次解扩，解扩模块存储的本地伪码为256长的第二伪码pn2，通过将256长的第二伪码pn2和移位寄存器并行输出的256个数据相应位置的数据进行相关运算，得到一个个解扩之后的数据，并顺次输出；
ram的个数为64个，因为第一伪码pn1的长度为64，同时为了保证码相位的对齐，ram的深度为256，即和第二伪码pn2的长度相等。移位寄存器进一个样点，会有一个解扩值输出，从第一个ram的第一个地址开始顺次存储移位寄存器的输出，因为ram深度为第二伪码pn2的长度，所以第一个ram存满后第二个ram和第一个ram的相同地址里存放的数据即是同一码相位下的数据，其余ram同理，在所有ram存满后开始并行读取所有ram相同地址的数据；
顺序及符号调整模块对64个ram同地址输出的数据存入ram的顺序进行排序，因为ram存储时是循环存储的，有可能后进来的数据存放的地址比较靠前，所以需要确定哪一个数据是先进去的，调整之后才是正确的数据顺序，然后将数据和第一伪码pn1进行点乘，达到调整符号的目的；
并行低通滤波器对调整后的数据进行滤波处理，得到滤波后的数据，添加低通滤波器可以进一步滤除干扰，使正弦波更加平滑；
64点并行fft运算模块对滤波器的输出做并行fft，这里使用并行fft可以有效降低fft模块数据的输入时间，达到在较低速率下实现数据的实时fft变换；
取模值及选择最大值模块对fft的输出做平方相加得到模值，然后将模值中的最大值输出；
判断模块用来判断取模值及选择最大值模块输出的最大值是否大于给定门限8000，若是，则同步头捕获成功，否则没有捕获成功，继续下一次判断。
参照图2，一种抗窄带干扰长码扩频同步头实时捕获的方法，包括如下步骤：
步骤1)设定参数：
根据伪随机序列自相关的峰值比较尖锐的特性，在伪随机序列中选取长度为64的第一伪码pn1和长度为256的第二伪码pn2,设定移位寄存器深度为256，设定ram单元ram个数为64,单个ram深度为256，设定干扰抑制门限为1000，设定判断捕获门限为8000；
步骤2)发射端发射同步头数据：
发射端采用长度为64的第一伪码pn1对1进行扩频，然后用长度为256的第二伪码pn2，对经过pn1扩频的同步信息再次扩频，得到长度为16384的同步头数据，然后发射；
步骤3)串行fft运算模块对接收到的数据进行fft变换：
在接收端对接收到的混杂了干扰和噪声的同步头数据进行1024点fft变换，将数据实时从时域变换到频域，得到fft变换之后的数据；
步骤4)干扰抑制模块对fft变换后的数据进行干扰抑制：
干扰抑制模块里的延迟模块将fft变换后的数据延迟两个时钟，同时取模值模块对fft变换后的数据进行平方相加取模值运算，判断置零模块通过将取模值模块的输出和干扰抑制门限1000对比，若是大于门限，则将延迟模块的输出对应频点的数据置零，否则不对延迟模块的输出进行处理，置零和未置零的数据合起来构成干扰抑制之后的数据；
步骤5)串行ifft运算模块对干扰抑制后的数据进行ifft变换：
将干扰抑制后的数据做1024点ifft运算将数据实时从频域变换到时域，得到ifft变换之后的数据；
步骤6)移位寄存器对接收到的ifft变换后的数据进行并行输出：
移位寄存器对ifft变换后的数据做串行存储，直到存满，移位寄存器的深度为256，即存满256个数据后将256个数据并行输出，同时继续往寄存器里存入数据，每存入一个样点的数据则并行输出256个数据，得到并行输出的256个ifft变换后的数据，因为本发明利用了二次扩频技术，所以这里移位寄存器存储深度只要和第二伪码pn2的长度一样即可以，与现有技术相比有效降低了实现复杂度；
步骤7)解扩模块对并行输出的ifft变换后的数据进行解扩：
解扩模块将并行输出的256个ifft变换后的数据和本地预存的256长的第二伪码pn2对应位置的数据做相关运算，实现对数据的解扩，得到一个解扩后的数据，因为信息是连续不断的，所以这里会得到多个解扩之后的数据，将这些数据顺次输出；
步骤8)ram单元对解扩模块输出的数据顺次存储并并行输出：
步骤8a)ram单元总共有64个ram，每个ram的深度都为256，从第一个ram第一个地址开始按解扩模块输出顺序依次存储解扩模块的输出值，当第一个ram存满后，即存满256个值后，接着开始从第二个ram存储，直到64个ram全部存满，然后再从第一个ram的第一个地址开始重新存储，覆盖原有数据；
步骤8b)ram单元的64个ram，从地址1开始并行输出，即每次都从64个ram相同地址处取到一个数据输出，每次并行输出64个数据，直到256个地址按顺序全部取完后，再接着从地址1开始取值，因为ram得存储深度为256，个数为64，所以存储在每个ram相同地址的数据都是同意码相位下的数据，所以将相同地址的数据输出时可以保证取出来的数据是同一码相位下的数据，然后才能进行顺序和符号的调整；
步骤9)顺序及符号调整模块对ram并行输出的数据进行顺序和符号的调整：
顺序及符号调整模块模块，对从ram取出的64个数据进行排序，因为在存入ram时会出现比较靠前的地址存储的是后进来来的数据，所以这里要进行排序，确保数据的排序是按照存储顺序，实现对ram并行输出的数据的排序，并将排序后的数据和本地64长的第一伪码pn1来做点乘，得到64个符号调整之后的值，实现对排序后数据的符号调整，并输出；
步骤10)并行低通滤波器模块对符号调整之后的数据进行滤波：
并行低通滤波器模块对符号及顺序调整模块的输出做低通滤波，然后并行输出，这里添加一个低通滤波器过滤可以使进fft的数据正弦波更加平滑，使后续对fft的输出模值的判断更准确；
步骤11)并行fft模块对低通滤波之后的数据进行并行fft运算：
并行64点fft模块对低通滤波器的输出数据做并行fft，并行fft可以减少fft运算时间，与常用串行fft相比，可以在较低时钟速率下完成fft的输入和输出；
步骤12)取模值及选择最大值模块对fft运算之后的数据取模并选取最大模值：
取模值及选择最大值模块，将并行fft输出的64个值分别将虚部和实部平方相加得到模值，从得到的64个数据中取出最大的那一个，并将最大值输出。
步骤13)判断模块判断同步头是否捕获成功：
接收端判断模块模块，判断上一个模块得到的最大值是否大于预设门限8000，若是，则捕获成功，否则没有捕获成功，执行步骤(3)。