数据编译码方法和装置、OLT、ONU和PON系统与流程

本申请涉及光通信领域，并且更具体地，涉及一种pon系统中的数据编码和译码方法、数据编码和译码装置、光线路终端、光网络单元和pon系统。

背景技术：

无源光网络(passiveopticalnetwork，pon)技术是一种点到多点的光纤接入技术。pon系统可以包括光线路终端(opticallineterminal,olt)、光分配网络(opticaldistributionnetwork，odn)和至少一个光网络单元(opticalnetworkunit，onu)。olt与odn连接，odn与多个onu连接。

epon是一种采用无源光传输的技术，epon系统中引入了前向纠错编码(forwarderrorcorrection，fec)技术来提高系统的抗干扰能力。

fec是指信号在被传输之前预先对其按一定的方式进行处理，在接收端则按相应的算法进行解码以达到找出错码并纠错的目的。epon系统中的fec的基本工作原理是：在发送端被传输的信息数据的基础上附加上fec校验部分，这些校验部分与被校验的信息数据以某种规则互相关联(约束)，接收端按既定的规则检验信息数据与校验部分的关系，一旦传输中发生错误，就会破坏这种关系，从而接收端自动发现并纠正错误的码字。

而在上行传输中，onu向olt发送的上行突发信息数据的长度是多变的，在信息数据长度过短时，导致不足以生成一个完整的码字，目前，现有技术还不能很好的支持这种情况。

技术实现要素：

有鉴于此，本申请提供了一种pon系统中的数据编码和译码方法、数据编码和译码装置、预编码指示方法和装置、光线路终端、光网络单元和pon系统，旨在能够更好的支持长度过短的上行数据的传输。

第一方面，提供了一种pon系统中的数据编码方法，执行主体可以为pon系统中的onu，例如，onu向olt发送上行突发数据，onu先对突发数据进行编码，该编码方法在物理编码子层执行，根据接收的第一数据块的个数的不同，可以生成不同的码字结构。其中一种码字结构为缩短码，该方法包括：在物理编码子层接收s个第一数据块，每个第一数据块的长度为m比特；m*s小于一种前向纠错编码fec码型的fec净荷长度，可以生成缩短码。具体的，根据fec码型对s个第一数据块进行fec编码生成第一校验部分，fec净荷长度是m的整数倍；然后生成第一码字结构，第一码字结构包括第一净荷和第一非净荷部分，第一净荷包括s个第一数据块，第一净荷的长度小于fec净荷长度；第一非净荷部分包括第一校验部分和第一同步标志，第一净荷和第一非净荷部分的长度均是m的整数倍。采用该编码方式，该缩短码可以适用于输入各种个数的第一数据块的情况，均能够保证输入和输出的速率不变，实现简单，可以适用于各种长度的缩短码。

另一种码字结构为非缩短码，非缩短码又可以分为两种，对于第一种非缩短码，该方法包括：在物理编码子层接收q1个所述第一数据块，m*q1>fec净荷长度，对q1个第一数据块进行转码，生成q2个第二数据块，每个第二数据块的长度为n比特，n>m；每t个所述第一数据块转码为1个所述第二数据块，t>1，且q1＝t*fec净荷长度/n，q1＝t*q2；根据fec码型对q2个第二数据块进行fec编码生成第二校验部分；在物理编码子层生成第二码字结构，第二码字结构包括第二净荷和第二非净荷部分，第二净荷包括q2个第二数据块，第二净荷的长度等于fec净荷长度；第二非净荷部分包括第二校验部分和第二同步标志，第二非净荷部分的长度是m的整数倍。fec净荷长度也是m的整数倍。

对于第二种非缩短码，每个第三数据块由t*m比特的数据转码生成，t>1，每个第三数据块的长度为n比特，该方法包括：在物理编码子层接收q3个第一数据块，m*q3≥fec净荷长度，且q3<q1；在物理编码子层对q3个第一数据块进行扩展处理，使得扩展后的数据总长度等于q1*m；对扩展后的数据进行转码，生成q2个第三数据块；根据fec码型对q2个第三数据块进行fec编码生成第三校验部分；在物理编码子层生成第二码字结构，第二码字结构包括第三净荷和第三非净荷部分，第三净荷包括q2个第三数据块，第三净荷的长度等于fec净荷长度；第三非净荷部分包括第三校验部分和第三同步标志，第三非净荷部分的长度是m的整数倍。在输入的第一数据块的个数不能够生成缩短码，也不能够生成非缩短码时，可以采用扩展的方式，使得数据长度满足生成非缩短码的条件，进而生成上述第二码字结构，使得该编码方式可以进一步适用于所有情况(即无论第一数据块的数量为多少，均能够在以上三种编码方式中找到一种适用的编码方式)，从而保证了该fec码型不仅能够适用于上述各种长度的缩短码，还能够同时适用于非缩短码，提高了编码的灵活性。上述三种编码方式之间的结合，能够有效的保证编码的效率，最大化的提高带宽效率。

可以理解的是，对于非缩短码的两种情况，每种情况都可以单独作为一个独立的主题。

同步标志(包括上述第一同步标志、第二同步标志和第三同步标识)可以位于净荷(包括上述第一净荷、第二净荷和第三净荷)与校验部分(包括上述第一校验部分、第二校验部分和第三校验部分)之间，有利于在olt同步码字的过程中识别码字为缩短码还是非缩短码，能够进一步实现快速同步。

第一同步标志、第二同步标志和第三同步标识中的至少两个的长度相同。从而在识别缩短码和非缩短码时，可以采用相似的同步机制，更加便于同步，有利于实现快速同步。例如，可以三个同步标识的长度均相同。

第一同步标志、第二同步标志和第三同步标识中的至少两个的取值相同。从而在识别缩短码和非缩短码时，可以采用相同的同步机制，更加便于同步，更有利于实现快速同步。例如，可以三个同步标识的取值均相同。

第一校验部分、第二校验部分和第三校验部分中的至少两个的长度可以相同，从而在识别缩短码和非缩短码时，可以采用相同的同步机制，更加便于同步，更有利于实现快速同步。例如，可以三个校验部分的长度均相同。

第一净荷的长度等于s个第一数据块的长度之和，即第一净荷仅由s个第一数据块组成；第二净荷的长度等于q2个第二数据块的长度之和，即第二净荷仅由q2个第二数据块组成。第三净荷的长度等于q2个第三数据块的长度之和，即第三净荷仅由q2个第三数据块组成。

第一非净荷部分的长度大于或等于第一同步标志与第一校验部分的长度之和，第一非净荷部分中除了第一同步标志和第一校验部分之外，剩余的比特可以用于其他指示用途；第二非净荷部分的长度大于或等于第二同步标志与第二校验部分的长度之和，第二非净荷部分中除了第二同步标志和第二校验部分之外，剩余的比特可以用于其他指示用途。第三非净荷部分的长度大于或等于第三同步标志与第三校验部分的长度之和，第三非净荷部分中除了第三同步标志和第三校验部分之外，剩余的比特可以用于其他指示用途。

第一非净荷部分、第二非净荷部分和第三非净荷部分中的至少两个的长度相等，从而有利于快速同步。例如，三个非净荷部分的长度均相同。

m等于66或65，n等于129或257；或者，m等于129，n等于257。

fec码型为ldpc(19789,16962)、ldpc(20046,16962)、ldpc(20303,16962)、ldpc(20560,16962)中的任意一种。

第二方面，提供一种pon系统中的数据译码方法，执行主体可以为pon系统中的olt，由onu向olt发送上行突发数据，由olt译码，该译码方法由物理编码子层执行，在olt接收的码字为缩短码时，该方法包括：在物理编码子层接收第一码字结构，第一码字结构包括第一净荷和第一非净荷部分，第一非净荷部分包括第一校验部分和第一同步标志，第一净荷包括至少1个第一数据块，每个第一数据块的长度为m比特，第一净荷和第一非净荷部分的长度均是m的整数倍，一种前向纠错编码fec码型对应设有fec净荷长度，fec净荷长度是m的整数倍，第一净荷的长度小于fec净荷长度；在物理编码子层根据第一同步标志识别第一码字结构；在物理编码子层提取出第一净荷和第一校验部分；在物理编码子层根据fec码型和第一校验部分对第一净荷进行前向纠错译码。采用该译码方式，该缩短码可以适用于输入各种个数的第一数据块的情况，均能够保证输入和输出的速率不变，实现简单，可以适用于各种长度的缩短码。

在接收的码字为非缩短码时，该方法还包括：在物理编码子层接收第二码字结构，第二码字结构包括第二净荷和第二非净荷部分，第二非净荷部分包括第二校验部分和第二同步标志，第二净荷包括若干第二数据块，每个第二数据块的长度为n比特，且n>m，第二净荷的长度等于fec净荷长度，第二非净荷部分是m的整数倍；在物理编码子层根据第二同步标志识别第二码字结构；在物理编码子层提取出第二净荷和第二校验部分；在物理编码子层根据fec码型和第二校验部分对第二净荷进行前向纠错译码。fec净荷长度也是m的整数倍，从而保证了该fec码型不仅能够适用于上述缩短码，还能够同时适用于非缩短码，提高了译码的灵活性。

olt对接收到的码流进行同步，对于缩短码的同步过程，接收第一码字结构包括：在物理编码子层接收码流，码流包括突发定界符和第一码字结构，或者码流包括突发定界符、第一码字结构和第二码字结构；根据第一同步标志识别第一码字结构包括：在突发定界符之后或者第二校验部分之后，每间隔m个比特，在当前间隔位置识别一次是否存在第一同步标志，并统计当前识别次数或者统计当前间隔的总比特数；在每识别出存在第一同步标志后，若当前统计的识别次数与m之积小于fec净荷长度，或者若当前统计的总比特数小于fec净荷长度，则判定当前识别的码字为第一码字结构。采用该同步机制，可以使得olt侧可以识别各种长度的缩短码。

为了进一步提高对缩短码的识别的可靠性，在每识别出存在第一同步标志后，若当前统计的识别次数与m之积小于fec净荷长度，或者若当前统计的总比特数小于fec净荷长度，则间隔p个比特后识别是否存在结束符，其中，第一非净荷长度与第一同步标志的长度之差为p个比特；若存在结束符，则判定当前识别的码字为第一码字结构。若不存在结束符，则返回至识别出第一同步标志的位置，继续执行每间隔m个比特，在当前间隔位置识别一次是否存在第一同步标志，并统计当前识别次数或者统计当前间隔的总比特数。从而通过二次判定，来确定是否为缩短码，进一步提高了缩短码识别的可靠性。

对于非缩短码的同步过程，接收第二码字结构包括：在物理编码子层接收码流，码流包括突发定界符和第二码字结构，或者码流包括突发定界符、第一码字结构和第二码字结构；根据第二同步标志识别第二码字结构包括：在识别出突发定界符或者第二校验部分后，每间隔m个比特，在当前间隔位置识别一次是否存在第二同步标志，并统计当前识别次数或者统计当前间隔的总比特数；在每识别出第二同步标志后，若当前统计的识别次数与m之积等于fec净荷长度，或者若当前统计的总比特数等于fec净荷长度，则判定当前识别的码字为第二码字结构。采用该同步机制，可以使得olt侧可以进一步识别非缩短码。

在判定当前识别的码字为第二码字结构后，将当前统计的识别次数或者当前统计的总比特数清零，从而便于olt继续进行新一轮的识别；在当前识别的第二同步标志之后间隔p个比特后，继续识别第一码字结构或第二码字结构；其中，第一非净荷长度与第一同步标志的长度之差为p个比特。

第三方面，提供一种pon系统中的数据编码装置，该装置可以应用于onu中，向olt发送上行特发数据，该装置可以包括：接收模块，fec编码模块，生成模块，还可以包括转码模块。还可以包括扩展模块。

接收模块，用于接收s个第一数据块，每个第一数据块的长度为m比特，m*s小于一种前向纠错编码fec码型的fec净荷长度；

可以生成缩短码。fec编码模块根据fec码型对s个第一数据块进行fec编码生成第一校验部分，fec净荷长度是m的整数倍；然后生成模块生成第一码字结构，第一码字结构包括第一净荷和第一非净荷部分，第一净荷包括s个第一数据块，第一净荷的长度小于fec净荷长度；第一非净荷部分包括第一校验部分和第一同步标志，第一净荷和第一非净荷部分的长度均是m的整数倍。采用该编码方式，该缩短码可以适用于输入各种个数的第一数据块的情况，均能够保证输入和输出的速率不变，实现简单，可以适用于各种长度的缩短码。

还可以生成非缩短码。非缩短码也可以称为全码，或者满码。非缩短码可以分为两种情况，一种情况为，接收模块还用于接收q1个第一数据块，m*q1>fec净荷长度；转码模块对q1个第一数据块进行转码，生成q2个第二数据块，每个第二数据块的长度为n比特，n>m；每t个第一数据块转码为1个第二数据块，t>1，且q1＝t*fec净荷长度/n，q1＝t*q2；fec编码模块根据fec码型对q2个第二数据块进行fec编码生成第二校验部分；生成模块生成第二码字结构，第二码字结构包括第二净荷和第二非净荷部分，第二净荷包括q2个第二数据块，第二净荷的长度等于fec净荷长度；第二非净荷部分包括第二校验部分和第二同步标志，第二非净荷部分的长度是m的整数倍。fec净荷长度也是m的整数倍。可以适用于输入任意数量的第一数据块的情况，无论输入的第一数据块的个数为多少，均能够对应找到一种适用的编码方式，从而保证了该fec码型不仅能够适用于上述各种长度的缩短码，还能够同时适用于非缩短码，提高了编码的灵活性。

非缩短码另一种情况为，接收模块还用于接收q3个第一数据块，m*q3≥fec净荷长度，且q3<q1；扩展模块，用于对q3个第一数据块进行扩展处理，使得扩展后的数据总长度等于q1*m；转码模块还用于对扩展后的数据进行转码，生成q2个第三数据块；前向纠错编译码模块还用于根据fec码型对q2个第三数据块进行fec编码生成第三校验部分；生成模块还用于生成第二码字结构，第二码字结构包括第三净荷和第三非净荷部分，第三净荷包括q2个第三数据块，第三净荷的长度等于fec净荷长度；第三非净荷部分包括第三校验部分和第三同步标志，第三非净荷部分的长度是m的整数倍。在输入的第一数据块的个数不能够生成缩短码，也不能够生成非缩短码时，可以采用扩展的方式，使得数据长度满足生成非缩短码的条件，进而生成上述第二码字结构，使得该编码方式可以进一步适用于所有情况(即无论第一数据块的数量为多少，均能够在以上三种编码方式中找到一种适用的编码方式)，提高了编码的灵活性。上述三种编码方式之间的结合，能够有效的保证编码的效率，最大化的提高带宽效率。

第四方面，提供一种pon系统中的数据译码装置，在接收的为缩短码时，该装置包括：接收模块，用于接收第一码字结构，第一码字结构包括第一净荷和第一非净荷部分，第一非净荷部分包括第一校验部分和第一同步标志，第一净荷包括至少1个第一数据块，每个第一数据块的长度为m比特，第一净荷和第一非净荷部分的长度均是m的整数倍，一种前向纠错编码fec码型对应设有fec净荷长度，所fec净荷长度是m的整数倍，第一净荷的长度小于fec净荷长度；同步模块，用于根据第一同步标志识别第一码字结构；提取模块，用于提取出第一净荷和第一校验部分；前向纠错编译码模块，用于根据fec码型和第一校验部分对第一净荷进行前向纠错译码。采用该译码方式，该缩短码可以适用于输入各种个数的第一数据块的情况，均能够保证输入和输出的速率不变，实现简单，可以适用于各种长度的缩短码。

第五方面，提供一种onu。该onu可以包括处理模块，该处理模块可以为mac(mediaaccesscontrol，媒体接入控制)芯片，或者处理器，或者dsp(digitalsignalprocessor,数据信号处理器)等。该处理模块在物理编码子层接收s个第一数据块，每个第一数据块的长度为m比特，m*s小于一种前向纠错编码fec码型的fec净荷长度；fec净荷长度是m的整数倍；在物理编码子层根据fec码型对s个第一数据块进行fec编码生成第一校验部分；在物理编码子层生成第一码字结构，第一码字结构包括第一净荷和第一非净荷部分，第一净荷包括s个第一数据块，第一净荷的长度小于fec净荷长度；第一非净荷部分包括第一校验部分和第一同步标志，第一净荷和第一非净荷部分的长度均是m的整数倍。采用该编码方式，该缩短码可以适用于输入各种个数的第一数据块的情况，均能够保证输入和输出的速率不变，实现简单，可以适用于各种长度的缩短码。

第六方面，提供一种olt，该olt可以包括处理模块，该处理模块可以为mac(mediaaccesscontrol，媒体接入控制)芯片，或者处理器，或者dsp(digitalsignalprocessor,数据信号处理器)等。该处理模块在物理编码子层接收第一码字结构，第一码字结构包括第一净荷和第一非净荷部分，第一非净荷部分包括第一校验部分和第一同步标志，第一净荷包括至少1个第一数据块，每个第一数据块的长度为m比特，第一净荷和第一非净荷部分的长度均是m的整数倍，一种前向纠错编码fec码型对应设有fec净荷长度，fec净荷长度是m的整数倍，第一净荷的长度小于fec净荷长度；在物理编码子层根据第一同步标志识别第一码字结构；在物理编码子层提取出第一净荷和第一校验部分；在物理编码子层根据fec码型和第一校验部分对第一净荷进行前向纠错译码。采用该译码方式，该缩短码可以适用于输入各种个数的第一数据块的情况，均能够保证输入和输出的速率不变，实现简单，可以适用于各种长度的缩短码。

可以理解的是，上述各个方面之间的保护主题不同，但是具体实施细节可以相互参考，某些保护主题没有具体阐述实施细节，可以参考其他各个主题。

第七方面，提供一种onu，该onu包括上述第三方面的装置。

第八方面，提供一种olt，该olt包括上述第四方面的装置。

本申请的又一方面，提供一种码字结构，该码字结构为上述第一码字结构。

本申请的又一方面，提供一种码字结构，该码字结构为上述第二码字结构。

本申请的又一方面，提供一种码字结构，该码字结构为上述第三码字结构。

同步标志的具体细节、数据块的具体细节、fec码型的具体细节、码字结构的具体细节等均可以参照其他各个方面，在此不再赘述。

本申请的又一方面，提供一种mac芯片，该mac芯片包括上述第三或四方面的装置。

本申请的又一方面，提供一种pon系统，该系统包括上述第五方面的光线路终端和第六方面的光网络单元。

本申请的又一方面，提供了一种计算机可读存储介质，计算机可读存储介质中存储有上述第三或四方面的装置所用的计算机软件指令，或者存储有上述第五方面的onu所用的计算机软件指令，或者存储有上述第六方面的olt所用的计算机软件指令，当其在计算机上运行时，使得计算机执行上述各方面的方法。

附图说明

图1为依照本申请一实施例的pon系统的架构示意图；

图2为依照本申请一实施例的针对缩短码的数据编译码方法的示范性流程图；

图3为依照本申请一实施例的缩短码生成示意图；

图4为依照本申请一实施例的针对非缩短码的数据编译码方法的示范性流程图；

图5(a)为依照本申请一实施例的数据块转码的一示意图；

图5(b)为依照本申请一实施例的数据块转码的另一示意图；

图5(c)为依照本申请一实施例的数据块转码的又一示意图；

图5(d)为依照本申请一实施例的数据块转码的再一示意图；

图5(e)为依照本申请一实施例的数据块转码的再一示意图；

图5(f)为依照本申请一实施例的数据块转码的再一示意图；

图6为依照本申请一实施例的非缩短码的一生成示意图；

图7为依照本申请一实施例的针对非缩短码的数据编译码方法的另一示范性流程图；

图8为依照本申请一实施例的非缩短码的另一生成示意图；

图9为依照本申请一实施例的olt的同步机制的示范性流程图；

图10为依照本申请一实施例的onu的硬件结构示意图；

图11为依照本申请一实施例的olt的硬件结构示意图；

图12为依照本申请一实施例的数据编码装置一示范性功能模块示意图；

图13为依照本申请一实施例的数据译码装置一示范性功能模块示意图。

具体实施方式

为使得本申请的发明目的、特征、优点能够更加的明显和易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本申请一部分实施例，而非全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

本申请实施例的技术方案，可以应用于各种以太网无源光网络(ethernetpassiveopticalnetwork，epon)中，如epon，10gepon、单波25gepon、2×25gepon、单波50gepon、2×50gepon以及100gepon等。还可以用于各种吉比特无源光网络(gigabitpassiveopticalnetwork，gpon)中。

图1为适用本申请各个实施例的pon系统的架构示意图，如图1所示，pon系统100包括至少一个olt110、至少一个odn120和多个onu130。其中，olt110为pon系统100提供网络侧接口，onu130为pon系统100提供用户侧接口，与odn120相连。如果onu130直接提供用户端口功能，则称为光网络终端(opticalnetworkterminal，ont)。为了便于描述，下文所提到的onu130统指可以直接提供用户端口功能的ont和提供用户侧接口的onu。odn120是由光纤和无源分光器件组成的网络，用于连接olt110设备和onu130设备，用于分发或复用olt110和onu130之间的数据信号。

在该pon系统100中，从olt110到onu130的方向定义为下行方向，而从onu130到olt110的方向定义为上行方向。在下行方向，olt110采用时分复用(timedivisionmultiplexing，tdm)方式将下行数据广播给该olt110管理的多个onu130，各个onu130只接收携带自身标识的数据；而在上行方向，多个onu130采用时分多址(timedivisionmultipleaccess，tdma)的方式与olt110进行通信，每个onu130按照olt110为其分配的时域资源发送上行数据。采用上述机制，olt110发送的下行光信号为连续光信号，而onu130发送的上行光信号为突发光信号。

该olt110通常位于中心局(centraloffice，co)，可以统一管理至少一个onu130，并在onu130与上层网络之间传输数据。具体来说，该olt110可以充当onu130与上层网络(比如因特网、公共交换电话网络(publicswitchedtelephonenetwork，pstn)之间的媒介，将从上层网络接收到的数据转发到onu130，以及将从onu130接收到的数据转发到该上层网络。该olt110的具体结构配置可能会因该pon系统100的具体类型而异，比如，在一种实施例中，该olt110可以包括发射机和接收机，该发射机用于向onu130发送下行连续光信号，该接收机用于接收来自onu130的上行突发光信号，其中该下行光信号和上行光信号可以通过该odn120进行传输，但本申请实施例不限于此。

该onu130可以分布式地设置在用户侧位置(比如用户驻地)。该onu130可以为用于与olt110和用户进行通信的网络设备，具体而言，该onu130可以充当olt110与用户之间的媒介，例如，onu130可以将从该olt110接收到的数据转发到用户，以及将从该用户接收到的数据转发到olt110。

该odn120可以是一个数据分发网络，可以包括光纤、光耦合器、分光器或其他设备。在一个实施例中，该光纤、光耦合器、分光器或其他设备可以是无源光器件，具体来说，该光纤、光耦合器、分光器或其他设备可以是在olt110和onu130之间分发数据信号时不需要电源支持的器件。具体地说，以光分路器为例，该光分路器可以通过主干光纤连接到olt110，并分别通过多个分支光纤连接到多个onu130，从而实现olt110和onu130之间的点到多点连接。另外，在其他实施例中，该odn120还可以包括一个或多个处理设备，例如，光放大器或者中继设备。另外，odn120具体可以从olt110延伸到多个onu130，但也可以配置成其他任何点到多点的结构，本申请实施例不限于此。

下文所描述的本申请实施例的技术方案，可以是onu130进行fec编码生成码字结构，并将码字结构发送至olt110，由olt110对码字结构进行译码。

olt和onu可以包括处理模块，该处理模块可以为mac(mediaaccesscontrol，媒体接入控制)芯片，或者处理器，或者dsp(digitalsignalprocessor,数据信号处理器)等。由处理模块执行在物理编码子层(physicalcodingsublayer，pcs)的操作。以下以由mac芯片执行物理编码子层的操作为例。

以下实施例中，onu向olt发送的码字结构，可以分为非缩短码和缩短码。onu与olt采用的fec码型对应设有fec码字长度和fec净荷长度，表示采用该fec码型编码后的码字结构中，校验部分的长度等于fec码字长度减去fec净荷长度。fec码型可以为低密度奇偶校验编码(lowdensityparitycheckcode，ldpc)，例如，可以为ldpc(19789,16962)、ldpc(20046,16962)、ldpc(20303,16962)、ldpc(20560,16962)中的任意一种，fec码型并不限于以上列举的几种，也不限于ldpc码型。可以理解的是，fec码型也可以采用其他表达方式，能够指示出fec码字长度和fec净荷长度即可。

以onu与olt采用的fec码型为ldpc(20560,16962)为例，其中，该fec码型表示fec净荷长度为16962，fec码字长度为20560，表示对长度小于或等于16962比特的数据进行fec编码后，生成长度为20560-16962＝3598比特的校验数据。如果码字结构中的净荷长度等于fec净荷长度(16962比特)，且码字结构中的校验部分长度为fec码字长度与fec净荷长度之差(3598比特)，码字结构中的净荷和校验部分的总长度为fec码字长度20560比特，则该码字结构称为非缩短码。如果码字结构中的净荷长度小于fec净荷长度(16962比特)，且码字结构中的校验部分长度为fec码字长度与fec净荷长度之差(3598比特)，码字结构的总长度小于fec码字长度20560比特，则该码字结构称为缩短码。

物理编码子层接收输入的数据块(长度可以为66比特或65比特)，以接收的数据块长度为66比特为例。在本实施例中，输入的数据块指需要传输的数据内容。

在一个实施例中，在生成非缩短码时，长度为66比特的数据块可以先进行转码处理，例如，每2个长度为66比特的数据块可以转码为一个长度为129比特的数据块，或者，每4个长度为66比特的数据块可以转码为一个长度为257比特的数据块，然后对转码后的数据块进行fec编码，生成码字结构。以fec码型为ldpc(20560,16962)，且转码后的数据块长度为257比特为例，构成一个非缩短码所需的长度为257比特的数据块个数为16962/257＝66个，因此构成一个非缩短码所输入的长度为66比特的数据块个数为66*4＝264个。本申请中，以“*”表示乘号。在生成缩短码时，可以不对长度为66比特的数据块进行转码处理，直接根据长度为66比特的数据块进行fec编码，并生成缩短码。

在某一次上行传输中，onu向olt发送的66比特的数据块个数可能恰好等于264个，或者恰好等于264的整数倍，此时先进行转码处理，然后fec编码生成码字结构，onu向olt发送的码字结构均为非缩短码。

然而，onu向olt发送的66比特的数据块的个数还可能小于或等于256个，此时长度为66比特的数据块的总长度小于16962，此时可以不进行转码处理，直接根据66比特的数据块进行fec编码，生成1个缩短码，此时onu可以向olt发送一个缩短码；或者onu向olt发送的66比特的数据块的总个数大于264，但总个数除以264的余数小于或等于256个，此时onu向olt发送至少一个非缩短码和1个缩短码，例如，总个数为364个，则可以对其中264个66比特的数据块进行转码处理，进行fec编码后生成非缩短码，其余100个66b的数据块不进行转码，进行fec编码后生成缩短码，则onu可以向olt发送一个非缩短码和一个缩短码。

onu向olt发送的66比特的数据块的个数还可能等于257个，此时长度为66比特的数据块的总长度等于16962，一种实施方式为，先进行转码处理，然后对转码后的数据块进行扩展处理，使得扩展后的数据总长度等于16962，然后进行fec编码后生成一个非缩短码，onu可以向olt发送一个非缩短码；另一种实施方式为，不进行转码，直接对66b的数据块进行fec编码生成一个非缩短码，非缩短码的净荷为上述257个66比特的数据块，onu可以向olt发送一个非缩短码。或者，onu向olt发送的66比特的数据块的总个数大于264，但总个数除以264的余数等于257个，例如，总个数为521个，则可以对其中264个66比特的数据块进行转码处理，进行fec编码后生成非缩短码，其余257个66比特的数据块进行转码，然后进行扩展处理，再fec编码后生成非缩短码，则onu可以向olt发送2个非缩短码。可以理解的是，上述实施方式中，还可以先进行扩展处理(此时扩展后的总长度为66*264＝17424b)，再进行转码处理(转码后的数据长度为16962b)。

onu向olt发送的66比特的数据块的个数还可能大于257个且小于264个，或者，onu向olt发送的66比特的数据块的总个数大于264，但总个数除以264的余数大于257个且小于264个，可以先转码，再扩展处理，使得扩展后的数据总长度等于16962，然后fec编码生成非缩短码；或者，还可以先扩展处理，扩展后的总长度为66*264＝17424b，再进行转码处理，转码后的数据总长度等于16962b，然后再进行fec编码生成非缩短码。具体细节同上，在此不再赘述。

根据上述，一共有三种编码方式，缩短码包括一种编码方式，非缩短码具体分为两种编码方式，以下将结合附图分别对这三种编码方式具体描述。以下实施例中，第一码字结构指代缩短码。为了便于区分两种编码方式下的非缩短码，以下实施例将这两种编码方式下的非缩短码分别称为第二码字结构和第三码字结构。

如图2所示，以缩短码为例，提供一种数据编译码方法，包括步骤s200至s206，各个步骤的具体实施方式如下：

s200，onu在物理编码子层接收s个第一数据块，s为整数。每个第一数据块的长度为m比特。且s个第一数据块的总长度小于fec净荷长度，fec净荷长度是m的整数倍。

第一数据块可以为64b/66b或者64b/65b的数据块。

64b/66b的数据块是指该数据块总长度为66比特，其中含有64比特的数据，还有2比特的指示信息，用于指示该数据块内64比特的数据为数据信息还是控制信息。该2比特的指示信息可以位于数据块的头部或尾部。

同理，64b/65b的数据块是指该数据块总长度为65比特，其中含有64比特的数据，还有1比特的指示信息，用于指示该数据块内64比特的数据为数据信息还是控制信息。该1比特的指示信息可以位于数据块的头部或尾部。

第一数据块的长度也可以为其他长度，在此不做限定。

同理，以下实施例中所描述的128b/129b、256b/257b的数据块与上述类似，在此不再赘述。

s201，onu在物理编码子层根据fec码型对s个第一数据块进行fec编码生成第一校验部分；

本实施例中，s个第一数据块的总长度小于fec净荷长度，这s个第一数据块不足以构成非缩短码，可以构成缩短码。在fec编码前，可以不对这s个第一数据块进行转码，直接对这s个第一数据块进行fec编码，即可以直接将s个第一数据块透传给fec编码器。

在本实施例中，fec净荷长度是m的整数倍。

s202，onu在物理编码子层生成第一码字结构，第一码字结构包括第一净荷和第一非净荷部分。第一净荷包括s个第一数据块，第一净荷的长度小于fec净荷长度，其中，第一净荷可以仅包括s个第一数据块，或者，第一净荷还可以包括s个第一数据块和其他用途的部分(如预编码使能指示部分等)。第一非净荷部分包括第一校验部分和第一同步标志，第一非净荷部分是m的整数倍。其中，第一非净荷部分可以仅包括第一校验部分和第一同步标志，或者，第一非净荷部分还可以包括第一校验部分和第一同步标志，以及其他用途的部分(如预编码使能指示部分等)。

如图3所示，为本申请一实施例中的缩短码生成示意图。以fec码型为ldpc(20560,16962)为例。第一数据块为长度66b的数据块为例。假设s＝250，第一数据块的总长度为250*66＝16500b。由于输入的数据块总长度与输出的数据块总长度一致，因此还可以在输入的数据块后添加一些占位块。3598/66＝54.5，因此，可以添加55个66b的占位块，55*66-3598＝32b，码字结构中包括16500b的净荷，3598b的第一校验部分，剩余的32b可以全部用作同步标志，或者剩余的32b可以部分用作同步标志，其余用作其他用途(如预编码使能指示等)。另外，还可以添加56个或者更多数量的66b的占位块，码字结构中除了16500b的净荷和3598b的第一校验部分之外，剩余的比特可以用作同步标志或者其他用途。

对于其他fec码型，原理同上，在此不再赘述。

s203，olt在物理编码子层接收上述第一码字结构。

s204，olt在物理编码子层根据第一同步标志识别第一码字结构；

例如，olt可以预存同步序列，在接收的码字结构中遍历预存的同步序列，直至码字结构中的同步标志与预存的同步序列匹配，则识别完成。

s205，在物理编码子层提取出第一净荷和第一校验部分；

s206，在物理编码子层根据fec码型和第一校验部分对第一净荷进行前向纠错译码。

可以理解的是，这里的前向纠错译码与上述前向纠错编码相对应，可以采用同一种表达方式，如前向纠错译码方式为ldpc(19789,16962)、ldpc(20046,16962)、ldpc(20303,16962)、ldpc(20560,16962)中的任意一种。以ldpc(20560,16962)为例，olt使用3598比特的校验数据字段对净荷进行前向纠错译码。具体细节可以参照上述前向纠错编码的表述，在此不再赘述。

在本实施例中，第一码字结构为缩短码，缩短码中的第一净荷包括s个第一数据块，是m的整数倍，且第一非净荷部分也是m的整数倍。因此该缩短码可以适用于输入各种个数的第一数据块的情况，添加的占位块数目可以为恒定的，均能够保证输入和输出的速率不变，实现简单，可以适用于各种长度的缩短码。

如图4所示，以非缩短码的第一种编译码方式为例，该方法还包括步骤s300至s307，各个步骤的具体实施方式如下：

s300，onu在物理编码子层接收q1个第一数据块，且q1个第一数据块的总长度大于fec净荷长度；

s301，onu在物理编码子层将q1个第一数据块转码，生成q2个第二数据块，且q1>q2，每个第二数据块的长度为n比特，且n>m；

s302，onu在物理编码子层根据fec码型对q2个第二数据块进行fec编码生成第二校验部分；

s303，onu在物理编码子层生成第二码字结构，第二码字结构包括第二净荷和第二非净荷部分，第二净荷包括q2个第二数据块，第二净荷的长度等于fec净荷长度；第二非净荷部分包括第二校验部分和第二同步标志，第二非净荷部分是m的整数倍。

图4中的某些步骤的相关细节可以参照上述图2中的相关步骤的描述，在此不再赘述。

64b/66b的数据块转码为128b/129b的数据块如图5(a)至图5(d)所示，每2个64b/66b的数据块转码为一个128b/129b的数据块。

64b/66b的数据块分为两种类型，一种为携带数据信息的数据块，另一种为携带控制信息的数据块。以图5(a)至图5(d)为例，数据块中的2比特指示信息为“01”，表示该数据块的64比特为数据信息；数据块中的2比特指示信息为“10”，表示该数据块的64比特为控制信息。

图5(a)为2个携带数据信息的64b/66b的数据块转码为1个128b/129b的数据块。可以分别将2个64b/66b的数据块的2比特指示信息去除，并添加1比特的指示信息来转码后的数据块所携带的128比特的数据类型(包括数据信息和控制信息两种类型)。如图5(a)所示，db1(64)和db2(64)分别表示两个数据块中的64比特的数据信息。

图5(b)为2个携带控制信息的64b/66b的数据块转码为1个128b/129b的数据块。携带控制信息的64b/66b的数据块中包括4比特的s1(4)，可以将其中一个数据块中的4比特的s1(4)删除，并保留2个64b/66b的数据块的2比特指示信息，并另外添加1比特。转码后的129比特的数据块中各个信息的排布规则可以根据实际需要进行设置，实现互通。以图5(b)为例，将另外添加的1比特置于数据块头部，之后分别为2个64b/66b的数据块的2比特指示信息，然后为去除4比特的s1(4)的64b/66b的数据块中的控制信息，然后为未去除4比特的s1(4)的64b/66b的数据块中的控制信息。可以理解的是，也可以采用其他方式排布。

图5(c)为1个携带控制信息的64b/66b的数据块和1个携带数据信息的64b/66b的数据块转码为1个128b/129b的数据块。携带控制信息的64b/66b的数据块中包括4比特的s1(4)，可以将该数据块中的4比特的s1(4)删除，并保留2个64b/66b的数据块的2比特指示信息，并另外添加1比特。转码后的129比特的数据块中各个信息的排布规则可以根据实际需要进行设置，实现互通。以图5(c)为例，将另外添加的1比特置于数据块头部，之后分别为携带控制信息和携带数据信息的64b/66b的数据块的2比特指示信息，然后为去除4比特的s1(4)的64b/66b的数据块中的控制信息，然后为携带数据信息的64b/66b的数据块中的数据信息。可以理解的是，也可以采用其他方式排布。

图5(d)为1个携带数据信息的64b/66b的数据块和1个携带控制信息的64b/66b的数据块转码为1个128b/129b的数据块。与图5(c)不同的是，另外添加的1比特置于数据块头部，之后分别为携带数据信息和携带控制信息的64b/66b的数据块的2比特指示信息，然后为携带数据信息的64b/66b的数据块中的数据信息，然后为去除4比特的s1(4)的64b/66b的数据块中的控制信息。可以理解的是，也可以采用其他方式排布。

图5(e)为2个携带数据信息的64b/65b的数据块转码为1个128b/129b的数据块。可以分别将2个64b/65b的数据块的1比特指示信息去除，并添加1比特的指示信息来转码后的数据块所携带的128比特的数据类型(包括数据信息和控制信息两种类型)。如图5(e)所示，db1(64)和db2(64)分别表示两个数据块中的64比特的数据信息。

图5(f)为4个携带数据信息的64b/65b的数据块转码为1个256b/257b的数据块。可以分别将4个64b/65b的数据块的1比特指示信息去除，并添加1比特的指示信息来转码后的数据块所携带的256比特的数据类型(包括数据信息和控制信息两种类型)。如图5(f)所示，db1(64)、db2(64)、db3(64)、db4(64)分别表示四个数据块中的64比特的数据信息。

64b/66b的数据块转码为256b/257b的数据块时，每4个64b/66b的数据块转码为1个256b/257b的数据块，具体转码原理与上述类似，可以保留有效的数据信息和控制信息，去除指示信息或者s1(4)，也可以另外添加1比特或者更多的比特，总之转码后的数据块不丢失有效数据，且总比特数为256b即可。

64b/65b的数据块转码为128b/129b或256b/257b的数据块的具体实现方案，可以参照上述64b/66b的数据块的转码方案，在此不再赘述。

通过转码，可以有效地提高带宽效率。

如图6所示，为本申请一实施例中的非缩短码生成示意图。以fec码型为ldpc(20560,16962)为例。第一数据块为长度66b的数据块，转码后的第二数据块长度为257b为例。q1＝264，每4个第一数据块转码为1个第二数据块，转码后得到q2＝264/4＝66个第二数据块。由于257*66＝16962，恰好等于fec净荷长度，66个第二数据块构成净荷。对66个第二数据块fec编码后，生成3598b的第二校验部分。由于输入的数据块总长度与输出的数据块总长度一致，因此还可以在输入的数据块后添加一些占位块。20560/66＝311.5，因此，输入的66b的第一数据块与66b的占位块的数量之和至少为312个，以等于312为例，占位块的数量＝312-264＝48，312*66-16962-3598＝32b，码字结构中包括16962b的净荷，3598b的第二校验部分，剩余的32b可以全部用作同步标志，或者剩余的32b可以部分用作同步标志，其余用作其他用途(如预编码使能指示等)。另外，还可以添加49个或者更多数量的66b的占位块，码字结构中除了16962b的净荷和3598b的第二校验部分之外，剩余的比特可以用作同步标志或者其他用途。对于其他fec码型，原理同上，在此不再赘述。

s304，olt在物理编码子层接收上述第二码字结构。

s305，olt在物理编码子层根据第二同步标志识别第二码字结构；

例如，olt可以预存同步序列，在接收的码字结构中遍历预存的同步序列，直至码字结构中的同步标志与预存的同步序列匹配，则识别完成。

s306，在物理编码子层提取出第二净荷和第二校验部分；

s307，在物理编码子层根据fec码型和第二校验部分对第二净荷进行前向纠错译码。

具体细节可以参照上述缩短码的描述，在此不再赘述。

在本实施例中，第二码字结构为非缩短码，fec净荷长度也是m的整数倍，从而保证了该fec码型不仅能够适用于上述缩短码，还能够同时适用于非缩短码，提高了编码的灵活性。

在第一数据块的个数小于q1，且第一数据块的总长度大于或等于fec净荷长度时，也可以采用非缩短码的编码方式，如图7所示，为缩短码的第二种编译码方式，该方法还包括步骤s400至s408，各个步骤的具体实施方式如下：

s400，onu在物理编码子层接收q3个第一数据块，且q3<q1，且q3个第一数据块的总长度大于或等于fec净荷长度；

s401，onu在物理编码子层对q3个第一数据块进行扩展处理，使得扩展后的数据总长度等于q1*m；

以fec码型为ldpc(20560,16962)为例。第一数据块为长度66b的数据块为例。q3*66≥16962，即q3≥257，q1等于264，q3<264。

因此，扩展后的数据总长度等于264*66＝17424b。所扩展的数据长度为(q1-q3)*m。

s402，onu在物理编码子层对扩展后的数据进行转码，生成q2个第三数据块，每个第三数据块的长度为n比特，且n>m；

转码的具体细节可以参照上述实施例，在此不再赘述。

s403，onu在物理编码子层根据fec码型对q2个第三数据块进行fec编码生成第四校验部分；

s404，onu在物理编码子层生成第三码字结构，第三码字结构包括第三净荷和第三非净荷部分，第三净荷包括q2个第三数据块，第三净荷的长度等于fec净荷长度；第三非净荷部分包括第三校验部分和第三同步标志，第三非净荷部分是m的整数倍。

如图8所示，为本申请另一实施例中的非缩短码生成示意图。以fec码型为ldpc(20560,16962)为例。第一数据块为长度66b的数据块，第三数据块的长度以257b为例。q3以等于260为例。可以在第一数据块之后(或者之前，或者其他位置，olt与onu之间预先约定好即可)扩展264-260＝4个66b的数据块，使得扩展后的数据总长度为17424b。然后对17424b的数据进行转码，具体同上，在此不再赘述，转码后得到66个第三数据块。由于257*66＝16962，恰好等于fec净荷长度，66个第三数据块构成净荷。fec编码后，生成3598b的第三校验部分。由于输入的数据块总长度与输出的数据块总长度一致，因此还可以在输入的数据块后添加一些占位块。20560/66＝311.5，因此，输入的66b的第一数据块与66b的占位块的数量之和至少为312个，以等于312为例，占位块的数量＝312-264＝48，312*66-16962-3598＝32b，码字结构中包括16962b的净荷，3598b的第三校验部分，剩余的32b可以全部用作同步标志，或者剩余的32b可以部分用作同步标志，其余用作其他用途(如预编码使能指示等)。另外，还可以添加49个或者更多数量的66b的占位块，码字结构中除了16962b的净荷和3598b的第三校验部分之外，剩余的比特可以用作同步标志或者其他用途。对于其他fec码型，原理同上，在此不再赘述。

s405，olt在物理编码子层接收上述第三码字结构。

s406，olt在物理编码子层根据第三同步标志识别第三码字结构；

例如，olt可以预存同步序列，在接收的码字结构中遍历预存的同步序列，直至码字结构中的同步标志与预存的同步序列匹配，则识别完成。

s407，在物理编码子层提取出第三净荷和第三校验部分；

s408，在物理编码子层根据fec码型和第三校验部分对第三净荷进行前向纠错译码。

具体细节可以参照上述缩短码的描述，在此不再赘述。

在本实施例中，在输入的第一数据块的个数不能够生成缩短码，也不能够生成非缩短码时，可以采用扩展的方式，使得数据长度满足生成非缩短码的条件，进而生成上述第三码字结构，使得该编码方式可以进一步适用于所有情况(即无论第一数据块的数量为多少，均能够在以上三种编码方式中找到一种适用的编码方式)，提高了编码的灵活性。

可以理解的是，在q3个第一数据块的总长度等于fec净荷长度时，还可以不进行扩展处理，也不进行转码，直接根据q3个第一数据块生成第三校验部分，第三净荷包括q3个第一数据块。

可以理解的是，上述非缩短码的两种编译码方式，均可以分别作为独立的实施例来实施，也可以与上述缩短码之间相互结合的来实施。

同步标志(包括上述第一同步标志、第二同步标志和/或第三同步标志)可以紧跟在净荷(包括上述第一净荷、第二净荷和/或第三净荷)之后，或者位于净荷与校验部分(包括上述第一校验部分、第二校验部分和/或第三校验部分)之间，或者位于码字结构(包括上述第一码字结构、第二码字结构和/或第三码字结构)的头部，或者位于码字结构的尾部。同步标志也可以称为am(asyncmark)或者fec定界符。

以下实施例以同步标志位于净荷与校验部分之间为例描述，能够进一步实现快速同步。

在一实施例中，上述第一同步标志、第二同步标志、第三同步标志中的至少两个的长度相同。例如，第一同步标志、第二同步标志和第三同步标志的长度均相同。更加便于同步，有利于实现快速同步。可以理解的是，在其他实施例中，第一同步标志、第二同步标志、第三同步标志中的至少两个的长度也可以不相同。

在一实施例中，上述第一同步标志、第二同步标志、第三同步标志中的至少两个的取值相同。例如，第一同步标志、第二同步标志和第三同步标志的取值均相同。更加便于同步，有利于实现快速同步。可以理解的是，在其他实施例中，第一同步标志、第二同步标志、第三同步标志中的至少两个的取值也可以不相同。例如，第一同步标志、第二同步标志、第三同步标志的取值互不相同，从而在同步时便于区分当前识别的码字结构是上述哪一种码字结构。

在一实施例中，第一净荷的长度等于s个第一数据块的长度之和，即第一净荷仅由s个第一数据块组成，第二净荷的长度等于q2个第二数据块的长度之和，即第二净荷仅由q2个第二数据块组成。第三净荷的长度等于q2个第三数据块的长度之和，即第三净荷仅由q2个第三数据块组成。在其他实施例中，第一净荷的长度也可以大于s个第一数据块的长度，例如，可以为(s+1)*m，多出的一个66b的数据块可以用作其他指示用途。

在一实施例中，第一非净荷部分的长度大于或等于第一同步标志与第一校验部分的长度之和，第一非净荷部分中除了第一同步标志和第一校验部分之外，剩余的比特可以用于其他指示用途；第二非净荷部分的长度大于或等于第二同步标志与第二校验部分的长度之和，第二非净荷部分中除了第二同步标志和第二校验部分之外，剩余的比特可以用于其他指示用途；第三非净荷部分的长度大于或等于第三同步标志与第三校验部分的长度之和，第三非净荷部分中除了第三同步标志和第三校验部分之外，剩余的比特可以用于其他指示用途。

在一实施例中，第一非净荷部分的长度等于第二非净荷部分的长度，从而有利于快速同步。在一实施例中，第一非净荷部分、第二非净荷部分和第三非净荷部分的长度均相等，从而有利于快速同步。

对于每一次上行突发，onu发送码流，码流中包括上行突发结构，该上行突发结构的头部包括突发定界符(burstdelimeter)，尾部包括结束符，结束符也可以称为突发结束符(endofburst,eob)，或者tp(terminatingpattern)。该上行突发结构可以只包括1个第一码字结构，或者也可以包括至少1个第二码字结构和1个第一码字结构，或者也可以包括1个第三码字结构，或者也可以包括至少1个第二码字结构和1个第三码字结构。以下实施例，以上行突发结构中的各种码字结构均包括净荷、同步标志和检验部分为例，且同步标志位于净荷和校验部分之间为例描述。同步标志以32比特为例，非缩短码的净荷长度以16962b为例，校验部分的长度以3598b为例。并且上述三种码字结构的同步标志均相同。

对于缩短码，在上述步骤s204中，根据同步标志识别缩短码，识别的过程也可以理解为同步过程，具体的，olt的同步机制如图9所示：

s500，olt在物理编码子层接收码流，码流包括突发定界符和第一码字结构，或者码流包括突发定界符、第一码字结构和第二码字结构；

s203包括：s501，olt在突发定界符之后或者第二校验部分之后，每间隔m个比特，在当前间隔位置识别一次是否存在第一同步标志，并统计当前识别次数或者统计当前间隔的总比特数；

s204包括：s502，olt在每识别出存在第一同步标志后，若当前统计的识别次数与m之积小于fec净荷长度，或者若当前统计的总比特数小于fec净荷长度，则执行s503；

s503，判定当前识别的码字为第一码字结构。采用该同步机制，可以使得olt侧可以识别各种长度的缩短码。

以m等于66为例，在突发定界符之后或者第三检验部分之后，从0开始统计66b大小的数据块个数，并且每统计一次，则判断一下当前间隔位置的前32比特是否为同步标志，如果不是，则继续统计当前间隔位置的66b的数据块。例如，从0b到65b，统计1个66b的数据块，统计次数计为1；当前间隔位置为第66b，然后识别第66b至97b是否为同步标志，如果不是，则从66b到131b继续统计1个66b的数据块，统计次数计为2；当前间隔位置为第132b，然后识别第132b至163b是否为同步标志，如果不是，则继续从132b开始统计；如果第132b至163b为同步标志，则统计结束，统计次数为2，显然，2*66<16962，因此，当前识别的码字为第一码字结构，即缩短码。

统计当前间隔的总比特数的方案，与上述类似，在此不再赘述。可以理解的是，统计的当前间隔的总比特数等于当前统计次数与m之积。

为了进一步提高对缩短码的识别的可靠性，步骤s502具体包括：

在每识别出存在第一同步标志后，若当前统计的识别次数与m之积小于fec净荷长度，或者若当前统计的总比特数小于fec净荷长度，则间隔p个比特后识别是否存在结束符，可以理解的是，间隔位置为同步标志之后的位置，其中，第一非净荷长度与第一同步标志的长度之差为p个比特；以第一码字结构仅包括第净荷、第一同步标志和第一校验部分为例，则第一校验部分的长度为p个比特，即为3598比特。

若存在结束符，则判定当前识别的码字为第一码字结构。若不存在结束符，则返回间隔p个比特之前的位置，继续执行每间隔m个比特，在当前间隔位置识别一次是否存在第一同步标志，并统计当前识别次数或者统计当前间隔的总比特数。

以上述例子为例，如果第132b至163b为同步标志，则从第164b开始间隔3598个比特，即从164b至3761b(即第一校验部分)之后，判断以3762b开始的比特位是否为结束符，假设结束符的长度为30比特，则判断3762b至3791b是否为结束符。如果是结束符，则判定当前识别的码字为第一码字结构。如果不是结束符，则第132b至163b不为同步标志，之前的判断有误，则继续从第132b至197b统计1个66b的数据块，统计次数加1，即当前统计次数刷新为3；当前间隔位置为198b，继续进行识别。

对于非缩短码，olt的同步机制如图9所示，

码流包括突发定界符和第二码字结构，或者码流包括突发定界符、第一码字结构和第二码字结构；

olt在识别出突发定界符或者第二校验部分后，每间隔m个比特，在当前间隔位置识别一次是否存在第二同步标志，并统计当前识别次数或者统计当前间隔的总比特数；

该方法还包括：s504，olt在每识别出第二同步标志后，若当前统计的识别次数与m之积等于fec净荷长度，或者若当前统计的总比特数等于fec净荷长度，则判定当前识别的码字为第二码字结构。

以m等于66为例，在突发定界符之后或者第三检验部分之后，从0开始统计66b大小的数据块个数，具体统计细节见上述实施例，在此不再赘述。在统计次数达到257次时，当前间隔位置为16963b，判断第16963b至16994b是否为同步标志，在是同步标志时，当前识别次数与66之积为16962b，等于fec净荷长度，则当前识别的码字为第二码字结构，则可以将当前统计次数或者当前统计的总比特数清零。在16995b开始间隔3598个比特，即第16995b至20592b为第二校验部分。从20593b开始继续进行新一轮的识别。

第三码字结构也为非缩短码，具体识别过程同第二码字结构，在此不再赘述。

可以理解的是，第三码字结构的同步标志可以与第二码字结构的同步标志不相同，从而便于将第三码字结构与第二码字结构区分开。

该方法还包括：s505，olt在判定当前识别的码字为第二码字结构或第一码字结构或第三码字结构后，将当前统计的识别次数或者当前统计的总比特数清零；

在当前识别的第二同步标志之后间隔p个比特后，继续识别第一码字结构或第二码字结构；其中，第一非净荷长度与第一同步标志的长度之差为p个比特。

本申请还提供一种onu130。

如图10所示，该onu包括处理器610、存储器620、媒体访问控制(mediumaccesscontrol，mac)芯片630、收发器640和波分复用器650。

处理器610可以采用通用的中央处理器(centralprocessingunit，cpu)，微处理器，应用专用集成电路asic，或者至少一个集成电路，用于执行相关程序，以实现本申请实施例所提供的技术方案。

存储器620可以是只读存储器(readonlymemory，rom)，静态存储设备，动态存储设备或者随机存取存储器(randomaccessmemory，ram)。存储器620可以存储操作系统和其他应用程序。在通过软件或者固件来实现本申请实施例提供的技术方案时，用于实现本申请实施例提供的技术方案的程序代码保存在存储器620中，并由处理器610来执行。

在一实施例中，处理器610内部可以包括存储器620。在另一实施例中，处理器610和存储器620是两个独立的结构。

在一实施例中，处理器610和mac芯片630可以是两个独立的结构。在另一实施例中，处理器610中可以包括mac芯片630。mac芯片630可以包括物理编码子层和mac控制子层。

收发器640可以包括光发射器和/或光接收器。光发射器可以用于发送光信号，光接收器可以用于接收光信号。光发射器可以通过发光器件，例如气体激光器、固体激光器、液体激光器、半导体激光器、直调激光器等实现。光接收器可以通过光检测器，例如光电检波器或者光电二极管(如雪崩二极管)等实现。收发器640还可以包括数模转换器和模数转换器。

波分复用器650与收发器640相连，当网络设备发送光信号时，波分复用器充当复用器。当网络设备接收光信号时，波分复用器充当解复用器。波分复用器也可以称为光耦合器。

mac芯片630或处理器610可以执行物理编码子层的步骤。

从上述实施例可以看出，onu的mac芯片630用于执行步骤s200，s201，s202，s300，s301，s302，s303，s400，s401，s402，s403和s404。

处理器610、mac芯片630在物理编码子层执行上述步骤时的更多细节可以参照上述方法各个实施例及附图的相关描述，此处不再赘述。

本申请实施例同样具有上述各个方法实施例中所描述的各种有益效果，在此不再赘述。

本申请还提供一种olt110。

如图11所示，该olt包括处理器710、存储器720、媒体访问控制(mediumaccesscontrol，mac)芯片730、收发器740和波分复用器750。

处理器710可以采用通用的中央处理器(centralprocessingunit，cpu)，微处理器，应用专用集成电路asic，或者至少一个集成电路，用于执行相关程序，以实现本申请实施例所提供的技术方案。

存储器720可以是只读存储器(readonlymemory，rom)，静态存储设备，动态存储设备或者随机存取存储器(randomaccessmemory，ram)。存储器720可以存储操作系统和其他应用程序。在通过软件或者固件来实现本申请实施例提供的技术方案时，用于实现本申请实施例提供的技术方案的程序代码保存在存储器720中，并由处理器710来执行。

在一实施例中，处理器710内部可以包括存储器720。在另一实施例中，处理器710和存储器720是两个独立的结构。

在一实施例中，处理器710和mac芯片730可以是两个独立的结构。在另一实施例中，处理器710中可以包括mac芯片730。mac芯片730可以包括物理编码子层和mac控制子层。

收发器740可以包括光发射器和/或光接收器。光发射器可以用于发送光信号，光接收器可以用于接收光信号。光发射器可以通过发光器件，例如气体激光器、固体激光器、液体激光器、半导体激光器、直调激光器等实现。光接收器可以通过光检测器，例如光电检波器或者光电二极管(如雪崩二极管)等实现。收发器740还可以包括数模转换器和模数转换器。

波分复用器750与收发器740相连，当网络设备发送光信号时，波分复用器充当复用器。当网络设备接收光信号时，波分复用器充当解复用器。波分复用器也可以称为光耦合器。

mac芯片730或处理器710可以执行物理编码子层的步骤。

从上述实施例可以看出，olt的mac芯片730用于执行步骤s203，s204，s205，s206，s304，s305，s306，s307，s405，s406，s407，s408，以及步骤s500，s501，s502，s503，s504和s505。

处理器710、mac芯片730在物理编码子层执行上述步骤时的更多细节可以参照上述方法各个实施例及附图的相关描述，此处不再赘述。

本申请实施例同样具有上述各个方法实施例中所描述的各种有益效果，在此不再赘述。

本申请还提供一种pon系统中的数据编码装置，该装置可以集成在上述实施例onu中，例如，可以集成在onu的mac芯片中，或者集成在处理器中，或者集成在dsp芯片中。如图12所示，该装置包括：接收模块810，前向纠错编译码模块820和生成模块830。

从上述实施例可以看出，接收模块810用于执行步骤s200，s300，s400，前向纠错编码模块820用于执行步骤s140，s201，s302，s403，生成模块830用于执行步骤s202，s303，s404。

该装置还包括转码模块840，转码模块840用于执行步骤s301，s402.

该装置还包括扩展模块850，扩展模块850用于执行步骤s401.

该装置各个模块执行上述步骤时的更多细节可以参照上述方法各个实施例及附图的相关描述，此处不再赘述。

本申请实施例同样具有上述各个方法实施例中所描述的各种有益效果，在此不再赘述。

本申请还提供一种pon系统中的数据译码装置，该装置可以集成在上述实施例olt中，例如，可以集成在olt的mac芯片中，或者集成在处理器中，或者集成在dsp芯片中。如图13所示，该装置包括：接收模块910，同步模块920，提取模块930，前向纠错译码模块940。

从上述实施例可以看出，接收模块910用于执行步骤s203，s304，s405，s500，同步模块920用于执行步骤s204，s305，s406，s501，s502，s503，s504，s505，提取模块930用于执行步骤s205，s306，s407，前向纠错译码模块940用于执行步骤s206，s307，s408。

该装置各个模块执行上述步骤时的更多细节可以参照上述方法各个实施例及附图的相关描述，此处不再赘述。

本申请实施例同样具有上述各个方法实施例中所描述的各种有益效果，在此不再赘述。

本申请还提供一种光线路终端，该光线路终端包括上述任一实施例的数据编码装置，或者该光线路终端包括上述任一实施例的数据译码装置。

本申请还提供一种光网络单元，该光网络单元包括上述任一实施例的数据编码装置，或者该光网络单元包括上述任一实施例的数据译码装置。

本申请还提供一种pon系统，该系统包括上述的光线路终端和的光网络单元。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时，全部或部分地产生按照本申请实施例的流程或功能。计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(dsl))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，dvd)、或者半导体介质(例如固态硬盘solidstatedisk(ssd))等。

综上，以上仅为本申请的实施例而已，并非用于限定本申请的保护范围。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。