适用于大面阵CMOS图像传感器的驱动增强型像素结构的制作方法

本发明涉及集成电路技术领域，特别是涉及一种适用于大面阵cmos图像传感器的驱动增强型像素结构。

背景技术：

在cmos图像传感器领域，像素阵列越大，分辨率越高，拍摄得到的照片效果越好，图像越细腻。随着航空航天以及军事工业的发展，cmos图像传感器逐渐被应用到遥感相机、星敏感器等空间探测领域，对高分辨率的图像传感器的需要也愈发紧迫，像素体量逐步向亿级发展。

如图1所示，对于大面阵cmos图像传感器，源极跟随器(sourcefollower，sf)的输出线非常长，伴随很大的寄生电阻和寄生电容效应，当浮动扩散(floatingdiffusion，fd)节点的电压变化时，反映到列总线输出节点的电压就会产生很大延迟，严重影响传感器帧率的提升。

即大面阵cmos图像传感器中，由于列总线比较长，甚至可以达到180mm，寄生电容比较大，会使列总线输出节点的电压经过很长时间的延迟才能稳定。

现阶段采用的方法主要是减小金属线宽度以及尽量在高层进行金属走线来减少寄生效应，但是对于可用金属层较少的像素阵列，其效果很有限。

技术实现要素：

本发明的目的是针对现有技术中存在的技术缺陷，而提供一种适用于大面阵cmos图像传感器的驱动增强型像素结构，是一种可以实现sf复用的驱动增强型像素结构，可以缩短列总线信号输出的延迟时间，使输出电压快速稳定，提高帧频。

为实现本发明的目的所采用的技术方案是：

一种适用于大面阵cmos图像传感器的驱动增强型像素结构，包括n型mos管m1-m7，mos管m1为像素传输管，mos管m2为fd节点的复位管，mos管m6为源级跟随器，mos管m7为像素选通管，mos管m3-m5为开关管，mos管m1的源端接光电二极管，漏端接fd节点，mos管m2的源端接fd节点，漏端接电源电压vdd，mos管m3的源端接fd节点，漏端接mos管m4的源端和mos管m6的栅极，mos管m4的漏端接入节点a，mos管m6的漏端接电源vdd，源端接mos管m7的漏端，mos管m7的源端接节点b，mos管m5的漏源端分别接入节点a，节点b。

与现有技术相比，本发明的有益效果是：

本发明提出的驱动增强型像素结构，在传统4t像素结构的基础上，加入三个开关管m3-m5，可以实现像素sf复用，多级sf的列总线电路结构，可以分段驱动寄生电容，有效减小寄生效应的影响。

附图说明

图1传统4t像素结构的列总线寄生效应示意图。

图2本发明提供的可实现sf复用的驱动增强型像素结构图。

图3本发明提供的像素阵列的实施示意图。

图4本发明提供的二级sf驱动的像素配置图。

图5传统4t像素结构与本发明的二级sf驱动的寄生效应对比示意图。

具体实施方式

以下结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本发明在传统4t像素结构基础上实现，可以将非工作状态像素变为中继sf，实现像素sf复用，将过长的列总线截为多段，分段驱动，可以有效减小列总线寄生电容对信号传输延时的影响。

如图所示，本发明的适用于大面阵cmos图像传感器的驱动增强型像素结构包括：n型mos管m1-m7，m1为像素传输管，m2为fd节点的复位管，m6为源级跟随器(sourcefollower，sf)，m7为像素选通管，m3-m5为开关管，m1的源端接光电二极管ppd，漏端接fd节点，m2的源端接fd节点，漏端接电源电压vdd，m3的源端接fd节点，漏端接m4的源端和m6的栅极，m4的漏端接入节点a，m6的漏端接电源vdd，源端接m7的漏端，m7的源端接节点b，m5的漏源端分别接入节点a，b。

所述的节点a，b为相邻上下行像素的连接点，即此像素的节点a接上一行像素的节点b，此像素的节点b接下一行像素的节点a。

如图3所示，像素阵列下面的2n个像素行，当读出第2n行像素的信号时，其开关管m3，m5闭合，开关管m4断开，等效为传统4t像素结构；可视实际情况选取第1至(2n-1)行中多行非工作状态像素置为中继sf模式，开关管m3，m5断开，开关管m4闭合。该结构中，由于在列总线上加入多级sf，可以实现列总线的分段驱动，有效节省充电时间。

图4所示为两级sf驱动的像素配置图，开关管m3-m5用开关表示。当读出第2n行像素的信号时，其开关管m3，m5闭合，开关管m4断开，等效为传统4t像素结构；第n行像素的开关管m3，m5断开，开关管m4闭合，只有sf管和选通管接入电路，等效为中继sf。该结构中，由于加入第二级源级跟随器，相当于将原本完整的列总线w截为较短的两截列总线w1和w2，当第2n行像素的fd节点电压变化时，其sf将fd节点的电压通过金属线w1传递到第n行像素的节点a，由中继sf将信号通过另一段金属线w2传递到输出节点。第2n行像素的sf驱动信号线w1，第n行像素的sf驱动信号线w2。

由于w1和w2的长度基本上为金属线w长度的一半，其寄生电容和寄生电阻远小于金属线w，如图5所示，根据rc电路充电原理，当充电时间达到3rtotalctotal-5rtotalctotal时，充电基本完成，粗略计算如下。

1.传统列总线方案信号延时：

t＝5rtotalctotal＝5×2r×2c＝20rc

2.二级驱动方案信号延时：

t＝5r1c1+5r2c2＝5×r×c+5×r×c＝10rc

从上面的计算可以看出，分段驱动方案可以有效节省充电时间。

本发明提出的一种适用于大面阵cmos图像传感器的驱动增强型像素结构，采用上述配置，可以通过多级sf驱动有效减小列总线寄生效应的影响，使得列总线输出节点的电压能更快稳定，增大传感器帧频的提升空间。

以上所述仅是本发明的优选实施方式，应当指出的是，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

技术特征：

技术总结
本发明公开适用于大面阵CMOS图像传感器的驱动增强型像素结构，包括N型MOS管M1‑M7，M1为像素传输管，M2为FD节点的复位管，M6为源级跟随器，M7为像素选通管，M3‑M5为开关管,M1的源端接光电二极管，漏端接FD节点，M2的源端接FD节点，漏端接电源电压VDD，M3的源端接FD节点，漏端接M4的源端和M6的栅极，M6的漏端接电源VDD，源端接M7的漏端，M7的源端接节点B，M5的漏源端分别接节点A，节点B，M4的漏端接节点A。本发明可以实现像素SF复用，多级SF的列总线电路结构，可以分段驱动寄生电容，有效减小寄生效应的影响。

技术研发人员：高静;张德志;聂凯明;徐江涛;史再峰
受保护的技术使用者：天津大学
技术研发日：2018.12.19
技术公布日：2019.05.21