信号的处理方法及装置与流程

本发明涉及通信领域，具体而言，涉及一种信号的处理方法及装置。

背景技术：

在超高频系统中，邻信道功率泄漏是衡量读写器射频性能的一项重要指标，该指标表明工作信号本信道的发射功率与其落到邻信道功率的比值。而工作信号的频谱特性是受基带信号的频谱特性所影响，也就是说，可以通过调整基带信号的频谱特性达到控制工作信号频谱特性的目的。

目前，通常所使用的方法是在fpga(fieldprogrammablegatearray，现场可编程门阵列)中实现一个数字的低通滤波器，来限制基带信号的带宽，进而限制工作信号的频谱带宽。但是由于fpga内部资源的限制，该数字滤波器的阶数通常无法做到很高，这样就导致滤波器的阻带衰减比较缓慢，还是会有部分频率的信号滤除不彻底，导致邻信道功率泄漏指标恶化，并且fpga进行滤波处理还会导致信号的延时。

技术实现要素：

本发明实施例提供了一种信号的处理方法及装置，以至少解决相关技术中在fpga中实现的数字低通滤波器来限制基带信号带宽的方式，存在同等资源下信号滤除不彻底，导致邻信道功率泄漏指标恶化的问题。

根据本发明的一个实施例，提供了一种信号的处理方法，包括：通过现场可编程逻辑门阵列fpga模块获取到与目标数据对应的基带码元的第一波形数据和前导码的第二波形数据，其中，所述第一波形数据是对所述基带码元进行低通滤波和拟合后得到的波形数据，所述第二波形数据是对所述前导码进行低通滤波和拟合后得到的波形数据；将所述fpga模块的输出信号进行数模转换，得到模拟信号，其中，所述输出信号为按照所述目标数据所指示的顺序将所述第一波形数据和所述第二波形数据进行输出得到的信号；通过第一低通滤波器对所述模拟信号进行滤波，得到与所述目标数据对应的基带信号。

可选地，通过所述fpga模块获取到与所述目标数据对应的所述基带码元的所述第一波形数据和所述前导码的所述第二波形数据包括：通过fpga模块获取到所述前导码的所述第二波形数据；以所述基带码元的长度为单位，通过所述fpga模块获取到所述目标数据所指示的所述基带码元的所述第一波形数据；通过fpga模块依次将获取到的所述第二波形数据和所述第一波形数据输出。

可选地，通过所述fpga模块获取到与所述目标数据对应的所述基带码元的所述第一波形数据和所述前导码的所述第二波形数据包括：通过所述fpga模块从波形数据文件中，读取到所述第一波形数据和所述第二波形数据，其中，所述波形数据文件中预先存储有所述第一波形数据和所述第二波形数据。

可选地，在通过所述fpga模块获取到与所述目标数据对应的所述基带码元的所述第一波形数据和所述前导码的所述第二波形数据之前，所述方法还包括：使用第二低通滤波器对第一预定个数的所述基带码元进行滤波处理，得到第一预定个数的第一中间波形数据；使用第三低通滤波器对所述前导码进行滤波处理，得到第二中间波形数据；采用多项式插值的方式对第一预定个数的所述第一中间波形数据和所述第二中间波形数据进行拟合，得到第一预定个数的所述第一波形数据和所述第二波形数据。

可选地，使用所述第二低通滤波器对第一预定个数的所述基带码元进行处理，得到第一预定个数的所述第一中间波形数据包括：将第一预定个数的所述基带码元按照排列组合的方式进行两两编码，得到的第二预定个数的编码数据；使用所述第二低通滤波器对第二预定个数的所述编码数据进行滤波，并进行归一化处理，得到第二预定个数的归一化数据；分别从第二预定个数的所述归一化数据中提取出与各基带码元对应、且满足阈值条件的第一目标个数的第一待选波形数据，其中，所述阈值条件为波形数据的起始点幅值和终点幅值与所述波形数据的幅值中点的差值在目标阈值范围以内；分别从第一目标个数的所述第一待选波形数据，选取出重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为与各基带码元对应的所述第一中间波形数据。

可选地，采用多项式插值的方式对第一预定个数的所述第一中间波形数据和所述第二中间波形数据进行拟合，得到第一预定个数的所述第一波形数据和所述第二波形数据包括：将第一预定个数的所述第一中间波形数据进行两个拼接，得到第二预定个数的第一拼接数据；将所述第二中间波形数据拼接在各第一拼接数据之前，得到第二预定个数的第二拼接数据；采用所述多项式插值的方式分别对第二预定个数的所述第二拼接数据进行拟合，得到第二预定个数的拟合数据；从第二预定个数的所述拟合数据中提取出与各基带码元对应的第二目标个数的第二待选波形数据；从第二目标个数的所述第二待选波形数据中，选取出重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为与各基带码元对应的所述第一波形数据；从第二预定个数的所述拟合数据中提取出与所述前导码对应的第二预定个数的第三待选波形数据；从第二预定个数的所述第三待选波形数据中，选取重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为所述第二波形数据。

可选地，在通过所述第一低通滤波器对所述模拟信号进行滤波，得到与所述目标数据对应的所述基带信号之后，所述方法还包括：使用具有目标频率的载波对所述基带信号进行调制，得到调制信号；通过目标信道进行发送得到的所述调制信号。

根据本发明的另一个实施例，提供了一种信号的处理装置，包括：现场可编程逻辑门阵列fpga模块、数字模拟d/a转换器和第一低通滤波器，其中，所述fpga模块，与所述d/a转换器相连，用于获取到与目标数据对应的基带码元的第一波形数据和前导码的第二波形数据，其中，所述第一波形数据是对所述基带码元进行低通滤波和拟合后得到的波形数据，所述第二波形数据是对所述前导码进行低通滤波和拟合后得到的波形数据；所述d/a转换器，与所述fpga模块和所述d/a转换器相连，用于将所述fpga模块的输出信号进行数模转换，得到模拟信号，其中，所述输出信号为按照所述目标数据所指示的顺序将所述第一波形数据和所述第二波形数据进行输出得到的信号；所述第一低通滤波器，与所述d/a转换器相连，用于对所述模拟信号进行滤波，得到与所述目标数据对应的基带信号。

可选地，所述fpga模块，还用于获取到所述前导码的所述第二波形数据，以及所述目标数据所指示的所述基带码元的所述第一波形数据，依次将获取到的所述第二波形数据和所述第一波形数据输出。

可选地，所述装置还包括：波形数据存储模块，其中，所述波形数据存储模块，与所述fpga模块相连，用于存储与所述基带码元的第一波形数据和所述前导码的第二波形数据；所述fpga模块，还与所述波形数据存储模块相连，还用于从所述波形数据存储模块中，获取到所述第一波形数据和所述第二波形数据。

可选地，所述装置还包括：第一滤波模块，与拟合模块相连，用于使用第二低通滤波器对第一预定个数的所述基带码元进行滤波处理，得到第一预定个数的第一中间波形数据；第二滤波模块，与所述拟合模块相连，用于使用第三低通滤波器对所述前导码进行滤波处理，得到第二中间波形数据；所述拟合模块，与所述第一滤波模块和所述第二滤波模块相连，用于采用多项式插值的方式对第一预定个数的所述第一中间波形数据和所述第二中间波形数据进行拟合，得到第一预定个数的所述第一波形数据和所述第二波形数据。

可选地，所述第一滤波模块包括：编码单元，与滤波单元相连，用于将第一预定个数的所述基带码元按照排列组合的方式进行两两编码，得到的第二预定个数的编码数据；所述滤波单元，与所述编码单元和第一提取单元相连，用于使用所述第二低通滤波器对第二预定个数的所述编码数据进行滤波，并进行归一化处理，得到第二预定个数的归一化数据；所述第一提取单元，与所述滤波单元和第一选取单元相连，用于分别从第二预定个数的所述归一化数据中提取出与各基带码元对应、且满足阈值条件的第一目标个数的第一待选波形数据，其中，所述阈值条件为波形数据的起始点幅值和终点幅值与所述波形数据的幅值中点的差值在目标阈值范围以内；所述第一选取单元，与所述第一提取单元相连，用于分别从第一目标个数的所述第一待选波形数据，选取出重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为与各基带码元对应的所述第一中间波形数据。

可选地，所述拟合模块包括：第一拼接单元，与第二拼接单元相连，用于将第一预定个数的所述第一中间波形数据进行两个拼接，得到第二预定个数的第一拼接数据；所述第二拼接单元，与所述第一拼接单元和拟合单元相连，用于将所述第二中间波形数据拼接在各第一拼接数据之前，得到第二预定个数的第二拼接数据；所述拟合单元，与所述第二拼接单元和第二提取单元相连，用于采用所述多项式插值的方式分别对第二预定个数的所述第二拼接数据进行拟合，得到第二预定个数的拟合数据；第二提取单元，与所述拟合单元和第二选取单元相连，用于从第二预定个数的所述拟合数据中提取出与各基带码元对应的第二目标个数的第二待选波形数据；所述第二选取单元，与所述第二提取单元相连，用于从第二目标个数的所述第二待选波形数据中，选取出重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为与各基带码元对应的所述第一波形数据；第三提取单元，与所述拟合单元和第三选取单元相连，用于从第二预定个数的所述拟合数据中提取出与所述前导码对应的第二预定个数的第三待选波形数据；第三选取单元，与所述第三提取单元相连，用于从第二预定个数的所述第三待选波形数据中，选取重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为所述第二波形数据。

可选地，所述装置还包括：调制模块，与所述第一低通滤波器和发送模块相连，用于使用具有目标频率的载波对所述基带信号进行调制，得到调制信号；发送模块，与所述调制模块相连，用于通过目标信道进行发送得到的所述调制信号。

通过本发明，通过fpga模块获取与目标数据对应的基带码元的第一波形数据和前导码的第二波形数据，其中，第一波形数据是对基带码元进行低通滤波和拟合后得到的波形数据，第二波形数据是对前导码进行低通滤波和拟合后得到的波形数据，由于通过基带码元来表示目标数据，fpga模块直接获取与基带码元对应的波形数据和与前导码对应的波形数据，无需在fpga中实现的数字低通滤波器来限制基带信号带宽，提高了信号滤波处理的效率，优化了邻信道功率泄漏指标，解决了相关技术中在fpga中实现的数字低通滤波器来限制基带信号带宽的方式，存在同等资源下信号滤除不彻底，导致邻信道功率泄漏指标恶化的问题。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的一种可选的超高频读写器的硬件结构框图；

图2是根据本发明实施例的一种可选的信号的处理方法的流程图；

图3是根据本发明实施例的一种可选的信号的处理装置的结构框图；

图4是根据本发明实施例的另一种可选的信号的处理方法的流程图；

图5是根据本发明实施例的又一种可选的信号的处理方法的流程图；

图6是根据本发明实施例的另一种可选的信号的处理装置的结构框图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。

实施例1

本申请实施例一所提供的方法实施例可以在超高频读写器或者类似的装置中执行。以运行在超高频读写器上为例，图1是根据本发明实施例的一种可选的超高频读写器的硬件结构框图。如图1所示，超高频读写器10可以包括一个或多个(图1中仅示出一个)处理器102(处理器102可以包括但不限于fpga等的处理装置)和用于存储数据的存储器104，可选地，上述超高频读写器10还可以包括d/a(digital-to-analog，数/模转换)转换器106、第一低通滤波器108、调制解调器110和用于通信功能的传输装置112。本领域普通技术人员可以理解，图1所示的结构仅为示意，其并不对上述超高频读写器的结构造成限定。例如，超高频读写器10还可包括比图1中所示更多或者更少的组件，或者具有与图1所示不同的配置。

存储器104可用于存储计算机程序，例如，应用软件的软件程序以及模块，如本发明实施例中的信号的处理方法对应的计算机程序，处理器102通过运行存储在存储器104内的计算机程序，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器104可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器104可进一步包括相对于处理器102远程设置的存储器，这些远程存储器可以通过网络连接至超高频读写器10。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

d/a转换器106用于将数字信号转换为模拟信号。第一低通滤波器108用于对输入信号进行低通滤波，而调制解调器110用于对低频的基带信号转换成高频的调制信号，或者将高频的调制信号转换成低频的基带信号。而传输装置112用于经由一个网络接收或者发送数据。上述的网络具体实例可包括超高频读写器10的通信供应商提供的无线网络。

在一个实例中，传输装置112可以包括信号收发天线，还可以包括一个网络适配器(networkinterfacecontroller，简称为nic)，其可通过基站与其他网络设备相连从而可与互联网进行通讯。

在本实施例中提供了一种运行于上述超高频读写器的信号的处理方法，图2是根据本发明实施例的一种可选的信号的处理方法的流程图，如图2所示，该流程包括如下步骤：

步骤s202，通过fpga模块获取到与目标数据对应的基带码元的第一波形数据和前导码的第二波形数据，其中，第一波形数据是对基带码元进行低通滤波和拟合后得到的波形数据，第二波形数据是对前导码进行低通滤波和拟合后得到的波形数据；

步骤s204，将fpga模块的输出信号进行数模转换，得到模拟信号，其中，输出信号为按照目标数据所指示的顺序将第一波形数据和第二波形数据进行输出得到的信号；

步骤s206，通过第一低通滤波器对模拟信号进行滤波，得到与目标数据对应的基带信号。

通过上述步骤，通过fpga模块获取与目标数据对应的基带码元的第一波形数据和前导码的第二波形数据，其中，第一波形数据是对基带码元进行低通滤波和拟合后得到的波形数据，第二波形数据是对前导码进行低通滤波和拟合后得到的波形数据，由于通过基带码元来表示目标数据，fpga模块直接获取与基带码元对应的波形数据和与前导码对应的波形数据，无需在fpga中实现的数字低通滤波器来限制基带信号带宽，解决了相关技术中在fpga中实现的数字低通滤波器来限制基带信号带宽的方式，存在同等资源下信号滤除不彻底，导致邻信道功率泄漏指标恶化的问题，提高了信号滤波处理的效率，优化了邻信道功率泄漏指标。

可选地，通过fpga模块获取到与目标数据对应的基带码元的第一波形数据和前导码的第二波形数据包括：通过fpga模块从波形数据文件中，读取到第一波形数据和第二波形数据，其中，波形数据文件中预先存储有第一波形数据和第二波形数据。

上述基带码元为组成基带信号的基本单元，基带码元的位数可以预先设定，例如，1位，2位，3位。例如，上述基带码元可以包括以下数据符号：00、01、10和11。

上述前导码可以包含前向链路数据信息，同时可以起到同步的作用。例如，前导码可以包括以下数据符号：0和1。

可以将最终的基带码元和前导码的波形数据写入到波形数据文件。在进行数据传输时，fpga模块可以从波形数据文件中读取出前导码的第二波形数据，并按照待传输的数据内容(目标数据)所指示的顺序依次读取出与待传输的数据内容对应的基带码元的第一波形数据。

上述波形数据文件可以是mif文件(memoryinitializationfile，存储器初始化文件)。

通过本发明实施例的上述技术方案，通过波形数据文件预先存储第一波形数据和第二波形数据，可以提高波形数据的获取效率，进而降低信号的延时。

可选地，通过fpga模块获取到与目标数据对应的基带码元的第一波形数据和前导码的第二波形数据包括：通过fpga模块获取到前导码的第二波形数据；通过fpga模块依次获取到目标数据所指示的基带码元的第一波形数据；通过fpga模块依次将获取到的第二波形数据和第一波形数据输出。

可以通过fpga模块获取第一波形数据和第二波形数据并输出：可以通过fpga模块首先获取到前导码的第二波形数据；通过fpga模块获取到待传输的数据内容(目标数据)所指示的基带码元的第一波形数据，并将获取到的第二波形数据和第一波形数据。输出的方式可以是一边获取一边输出的方式，也可以是在获取到全部波形数据之后再输出的方式。

例如，基带码元包括：00、01、10和11，待传输的数据内容为：10011101，fpga模块首先获取到前导码的波形数据，然后以基带码元的码元长度(2位)为单位，依次获取到基带码元10、01、11、01的波形数据。并将获取到的波形数据进行输出。

通过本发明实施例的上述技术方案，通过将获取到的前导码的第二波形数据以及基带码元的第一波形数据依次输出，可以保证fpga模块的输出内容与目标数据对应，保证了信号传输的准确性。

可选地，在通过fpga模块获取到与目标数据对应的基带码元的第一波形数据和前导码的第二波形数据之前，使用第二低通滤波器对第一预定个数的基带码元进行滤波处理，得到第一预定个数的第一中间波形数据；使用第三低通滤波器对前导码进行滤波处理，得到第二中间波形数据；采用多项式插值的方式对第一预定个数的第一中间波形数据和第二中间波形数据进行拟合，得到第一预定个数的第一波形数据和第二波形数据。

在通过fpga模块获取到第一波形数据和第二波形数据之前，可以先生成基带码元的波形数据和前导码的波形数据。生成基带码元的工具可以是matlab或者是其他可以进行数据处理的数学软件。

对于第一预定个数(例如，4个、9个)的基带码元，可以使用第二低通滤波器对各基带码元进行滤波处理，得到第一预定个数的第一中间波形数据。第二低通滤波器采用高于256阶的升余弦滤波器。

对于前导码，可以使用第三低通滤波器对其进行滤波处理，得到第二中间波形数据。第三低通滤波器可以与第二低通滤波器的参数(阶数)可以完全一致，例如，均为高于256阶的升余弦滤波器。

第一中间波形数据可以作为第一波形数据进行输出，第二中间波形数据可以作为第二波形数据进行输出。

可选地，在得到第一中间波形数据和第二中间波形数据之后，可以采用多项式插值的方式对第一中间波形数据和第二中间波形数据进行拟合优化，得到第一波形数据和第二波形数据。

由于基带码元的第一波形数据和前导码的第二波形数据的获取使用的是常用的处理软件(如matlab)，无需在fpga中实现的数字低通滤波，也无需消耗额外的资源。并且，使用高阶滤波器(例如，高于256阶的升余弦滤波器)对基带码元和前导码进行低通滤波，可以提高信号滤除的准确度。因此，可以解决同等资源下信号滤除不彻底，导致邻信号功率泄漏指标恶化的问题。

通过本发明实施例的上述技术方案，通过对采用多项式插值的方式对滤波得到的第一中间波形数据和第二中间波形数据进行拟合优化，得到第一波形数据和第二波形数据，可以保证基带码元拼接得到的基带数据波形的平滑性，避免由于基带数据波形突变导致的邻信道功率泄漏指标恶化的情况。

可选地，使用第二低通滤波器对第一预定个数的基带码元进行处理，得到第一预定个数的第一中间波形数据包括：将第一预定个数的基带码元按照排列组合的方式进行两两编码，得到的第二预定个数的编码数据；使用第二低通滤波器对第二预定个数的编码数据进行滤波，并进行归一化处理，得到第二预定个数的归一化数据；分别从第二预定个数的归一化数据中提取出与各基带码元对应、且满足阈值条件的第一目标个数的第一待选波形数据，其中，阈值条件为波形数据的起始点幅值和终点幅值与波形数据的幅值中点的差值在目标阈值范围以内；分别从第二目标个数的第一待选波形数据，选取出重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为与各基带码元对应的第一中间波形数据。

可以将第一预定个数(n)的基带码元按照排列组合的方式进行两两编码，得到的第二预定个数(n×n)的编码数据。

例如，基带码元包括4种(00、01、10和11)，则进行两两编码之后得到的编码数据包括16种(00、00；00、01；00、10；00、11；01、00；01、01；01、10；01、11；10、00；10、01；10、10；10、11；11、00；11、01；11、10；11、11)。

使用第二低通滤波器对第二预定个数的编码数据进行滤波，得到第二预定个数的滤波数据。在得到滤波数据之后，可以对其进行归一化处理，得到第二预定个数的归一化数据，以满足数模转换器的输入要求。归一化的方式为：滤波之后的波形数据除以波形数据中幅值最大点的幅值进行归一化。

对于各基带码元，在第二预定个数的归一化数据中，包含了2×第一预定个数的与其对应的波形数据。对于2×第一预定个数的波形数据，可以从中筛选出满足预定条件的第一目标个数的第一待选波形数据。预定条件可以包括以下至少之一：个数条件(例如，选取组合时基带码元在前的第一预定个数的滤波数据)，阈值条件，上述阈值条件可以是：波形数据的起始点和终点幅值满足阈值要求，阈值为：以基带码元幅值中点为基准，上下浮动2％-10％的任一值为边界(目标阈值范围)。

对于各基带码元，可以分别从第一目标个数的第一待选波形数据，选取出重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为与各基带码元对应的第一中间波形数据。

可选地，对于各基带码元，分别对第一目标个数的第一待选波形数据进行对比，将起始点和终点幅值均相同的重复波形数据进行剔除，只保留一组，并记录重复次数；在剔除完重复第一待选波形数据的基础上，对起始点幅值小于终点幅值的第一待选波形数据进行剔除；剔除不满足条件的第一待选波形数据后，从剩余的第一待选波形数据中，选择重复次数最多的波形数据作为对应于该基带码元的第一中间波形数据。

剔除始点幅值小于终点幅值的基带码元波形数据可以防止在基带码元拼接时出现前一码元的终点幅值大于后一码元起点幅值而造成基带数据波形突变，导致邻信道功率泄漏指标恶化的情况。

通过本发明实施例的上述技术方案，通过对基带码元按照两两排列组合的方式进行编码，经过低通滤波、归一化以及波形数据筛选(幅值条件、重复次数)的方式得到第一中间波形数据，可以保证得到的第一中间波形数据对基带码元的表征能力，以及拼接成基带数据波形时的平滑性。

可选地，采用多项式插值的方式对第一预定个数的第一中间波形数据和第二中间波形数据进行拟合，得到第一预定个数的第一波形数据和第二波形数据包括：将第一预定个数的第一中间波形数据进行两个拼接，得到第二预定个数的第一拼接数据；将第二中间波形数据拼接在各第一拼接数据之前，得到第二预定个数的第二拼接数据；采用多项式插值的方式分别对第二预定个数的第二拼接数据进行拟合，得到第二预定个数的拟合数据；从第二预定个数的拟合数据中提取出与各基带码元对应的第二目标个数的第二待选波形数据；从第二目标个数的第二待选波形数据中，选取出重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为与各基带码元对应的第一波形数据；从第二预定个数的拟合数据中提取出与前导码对应的第二预定个数的第三待选波形数据；从第二预定个数的第三待选波形数据中，选取重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为第二波形数据。

在得到第一预定个数(n)的第一中间波形数据和第二中间波形数据之后，可以将第一预定个数的第一中间波形数据进行两个拼接，得到第二预定个数(n×n)的第一拼接数据。将第二中间波形数据拼接在各第一拼接数据之前，得到第二预定个数的第二拼接数据。

对于各第二拼接数据，采用多项式插值的方式分别进行拟合优化，并将拟合优化后的数据进行输出。

可以从第二预定个数的拟合数据提取出与各基带码元对应的第二目标个数的第二待选波形数据。

提取的条件可以包括以下至少之一：个数条件(例如，选取组合时基带码元在前的第一预定个数的待选波形数据)，阈值条件，上述阈值条件可以是：波形数据的起始点和终点幅值满足阈值要求，阈值为：以基带码元幅值中点为基准，上下浮动2％-10％的任一值为边界。

对于各基带码元，可以分别从第二目标个数的第二待选波形数据，选取出重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为与各基带码元对应的第一波形数据。

可选地，对于各基带码元，分别对第二目标个数的第二待选波形数据进行对比，将起始点和终点幅值均相同的重复波形数据进行剔除，只保留一组，并记录重复次数；在剔除完重复的第二待选波形数据的基础上，对第二待选波形数据中起始点幅值小于终点幅值的波形数据进行剔除；剔除不满足条件的第二待选波形数据后，从剩余的第二待选波形数据中，选择重复次数最多的波形数据作为对应于基带码元的第一波形数据。

剔除始点幅值小于终点幅值的第二待选波形数据可以防止在基带码元拼接时出现前一码元的终点幅值大于后一码元起点幅值而造成基带数据波形突变，导致邻信道功率泄漏指标恶化的情况。

通过本发明实施例的上述技术方案，通过对第一中间波形数据进行两两拼接并分别与第二中间波形数据进行拼接的方式进行拟合优化，可以保证拼接成基带数据波形时的平滑性。

可以通过d/a转换器将fpga模块的输出信号进行数模转换，得到模拟信号，并通过第一低通滤波器对模拟信号进行滤波，得到基带信号。

可选地，在通过第一低通滤波器对模拟信号进行滤波，得到与目标数据对应的基带信号之后，可以使用具有目标频率的载波对基带信号进行调制，得到调制信号；通过目标信道进行发送得到的调制信号。

可以对滤波后得到的基带信号(模拟基带信号)进行调制，得到调制信号(工作信号)，并将调制信号通过目标信号进行发送。

通过本发明实施例的上述技术方案，通过将基带信号进行调制并发送，可以将工作信号在目标信号进行发送，保证信号成功传输。

下面结合以下示例对上述信号的处理方法进行说明。本示例中信号的处理方法可以应用于如图3所示的信号处理的装置。如图3所示，该装置包括：波形数据存储模块302、fpga控制模块304(作用fpga模块)、dac(digital-to-analogconversion，数字模拟转换)模块306(作用同d/a转换器)、低通滤波模块308(作用同第一低通滤波器)和调制模块310。

波形数据存储模块302，与fpga控制模块304相连接，用于存储基带码元的波形数据及前导码的波形数据，供fpga控制模块304调用。

波形数据存储模302中的基带码元和前导码数据信息是通过matlab进行高阶滤波、筛选和优化之后的数据。

fpga控制模块304，与波形数据存储模块302和dac模块306相连接，用于从波形数据存储模块302中获取基带码元的波形数据，控制dac模块306进行输出。

fpga控制模块304可以根据编码需求，从波形数据存储模块302采用查表的方式，获取对应的基带码元的波形数据或前导码的波形数据，控制dac模块进行输出。

dac模块306，与fpga控制模块304和低通滤波模块308相连接，用于将fpga控制模块304输出的基带码元和前导码数字量转换成模拟基带信号。

低通滤波模块308，与dac模块306和调制模块310相连接，用于对dac模块306输出的模拟基带信号进行滤波。

上述低通滤波模块采用2阶lc低通滤波器实现。

调制模块310，与低通滤波模块308相连接，用于对滤波后的模拟基带进行调制。

图4是根据本发明实施例的另一种可选的信号的处理方法的流程图，上述信号的处理方法可以应用于如图3所示的信号处理装置，用于对超高频读写器信号的处理。如图4所示，上述方法可以包括以下步骤：

步骤s402，采用matlab对基带码元以及前导码进行滤波，并对低通滤波后的波形数据进行筛选、优化，并输出最终的基带码元及前导码的波形数据。

上述基带码元可以是组成基带信号的基本单元，可以由00、01、10、11这四种数据符号组成。前导码包含了前向链路速率信息，同时可以起到同步的作用，由0、1两种数据符号组成。

采用matlab对基带码元及前导码进行滤波和拟合，低通滤波器可以是高于256阶的升余弦滤波器。

步骤s404，将最终的基带码元及前导码的波形数据写入mif文件存储到波形数据存储模块中。

mif文件是一种存储器初始化文件，最终的基带码元及前导码的波形数据存储在mif文件中，可以供fpga控制模块查找调用。

步骤s406，fpga控制模块根据编码需要，从mif文件获取对应基带码元或前导码的波形数据通过dac模块输出。

fpga控制模块采用查表的方式，从mif文件中获取所需要发送的基带码元或前导码的波形数据，并通过dac(digitaltoanalogconverter，数字模拟转换器)模块输出。

步骤s408，dac模块输出的模拟基带信号通过低通滤波模块进行滤波，生成最终进入调制模块的模拟发射基带。

对模拟基带信号进行滤波所采用的滤波器可以是2阶lc滤波器(lc滤波器又称无源滤波器，是利用电感、电容和电阻的组合设计构成的滤波电路)。

可选地，可以采用如图5所示的信号的处理方法对基带码元及前导码进行滤波，并对滤波后的信号进行筛选、优化，输出最终的基带码元及前导码的波形数据。如图5所示，该信号的处理方法可以包括以下步骤：

步骤s502，将4种基带码元按照16种排列组合方式进行两两编码。

4种基带码元(00、01、10、11)的两两编码分别为：00、00；00、01；00、10；00、11；01、00；01、01；01、10；01、11；10、00；10、01；10、10；10、11；11、00；11、01；11、10；11、11。

步骤s504，对16组编码进行滤波，滤波之后的波形数据在归一化之后，调整其幅值满足dac模块的输入要求。

上述低通滤波可以采用高于256阶的升余弦滤波，滤波之后的波形数据除以波形数据中幅值最大点的幅值进行归一化。

步骤s506，提取出4种基带码元波形数据并对其起始点和终点幅值进行判断，满足阈值要求的进行存储。

本示例中以基带码元幅值中点作为判断的阈值，每一种基带码元的波形数据为4组，上述阈值以基带码元幅值中点为基准，上下浮动2％-10％的任一值为边界。

步骤s508，分别对4种基带码元波形数据进行对比，将起始点和终点幅值均相同的同一基带码元的重复波形数据进行剔除，只保留一组，并记录重复次数。

步骤s510，在剔除完重复基带码元波形数据的基础上，对同一基带码元波形数据起始点幅值小于终点幅值的进行剔除。

剔除始点幅值小于终点幅值的基带码元波形数据可以防止在基带码元拼接时出现前一码元的终点幅值大于后一码元起点幅值而造成基带数据波形突变，导致邻信道功率泄漏指标恶化的情况。

步骤s512，剔除不满足条件的基带码元波形数据后从剩余的基带码元波形数据中，选择步骤s508中重复次数最多的数据作为对应基带码元的波形数据。

步骤s514，对前导码进行与基带码元同阶数的低通滤波，并对其进行存储。

低通滤波与步骤s502中的低通滤波器参数完全一致，也可以略有不同，具体的低通滤波器参数可以根据需要进行选择。

步骤s516，将步骤s512输出的4种基带码元的波形数据两两拼接，再与前导码组合成16种可能的波形数据，采用曲线拟合的方式对基带码元和前导码波形数据进行优化并作为最终输出。

将步骤s512输出的4种基带码元的波形数据两两拼接，拼接后，再将步骤s514输出的前导码数据拼接在基带编码之前，组成待优化数据。采用多项式插值的方式对拼接后的波形数据进行拟合，优化将拟合优化后的数据进行输出。

通过本示例，利用matlab对基带码元和前导码信息进行高阶滤波及拼接、插值优化，不仅提升了超高频读写器的邻信道功率泄漏指标，同时节省了fpga的资源，降低了成本。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如rom/ram、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。

实施例2

在本实施例中还提供了一种信号的处理装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。

图6是根据本发明实施例的另一种可选的信号的处理装置的结构框图，如图6所示，该装置包括：fpga模块62、d/a转换器64和第一低通滤波器66，其中，

(1)fpga模块62，与d/a转换器64相连，用于获取到与目标数据对应的基带码元的第一波形数据和前导码的第二波形数据，其中，第一波形数据是对基带码元进行低通滤波和拟合后得到的波形数据，第二波形数据是对前导码进行低通滤波和拟合后得到的波形数据；

(2)d/a转换器64，与fpga模块62和第一低通滤波器66相连，与用于将fpga模块的输出信号进行数模转换，得到模拟信号，其中，输出信号为按照目标数据所指示的顺序将第一波形数据和第二波形数据进行输出得到的信号；

(3)第一低通滤波器66，与d/a转换器64相连，用于对模拟信号进行滤波，得到与目标数据对应的基带信号。

需要说明的是，本实施例中的fpga模块62可以用于执行本申请实施例中的步骤s202，该实施例中的d/a转换器64可以用于执行本申请实施例中的步骤s204，该实施例中的第一低通滤波器66可以用于执行本申请实施例中的步骤s206。

可选地，fpga模块62，还可以用于获取到所述前导码的所述第二波形数据，以及所述目标数据所指示的所述基带码元的所述第一波形数据，依次将获取到的所述第二波形数据和所述第一波形数据输出。

可选地，上述信号的处理装置还包括：波形数据存储模块，其中，

波形数据存储模块，与fpga模块62相连，可以用于存储与基带码元的第一波形数据和前导码的第二波形数据；

fpga模块62，还与波形数据存储模块相连，还可以用于从波形数据存储模块中，获取到第一波形数据和第二波形数据。

可选地，上述装置信号的处理装置还可以包括：

(1)第一滤波模块，与拟合模块相连，用于使用第二低通滤波器对第一预定个数的基带码元进行滤波处理，得到第一预定个数的第一中间波形数据；

(2)第二滤波模块，与拟合模块相连，用于使用第三低通滤波器对前导码进行滤波处理，得到第二中间波形数据；

(3)拟合模块，与第一滤波模块和第二滤波模块相连，用于采用多项式插值的方式对第一预定个数的第一中间波形数据和第二中间波形数据进行拟合，得到第一预定个数的第一波形数据和第二波形数据。

可选地，第一滤波模块、第二滤波模块和拟合模块与fpga模块62、d/a转换器64和第一低通滤波器66可以运行在同一设备中，也可以运行在不同的设备中。第一滤波模块、第二滤波模块和拟合模块可以是运行在在特定设备上的matlab实现。

可选地，所述第一滤波模块可以包括：

(1)编码单元，与滤波单元相连，用于将第一预定个数的基带码元按照排列组合的方式进行两两编码，得到的第二预定个数的编码数据；

(2)滤波单元，与编码单元和第一提取单元相连，用于使用第二低通滤波器对第二预定个数的编码数据进行滤波，并进行归一化处理，得到第二预定个数的归一化数据；

(3)第一提取单元，与滤波单元和第一选取单元相连，用于分别从第二预定个数的归一化数据中提取出与各基带码元对应、且满足阈值条件的第一目标个数的第一待选波形数据，其中，阈值条件为波形数据的起始点幅值和终点幅值与波形数据的幅值中点的差值在目标阈值范围以内；

(4)第一选取单元，与第一提取单元相连，用于分别从第一目标个数的第一待选波形数据，选取出重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为与各基带码元对应的第一中间波形数据。

可选地，所述拟合模块可以包括：

(1)第一拼接单元，与第二拼接单元相连，用于将第一预定个数的第一中间波形数据进行两个拼接，得到第二预定个数的第一拼接数据；

(2)第二拼接单元，与第一拼接单元和拟合单元相连，用于将第二中间波形数据拼接在各第一拼接数据之前，得到第二预定个数的第二拼接数据；

(3)拟合单元，与第二拼接单元和第二提取单元相连，用于采用多项式插值的方式分别对第二预定个数的第二拼接数据进行拟合，得到第二预定个数的拟合数据；

(4)第二提取单元，与拟合单元和第二选取单元相连，用于从第二预定个数的拟合数据中提取出与各基带码元对应的第二目标个数的第二待选波形数据；

(5)第二选取单元，与第二提取单元相连，用于从第二目标个数的第二待选波形数据中，选取出重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为与各基带码元对应的第一波形数据；

(6)第三提取单元，与拟合单元和第三选取单元相连，用于从第二预定个数的拟合数据中提取出与前导码对应的第二预定个数的第三待选波形数据；

(7)第三选取单元，与第三提取单元相连，用于从第二预定个数的第三待选波形数据中，选取重复次数最多、且起始点幅值大于或等于终点幅值的波形数据，作为第二波形数据。

可选地，上述信号的处理装置还可以包括：

(1)调制模块，与第一低通滤波器和发送模块相连，用于使用具有目标频率的载波对基带信号进行调制，得到调制信号；

(2)发送模块，与调制模块相连，用于通过目标信道进行发送得到的调制信号。

需要说明的是，上述各个模块是可以通过软件或硬件来实现的，对于后者，可以通过以下方式实现，但不限于此：上述模块均位于同一处理器中；或者，上述各个模块以任意组合的形式分别位于不同的处理器中。

实施例3

本发明的实施例还提供了一种存储介质，该存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。

可选地，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的计算机程序：

s1，通过fpga模块获取到与目标数据对应的基带码元的第一波形数据和前导码的第二波形数据，其中，第一波形数据是对基带码元进行低通滤波和拟合后得到的波形数据，第二波形数据是对前导码进行低通滤波和拟合后得到的波形数据；

s2，将fpga模块的输出信号进行数模转换，得到模拟信号，其中，输出信号为按照目标数据所指示的顺序将第一波形数据和第二波形数据进行输出得到的信号；

s3，通过第一低通滤波器对模拟信号进行滤波，得到与目标数据对应的基带信号。

可选地，在本实施例中，上述存储介质可以包括但不限于：u盘、只读存储器(read-onlymemory，简称为rom)、随机存取存储器(randomaccessmemory，简称为ram)、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。

可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。

显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。