本实用新型涉及无线通信领域，具体涉及到一种多射频开关切换和控制的DPD系统。
背景技术：
在现有的线性化技术中，数字预失真(Digital Pre-distortion，以下简称DPD)是性价比最高的一种技术，具有优异的线性化能力，保证总体效率以及充分利用数字信号处理器/变换器的优势。传统的DPD系统的反馈链路采用分立器件，在DPD的反馈链路上，需要将射频信号耦合、滤波、下变频、滤波后被采样到模数转换器AD，当实现多个链路的反馈时，需要多条射频信号耦合、滤波、下变频、滤波后被采样到模数转换器AD，实现起来成本高、PCB面积大，功耗高。
技术实现要素：
本申请实施例通过提供一种多射频开关切换和控制的DPD系统，解决了现有技术中实现多个链路反馈时成本高、PCB面积大，功耗高的问题。
本申请实施例提供一种多射频开关切换和控制的DPD系统，包括：现场可编程门阵列FPGA、模数和数模转换器AD/DA、CPU控制器、多个射频切换开关；
所述现场可编程门阵列FPGA包括数字上变频模块、数字预失真模块、功率检测模块；
所述模数和数模转换器AD/DA集成有内核切换开关、多个射频反馈通道、多个射频输出端口；所述内核切换开关与多个所述射频反馈通道连接；
所述CPU控制器分别与所述现场可编程门阵列FPGA、所述模数和数模转换器AD/DA、多个所述射频切换开关连接，所述现场可编程门阵列FPGA与所述模数和数模转换器AD/DA连接。
优选的，多个所述射频反馈通道包括：第一射频反馈通道、第二射频反馈通道；所述内核切换开关选择0通道时，与所述第一射频反馈通道连接；所述内核切换开关选择1通道时，与所述第二射频反馈通道连接。
优选的，多个所述射频切换开关包括：第一射频切换开关、第二射频切换开关、第三射频切换开关、第四射频切换开关；
所述第一射频切换开关与所述第一射频反馈通道连接，所述第三射频切换开关与所述第二射频反馈通道连接；所述第二射频切换开关与所述第一射频切换开关连接，所述第四射频切换开关与所述第三射频切换开关连接。
优选的，所述多射频开关切换和控制的DPD系统还包括第一功分器、第二功分器、第一功放模块、第二功放模块；
所述模数和数模转换器AD/DA包括第一射频输出端口、第二射频输出端口；
所述第一功分器分别与所述第一射频输出端口、所述第一射频切换开关、所述第一功放模块连接；所述第二功分器分别与所述第二射频输出端口、所述第三射频切换开关、所述第二功放模块连接；所述第一功放模块与所述第二射频切换开关连接，所述第二功放模块与所述第四射频切换开关连接。
优选的，所述第一功放模块包括第一功率放大器、第一隔离器，所述第一功率放大器分别与所述第一功分器、所述第一隔离器连接；所述第二功放模块包括第二功率放大器、第二隔离器，所述第二功率放大器分别与所述第二功分器、所述第二隔离器连接；
所述第二射频切换开关选择0通道时，与所述第一功率放大器连接；所述第二射频切换开关选择1通道时，与所述第一隔离器连接；所述第四射频切换开关选择0通道时，与所述第二功率放大器连接；所述第四射频切换开关选择1通道时，与所述第二隔离器连接。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本申请是基于多个射频开关切换实现的一种DPD系统技术，该技术在多系统情况下能够实现反馈通道和采样通道共用一个模数和数模转换器AD/DA，从而能够有效降低成本、降低功耗。同时，多个射频切换开关和AD/DA的内核切换开关通过CPU和FPGA协同配合，还可以实现预失真数字DPD单盘的功率检测、本振泄露的校准和镜像的校准、功放输出功率检测、驻波比检测。
附图说明
为了更清楚地说明本实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一个实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型实施例提供的一种多射频开关切换和控制的DPD系统中开关链路切换的示意图；
图2为本实用新型实施例提供的一种多射频开关切换和控制的DPD系统的结构示意图。
具体实施方式
本申请实施例通过提供一种多射频开关切换和控制的DPD系统，解决了现有技术中实现多个链路反馈时成本高、PCB面积大，功耗高的问题。
本申请实施例的技术方案为解决上述技术问题，总体思路如下：
一种多射频开关切换和控制的DPD系统，包括：现场可编程门阵列FPGA、模数和数模转换器AD/DA、CPU控制器、多个射频切换开关；
所述现场可编程门阵列FPGA包括数字上变频模块、数字预失真模块、功率检测模块；
所述模数和数模转换器AD/DA集成有内核切换开关、多个射频反馈通道、多个射频输出端口；所述内核切换开关与多个所述射频反馈通道连接；
所述CPU控制器分别与所述现场可编程门阵列FPGA、所述模数和数模转换器AD/DA、多个所述射频切换开关连接，所述现场可编程门阵列FPGA与所述模数和数模转换器AD/DA连接。
本实用新型基于多个射频开关切换实现反馈通道和采样通道共用一个模数和数模转换器AD/DA，多个射频切换开关和AD/DA的内核切换开关通过CPU和FPGA协同配合。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
本实施例提供了一种多射频开关切换和控制的DPD系统，整个系统的开关链路切换设计如图1所示，系统包含有现场可编程门阵列FPGA，模数和数模转换器AD/DA，四个射频切换开关和CPU控制器。
其中，所述现场可编程门阵列FPGA包含数字上变频模块、数字预失真模块DPD、功率检测模块。
其中，所述模数和数模转换器AD/DA包含一个内核切换开关S5，所述模数和数模转换器AD/DA自带两路高频射频信号反馈通道，即第一射频反馈通道FB1和第二射频反馈通道FB2,FB1和FB2在AD/DA内核中通过所述内核切换开关S5实现射频功耗的模数转换；AD/DA支持两路射频输出，即包括第一射频输出端口TX1和第二射频输出端口TX2，TX1和TX2的输出信号为差分的高频射频信号。
本实施例提供的一种多射频开关切换和控制的DPD系统的前向链路和反馈链路如图2所示，包括现场可编程门阵列FPGA、模数和数模转换器AD/DA、多个射频切换开关、功分器、功放模块。
其中，所述现场可编程门阵列FPGA包含数字上变频模块、功率检测模块和数字预失真模块；所述功分器包括第一功分器Pd1和第二功分器Pd2；多个射频切换开关包括第一射频切换开关S1、第二射频切换开关S2、第三射频切换开关S3、第四射频切换开关S4；所述功放模块包括第一功放模块和第二功放模块，其中所述第一功放模块AMP1包含第一功率放大器PA1、第一隔离器ISO1，所述第二功放模块AMP2包含第二功率放大器PA2、第二隔离器ISO2。
本实施例提供的一种多射频开关切换和控制的DPD系统可以实现如下功能：
1、单盘射频链路TX端口的输出功率检测；
2、单盘TX链路本振功率(LOP)泄露校准和TX链路通道带宽内信号镜像校准；
3、功放AMP1和AMP2输出功率检测；
4、功放AMP1和AMP2驻波比检测；
5、单盘TX1和TX2链路数字预失真DPD功能。
如图2所示，当实现上述功能1和功能2时，第一射频切换开关S1选择0通道，将单盘TX链路输出信号反馈至模数和数模转换器AD/DA的第一射频反馈通道FB1，同时模数和数模转换器AD/DA内核中的射频切换开关即内核切换开关S5选择0通道，此时，FPGA内核中的功率检测模块可以检测单盘TX链路输出功率，同时模数和数模转换器AD/DA可以开始校正本振功率(LOP)泄露和带内信号镜像。
当实现功能3时，射频切换开关S1选择1通道，射频切换开关S2选择0通道，将第一功率放大器PA1输出的功率耦合信号反馈至模数和数模转换器AD/DA的第一射频反馈通道FB1，同时模数和数模转换器AD/DA的内核切换开关S5选择0通道，此时，FPGA内核中的功率检测模块可以检测第一功率放大器PA1的输出功率。
当实现功能4时，射频切换开关S1选择1通道，射频切换开关S2交替先选择选择0通道、然后再选择1通道，分别将耦合的功放第一功率放大器PA1的射频输出信号和第一隔离器ISO1的射频输出信号，反馈至模数和数模转换器AD/DA的第一射频反馈通道FB1，同时模数和数模转换器AD/DA的内核切换开关S5选择0通道，FPGA内核中的功率检测模块分别检测功放功率放大器的输出功率和隔离器的输出功率后，即可实现系统驻波比。
当实现功能5时，射频切换开关S1选择1通道，射频切换开关S2选择0通道，将耦合的第一功率放大器PA1的射频信号输出反馈至模数和数模转换器AD/DA的第一射频反馈通道FB1，同时模数和数模转换器AD/DA的内核切换开关S5选择0通道，此时，FPGA内核中的数字预失真模块采集前向和反馈链路信号，执行数字预失真功能。
本系统中，模数和数模转换器AD/DA需要集成第一射频反馈通道FB1和第二射频反馈通道FB2才能实现以上功能，同时模数和数模转换器AD/DA也需要集成内核切换开关S5,才能实现前向双通道的以上功能。
本系统中，TX1链路和TX2链路为双通道前向链路，TX1链路以上全部功能实现完后，系统系数更新后即可实现TX2链路的以上功能，同时，TX1链路和TX2链路的开关切换实现形式完全一致。
本系统的射频切换开关在切换的实现上，第二切换开关S2和第四切换开关S4直接由CPU控制，第一切换开关S1和第三切换开关S3由于是实现系统预失真DPD功能，直接由FPGA的数字预失真模块DPD控制，间接由CPU协同控制。
下面对DPD系统的切换和控制做进一步的说明。
步骤1：完成DPD功能是通过CPU芯片、FPGA芯片、功放模块、射频切换开关的相关配合实现的，数字预失真模块DPD是集成在FPGA芯片中，所以CPU的主要功能是配置数字预失真模块DPD和控制数字预失真模块DPD运行开关。同时CPU系统控制全部的射频切换开关。
系统启动后，数字预失真模块DPD运行正常情况下，根据系统设计顺序，启动第一功率放大器PA1的预失真处理，提高PA1的线性指标。
此时，CPU先控制射频切换开关S1的0通道和射频切换开关S5的0通道启动，通过模数和数模转换器AD/DA后将数据传输给FPGA的功率检测模块和数字预失真模块DPD，读取此时单盘链路TX1的输出功率、同时得到TX1差分信号通过模数和数模转换器AD/DA处理,FPGA模块存储为Pro1。
Pro1处理完成后，CPU通过将射频开关S1选择1通道，同时射频开关S2选择0通道、射频开关S5选择0通道，使第一功率放大器PA1的信号耦合输出反馈至模数和数模转换器AD/DA。此时同时得到PA1差分信号通过模数和数模转换器AD/DA处理,FPGA模块存储为Pro2。
Pro1和Pro2处理完成后，CPU向数字预失真模块DPD发送系数更新命令，数字预失真模块DPD响应命令后，捕获前向Pro1的信号和反馈Pro2的信号，计算得到前向系数，更新至CPU；CPU检测到数字预失真模块DPD完成一次系数更新，实现PA1线性优化后，进入步骤2。
步骤2：CPU保持内核切换开关S5选择0通道、第一射频切换开关S1选择1通道、第二射频切换开关S2选择0通道的状态，等待一段单位时间，当功率检测模块完成一次功率检测后，记录了当前第一功放模块AMP1的输出功率，进入步骤3。
步骤3：CPU将第一射频切换开关S1选择0通道，同时内核切换开关S5选择0通道，使单盘输出TX1反馈至模数和数模转换器AD/DA，此时，CPU打开模数和数模转换器AD/DA的本振功率LOP校准功能，通过CPU参数的自适应优化实现本振功率LOP校准和TX1链路的镜像功率校准，等待一段单位时间后校准完成，上传系数到CPU后等待更新，进入步骤4。
步骤4：保持第一射频切换开关S1选择0通道的状态，等待一段时间，当功率检测模块完成一次功率检测后，读取当前单盘TX1输出功率，进入步骤5。
步骤5：CPU将第一射频切换开关1选择1通道，第二射频切换开关2选择0通道，使功放第一功率放大器的耦合信号输出反馈至数字预失真模块DPD，等待一段单位时间，当FPGA的功率检测模块完成一次功率检测后，读取功放第一功率放大器PA1前向输出功率；然后，CPU将控制第一射频切换开关S1选择1通道，第二射频切换开关S2选择1通道，同时内核切换射频开关S5选择0通道，使功放PA1隔离器输出反馈至数字预失真模块DPD，等待一段单位时间，当FPGA的功率检测模块完成一次功率检测后，读取第一功放模块AMP1的反向输出功率；CPU根据前向功率和反向功率的检测值，完成驻波比计算。
CPU在单位时间内不断重复上述步骤1-步骤6，完成系统功能的实时实现。
本系统中，TX1链路和TX2链路为双通道前向链路，TX1链路以上全部功能实现完后，系统系数更新后即可实现TX2链路的以上功能，同时，TX1链路和TX2链路的开关切换实现形式完全一致。
本实用新型实施例提供的一种多射频开关切换和控制的DPD系统至少包括如下技术效果：
本申请是基于多个射频开关切换实现的一种DPD系统技术，该技术在多系统情况下能够实现反馈通道和采样通道共用一个模数和数模转换器AD/DA，从而能够有效降低成本、降低功耗。同时，多个射频开关和AD/DA的内核开关通过CPU和FPGA协同配合，还可以实现预失真数字DPD单盘的功率检测、本振泄露的校准和镜像的校准、功放输出功率检测、驻波比检测。
最后所应说明的是，以上具体实施方式仅用以说明本实用新型的技术方案而非限制，尽管参照实例对本实用新型进行了详细说明，本领域的普通技术人员应当理解，可以对本实用新型的技术方案进行修改或者等同替换，而不脱离本实用新型技术方案的精神和范围，其均应涵盖在本实用新型的权利要求范围当中。