通信设备与通信系统的制作方法

本公开涉及通信设备与通信系统，更具体地，涉及应答器和读取器之间的无线通信(诸如RFID应答器和在1356MHz下操作的读取器之间的高频通信)、使用有源负载调制(ALM)与读取器通信的RFID 应答器以及读取器载波时钟与ALM载波时钟之间的同步。

背景技术：

应答器可以是无源的(passive)，例如，执行由读取器生成的磁场的负载调制。

应答器可以是有源的(active)。

当应答器为有源类型时，例如使用有源负载调制(ALM)来向读取器传输信息时，应答器生成仿真由无源应答器执行的读取设备场的负载调制的磁场。

ALM可用于由无源负载调制生成的信号不够强而不能被RFID询问器设备或读取器检测的情况。这可能是当应答器的天线很小或者位于具有挑战性的环境中的情况。

ALM系统有源地传输ALM载波突发，ALM载波的频率是读取器的载波频率。这意味着ALM载波的每一个突发开始于与读取器发射的载波信号相同的相位差。不变相位也暗示这两个频率理想地相同。在ISO/IEC 14443标准的草案修正中，与完整应答器应答帧内的读取器载波信号进行比较的应答器应答信号的最大相位偏移被指定为30°。

例如，ALM载波和读取器载波之间的恒定相位差可以通过以下方式实现。

一旦ALM传输开始(完整的传输序列被称为帧，并且包括由间隙分隔的一系列载波突发)，应答器中的频率源用于生成ALM载波时钟。当实际载波突发不发射时，帧中的间隙期间间或地校正频率源。在这些间隙期间，仅存在读取器载波信号(在应答器天线上)，使得参考频率可用于重新调整ALM载波频率源。读取器载波频率和ALM 载波频率之间的这种同步在每个传输帧内执行，并且被称为帧内同步 (IFS)。

在EP 272 7255 B1中公开了执行IFS的设备的示例。

更确切地，具有压控振荡器(VCO)(其生成频率等于读取器载波频率的时钟)的锁相环(PLL)用于生成ALM时钟。在应答器应答帧之外，当载波时钟在PLL输入中持续可用时，PLL被置于锁定模式。在该锁定模式中，反馈被关闭，并且PLL被锁定为数字化的读取器载波信号。

在应答器应答帧期间，当发生ALM传输时，PLL被置于保持模式。

在保持模式中，PLL反馈被打开，并且VCO继续以先前建立的频率运行。VCO的自由运行频率由存储在环路滤波器中的电荷来限定。由VCO生成的ALM载波时钟与读取器载波时钟之间的频率差导致ALM载波时钟相对于读取器载波时钟的相位漂移。

这种频差是由多个源引起的。

第一个源是由PLL系统生成的频率差，其中VCO被诱发并且在 PLL之前的时刻的输入载波时钟被搁置。

第二个源是将PLL置于保持模式的开关的电荷注入(由开关注入的电荷改变VCO控制引脚上的电压，这导致VCO频率的改变)。

第三个效果是VCO控制引脚和环路滤波器上的泄漏(环路滤波器输入处于高阻抗状态，该输入上的电压由存储电荷限定，电荷通过电子元件的泄漏电流而改变)。

由上述频率差的源所生成的相位漂移必须在其漂移到指定最大值以上之前被校正。这通过在应答器应答帧内的适当时刻处关闭PLL 反馈环路来进行，其中不发生ALM传输并且从读取器载波信号中提取的时钟在PLL输入上被恢复。

然而，ALM载波突发在应答器天线处产生，在每个ALM载波突发生成之后发生信号振荡。并且，这种振荡可能干扰读取器载波频率和ALM载波频率之间的同步。

在WO 2015/003870 A1中已经公开了对这个问题的解决方案。

更确切地，在该文献中，通过二进制相移键控(BPSK)编码，根据子载波调制生成ALM载波突发。

在两个传输突发之间的间隙中执行同步。然而，由于传输突发周期内的较高振幅以及天线的振荡特性，应答器天线上的信号幅度缓慢衰减，而不应用特定的措施。而且，没有这样的具体措施，感应电容天线上的信号衰减持续时间太长，并且不允许足够的时间进行再同步。

因此，在WO 2015/003870 A1中公开的缩短这种衰减的解决方案包括：通过快速地停止由ALM传输建立的振荡的特定阻尼方式来执行振荡的受控阻尼。

然而，这种阻尼系统增加了ALM应答器的复杂度。

第17169020号的欧洲专利申请建议当发生BPSK码的一些相位变化时执行应答器的帧内同步，而不通过专用的阻尼系统来执行任何受控阻尼。

技术实现要素：

在一个实施例中，一种方法包括：使用数字锁相环DPLL生成与读取器的载波时钟同步的应答器的有源负载调制ALM载波时钟；以及使用ALM载波时钟将数据帧从应答器传输至读取器，生成ALM 载波时间包括：在数据帧的传输之间，将DPLL置于闭合反馈环路的操作的锁定模式；并且在具有持续时间的传输数据帧内，在传输数据帧的持续时间内，将DPLL置于打开反馈环路的操作的保持模式，并且在传输数据帧的持续时间期间，至少一次地调整所述ALM载波时钟的相位。在一个实施例中，该方法包括在每个传输数据帧内多次地调整ALM载波时钟的相位。在一个实施例中，该方法包括：使用数字控制振荡器生成振荡器信号，该数字控制振荡器具有等于读取器的载波时钟的频率的N倍的振荡器频率；以及使用除法器将振荡器信号除以N。在一个实施例中，调整ALM载波时钟的相位包括控制除法器的参数。在一个实施例中，除法器包括计数器，计数器执行除以N 并且输出ALM载波时钟，并且控制除法器的参数包括：基于读取器的载波时钟与锁定模式下的DPLL的ALM载波时间之间的先前相移将计数器复位为确定值。在一个实施例中，除法器包括计数器，计数器执行除以N并且被配置为传送具有不同相位的多个输出信号，其中调整ALM载波时钟的相位包括选择多个输出信号中的具有与读取器的载波时钟与锁定模式下的DPLL的ALM载波时钟之间的先前相移最接近的相位的输出信号。在一个实施例中，DPLL包括数字控制振荡器，并且该方法包括基于ALM载波时钟的相位的调整来调整所述数字控制振荡器的频率。在一个实施例中，该方法包括：当计数器被复位为确定值时，基于确定值与计数器的实际值之间的差值来调整数字控制振荡器的频率。

在一个实施例中，一种通信设备包括：数字锁相环DPLL，其在操作中生成与读取器的载波时钟同步的有源负载调制ALM载波时钟；以及传输电路装置，其在操作中使用ALM载波时钟将数据帧传输至读取器，其中生成ALM载波时钟包括：在数据帧的传输之间，将DPLL置于闭合DPLL的反馈环路的操作的锁定模式；并且在具有持续时间的传输数据帧内，在传输数据帧的持续时间内，将DPLL置于打开反馈环路的操作的保持模式；并且在传输数据帧的持续期间，至少一次地调整ALM载波时钟的相位。在一个实施例中，在持续时间期间至少一次地调整所述ALM载波时钟的相位包括：在每个传输数据帧内多次地调整ALM载波时钟。在一个实施例中，DPLL包括：数字控制振荡器，具有等于读取器的载波时钟的频率的N倍的振荡器频率，该数字控制振荡器在操作中生成振荡器信号；以及除法器，在操作中将振荡器信号除以N。在一个实施例中，调整ALM载波时钟的相位包括控制除法器的参数。在一个实施例中，所述除法器包括计数器，其在操作中执行除以N并输出ALM载波时钟，并且控制除法器的参数包括基于读取器的载波时钟与锁定模式下的DPLL的ALM 载波时钟之间的先前相移将计数器复位为确定值。在一个实施例中，所述除法器包括计数器，其在操作中执行除以N并生成具有不同相位的多个输出信号，并且调整ALM载波时钟的相位包括选择多个输出信号中的具有与读取器的载波时钟与锁定模式下的DPLL的ALM载波时钟之间的先前相移最接近的相位的输出信号。在一个实施例中， DPLL包括数字控制振荡器，并且DPLL在操作中基于当计数器被复位为确定值时的确定值与计数器的实际值之间的差值来调整数字控制振荡器的频率。在一个实施例中，传输电路装置在操作中传输近场通信协议信号。

在一个实施例中，一种通信系统包括标签读取器和标签，标签读取器在操作中传输读取器载波时钟，标签包括：数字锁相环DPLL，其在操作中生成与读取器的载波时钟同步的有源负载调制ALM载波时钟；以及传输电路装置，其在操作中使用ALM载波时钟将数据帧传输至读取器，其中生成ALM载波时钟包括：在数据帧的传输之间，将DPLL置于闭合DPLL的反馈环路的操作的锁定模式；并且在具有持续时间的传输数据帧内，在传输数据帧的持续时间内，将DPLL置于打开反馈环路的操作的保持模式；并且在传输数据帧的持续时间期间，至少一次地调整ALM载波时钟的相位。在一个实施例中，DPLL 包括：数字控制振荡器，具有等于读取器的载波时钟的频率的N倍的振荡器频率，该数字控制振荡器在操作中生成振荡器信号；以及除法器，在操作中将振荡器信号除以N。在一个实施例中，传输电路装置在操作中将近场通信协议信号传输至读取器。

根据一个实施例，通过将应答器应答帧外的数字锁相环DPLL的振荡器频率与读取器载波时钟的频率对准并且在应答器应答帧内保持振荡器频率且偶尔校正生成的ALM载波时钟的相位以将这两个时钟的相位差的变化保持在目标范围内来执行应答器的帧内同步。

换句话说，在一个实施例中，仍然执行IFS同步，但是具有相位调整且同时保持DPLL处于其保持模式。

相位校正可以取决于所使用的通信协议。例如，如上所述，应答器应答信号的最大相位漂移与完整应答器应答帧内的读取器载波信号相比，在ISO/IEC 14443标准的草案修正中被指定为30°。

在一个实施例中，一种使用有源负载调制(称为ALM)从应答器到读取器的无线通信方法包括：将数据帧从应答器传输至读取器以及读取器载波时钟与由接收所述读取器载波时钟的数字锁相环 (DLL)生成的ALM载波时钟之间的同步。

在一个实施例中，所述同步包括：

在每个传输帧外，将所述数字锁相环置于闭合数字锁相环的反馈环路的锁定模式；

在每个传输帧内，将所述数字锁相环置于打开所述反馈环路的保持模式并且至少一次地校正所述ALM载波时钟的相位，以将所述ALM载波时钟和所述读取器时钟之间的相位差的变化保持在目标范围内。

因此，在一个实施例中，DPLL仅在应答器应答帧外运行，这意味着环路滤波器特性仅在这种情况下必须优化。相位调整也可以通过修复的读取器载波信号的单个脉冲来进行，这意味着可以简化阻尼系统，或者在某些情况下根本不需要阻尼系统。

虽然理论上可以在每个传输帧内校正所述ALM载波时钟的相位仅一次，由此导致使用非常精确的数字控制振荡器，但在一个实施例中，可以期望避免这种精度约束来在每个传输帧内偶尔校正相位但校正多次(例如，周期性地)的实施例。这有利于使用传统的数字控制振荡器，而不需要任何与其精度有关的特定要求。

例如，可以在应答帧的一些传输突发之间、最终在每个传输突发之间进行相位校正，或者当发生BPSK码的一些相位变化时(例如当 BPSK信号的相位改变时)执行相位校正，使得附加没有传输的子载波半周期。

根据一个实施例，所述数字锁相环包括数字控制振荡器，其具有的振荡器频率等于读取器载波时钟的频率的N倍，并为除法器生成振荡器信号，除法器执行除以N以输出所述ALM载波时钟；并且校正所述ALM载波时钟的相位包括控制所述除法器的参数。

在一个实施例中，所述除法器包括计数器，计数器执行除以N以输出所述ALM载波时钟，控制所述除法器的参数例如包括：当数字锁相环处于其锁定模式时，将计数器复位为与读取器载波时钟和输出的ALM载波时钟之间的相移相对应的预设值。

在一个实施例中，所述除法器包括计数器(例如，约翰逊计数器)，其执行除以N并且被配置为传送具有不同相位的多个输出信号，校正所述ALM载波时钟的相位例如包括：当数字锁相环处于其锁定模式时，选择具有与读取器载波时钟和输出的ALM载波时钟之间的相移相对应的期望相位最接近的相位的输出信号。

根据一个实施例，当包括具有振荡器频率的数字控制振荡器的所述数字锁相环处于其保持模式时，该方法可以包括：根据所述ALM 载波时钟的相位校正来校正所述数字控制振荡器的频率。

在一个实施例中，校正数字控制振荡器的频率例如可以包括：

当计数器被复位到所述预设值时，确定预设值与计数器的实际值之间的差值；

根据所述差值确定频率差；以及

使用所述频率差来校正所述数字控制振荡器的频率。

在一个实施例中，提出了一种应答器，其被配置为使用有源负载调制(称为ALM)向读取器进行无线通信，所述应答器包括：

传输装置，被配置为通过天线向读取器传输帧，

同步装置，包括适于接收所述读取器载波时钟并生成ALM 载波时钟的数字锁相环；

第一校正装置，被配置为校正所述ALM载波时钟的相位，以将所述ALM载波时钟和所述读取器载波时钟之间的相位差的变化保持在目标范围内；以及

控制装置，被配置为在每个传输帧外，将所述数字锁相环置于闭合反馈回路的锁定模式；

在每个传输帧内，将所述数字锁相环置于打开反馈环路的保持模式，并至少一次地激活所述第一校正装置。

在一个实施例中，所述控制装置被配置为在每个传输帧内多次激活所述第一校正装置。

根据一个实施例，所述数字锁相环包括数字控制振荡器，其具有的振荡器频率等于读取器载波时钟的频率的N倍，并且被配置为生成振荡器信号给除法器，除法器被配置为执行除以N，用于输出所述 ALM载波时钟，并且所述第一校正装置被配置为通过控制所述除法器的参数来校正所述ALM载波时钟的相位。

根据一个实施例，所述除法器包括计数器，其被配置为执行除以 N用于输出所述ALM载波时钟，并且所述第一校正装置被配置为通过将计数器复位为与数字锁相环处于其锁定模式时的读取器载波时钟与输出的ALM载波时钟之间的相移相对应的预设值来控制所述除法器的参数。

根据一个实施例，所述除法器包括计数器，其被配置为执行除以 N并传送具有不同相位的多个输出信号，并且所述第一校正装置被配置为通过选择具有与数字锁相环处于其锁定模式时的读取器载波时间与输出的ALM载波时间之间的相移相对应的期望相位最接近的相位的输出信号来校正所述ALM载波时钟的相位。

根据一个实施例，所述数字锁相环包括具有振荡器频率的数字控制振荡器，并且所述应答器还包括第二校正装置，第二校正装置被配置为当所述数字锁相环处于其保持模式时，根据所述ALM载波时钟的相位校正来校正所述数字控制振荡器的频率。

根据一个实施例，所述第二校正装置包括确定装置，其被配置为当计数器被复位为预设值时确定所述预设值与计数器的实际值之间的差值，并且根据所述差值确定频率差，并且所述第二校正装置被配置为使用所述频率差来校正所述数字控制振荡器的频率。

根据一个实施例，应答器被配置为根据NFC协议(例如根据 ISO/IEC 14443型B协议)向所述读取器进行无线通信。

附图说明

图1是包括应答器和读取器的系统的一个实施例的功能框图。

图2示出了ISO/IEC 14443型B位的示例性位周期。

图3示出了包含在数据信号中的一系列位1、0、1、0的示例。

图4示出了数据帧的数据字节的示例。

图5示出了ALM载波信号的示例性突发。

图6示出了示例性突发信号和天线处的对应信号STXA。

图7是数字锁相环的实施例的功能框图。

图8是数字锁相环的计数器的实施例的功能框图。

图9是数字锁相环的计数器的实施例的功能框图。

图10和图11是示出复位计数器的实施例的定时图。

图12和图13是示出复位计数器的实施例的定时图。

图14是数字锁相环的除法器的实施例的功能框图。

图15是数字锁相环的除法器的实施例的功能框图。

具体实施方式

在下面的描述中，为了提供对设备、系统、方法和物品的各种实施例的透彻理解，阐述了某些细节。然而，本领域的技术人员将理解，在没有这些细节的情况下，可以实施其他实施例。在其他情况下，例如与电路(诸如晶体管、乘法器、加法器、除法器、比较器)、集成电路、逻辑门、有限状态机、RFID标签、RFID读取器、天线、存储器、总线系统等相关联的已知结构和方法没有被示出或者没有在一些附图中进行详细描述，以避免不必要地模糊实施例的描述。

除非上下文另有要求，否则在遵循的说明书和权利要求中，词语“包括”及其衍生词(诸如“包含”)应被解释为开放的、包容的意义，即“包括但不限于”。

在本说明书的全文中，对“一个实施例”或“实施例”的引用表示在至少一个实施例中包括与该实施例相关描述的特定特征、结构或特性。因此，在本说明书中的不同位置出现措辞“在一个实施例中”或者“在实施例中”不是必须表示相同的实施例或所有实施例。此外，可以在一个或多个实施例中以任何合适的方式组合特定的特征、结构或特性以获得进一步的实施例。

提供标题只是为了方便起见，并且不解释本公开的范围或意义。

图中元件的大小和相对位置不一定按比例绘制。例如，各种元件的形状和角度没有按比例绘制，并且这些元件中的一些被放大和定位以提高绘图清晰度。此外，所绘制元件的特定形状不一定用于传达关于特定元件的实际形状的任何信息，并且仅为了在图纸中容易识别而被选择。

在作为系统100的功能框图的图1中，参考标号TG指定应答器或标签，其被配置为无线通信至例如根据ISO/IEC 14443型B协议读取有源负载调制ALM的读取器RD。

应答器TG包括传输装置(例如，电路装置)，其被配置为通过天线ANT向读取器RD发送包括ALM载波突发的帧。

所述天线包括电感元件L以及一个或多个电容器C。

应答器包括耦合至解码电路12的解调电路10，用于通过天线 ANT接收来自读取器RD的数据。

解码电路12向处理单元或电路13(例如，处理器、处理核心等) 提供数据，该处理单元还提供将要发送给读取器的数据。

例如，数据可以是NFC(近场通信)应用的应用数据，诸如交易、支付等。

电路11提取具有与读取器载波频率fc相等的频率的时钟CKR，其例如等于ISO/IEC 14443中的13,56MHz。时钟CKR被称为读取器载波时钟。

传输装置包括编码装置(例如，编码器电路)14，其被配置为在这里执行二进制相移键控(BPSK)数据编码。

编码装置14使用子载波(这里为847,5KHz子载波)向调制装置 (例如，调制器电路)17(例如，属于传输装置)提供数据调制信号 SD。

如图2所示，将被传输的位b的一个位周期包含8个子载波周期 T1，其对应于例如ISO/IEC 14443类型B 106kbps。换句话说，8个子载波周期被用于106kbps(fc/128)的比特率。在较高的比特率下，子载波周期的数量较少。

位b的逻辑值取决于位周期开始时的状态高或低。例如，以高状态开始并以低状态结束的位周期可以被认为是逻辑“1”，而从低状态开始且以高状态结束的位周期可以被认为是逻辑“0”。当然，这个约定可以被颠倒。

图3示出了包含在数据信号SD中的一系列位1、0、1、0的示例。

使用LSB第一数据格式执行卡或标签与读取器之间的数据通信。如图4所示，数据的每个字节BY以“0”起始位和“1”停止位来传输。停止位、起始位和每个数据位是一个基本时间单位(ETU)的长度(9.439μS)。ISO/IEC 14443定义字符(字节)包括起始位、八个数据位(LSB第一、MSB最后)和停止位。

此外，每个帧FR在第一数据字节BY之前包括所谓的起始帧 (SOF)，其包括至少10位“0”和2位“1”。

调制装置17接收调制数据信号SD以及ALM时钟(称为ALM 载波时钟)，CKALM有利地由数字锁相环(DPLL)电路16提供。调制装置17被配置为用所述数据编码执行子载波调制，用于为天线 ANT生成信号STX。

如图5所示，该信号STX包括ALM载波SC的突发BST(所述 ALM载波SC具有这里等于13,56MHz的频率)。

两个连续突发BST由没有信号从应答器传输至读取器的间隙隔开。

在子载波周期T1的每一个半周期中，存在信号传输包含载波信号SC的8个周期。

图6中示出了信号STX和天线处的对应信号STXA。

如图6所示，在生成之后，每一代ALM载波突发BST产生天线处的信号振荡OSC，其由于特定的阻尼装置(如果有的话)而会衰减，或者例如如果天线的品质因数是中等的(例如，如上述欧洲专利申请第17169020号所公开的小于或等于8)，则其会自然地减小。

在图6中，天线处存在的信号SRD对应于存在于应答器天线上的读取器载波信号。

如果现在再参考图3，则会在帧传输期间发生一些相位变化 PCH1、PCH2、PCH3。

当传输具有两个不同的逻辑值的两个连续位时，发生每个相位变化。

根据两位之间的1到0或0到1的转换，相位变化可以发生在没有来自应答器的信号传输的间隙期间例如作为相位变化PCH1和 PCH3或者存在信号传输的周期期间例如作为相位变化PCH2。

换句话说，如图5所示，在相位变化PCH1之前的子载波的半周期Ta2以及该相位变化之后的半周期Ta1期间不生成突发时，发生如相位变化PCH1的相位变化。

现在再次参照图1，被配置为在读取器载波时钟CKR和ALM载波时钟CKALM之间执行同步的同步装置包括适于接收读取器载波时钟CKR并生成ALM载波时钟CKLM的数字锁相环(DPLL)16。

应答器还包括第一校正装置或相位校正电路装置18，其被配置为向DPLL传递校正信号(例如，预设值PRS)以校正ALM载波时钟 CKALM的相位，从而保持目标范围内的ALM载波时钟CKLM和读取器载波时钟CKR之间的相位差的变化。

应答器还包括被配置为传送控制信号SCTRL的控制装置或环路控制电路15：

在每个传输帧FR外，将所述数字锁相环16置于反馈环路闭合的锁定模式；并且

在每个传输帧FR内，将所述数字锁相环置于保持模式，在保持模式中，反馈环路被打开，并且在每个传输帧内将第一校正装置激活至少一次。在一个实施例中，可以采用两个控制信号(例如，控制反馈应用的控制信号和激活相位校正的控制信号)。

控制装置15可实施为软件模块或由逻辑电路来实施。

当控制信号SCTRL具有第一逻辑值时，DPLL 16被置于保持模式，其中在每个传输帧内打开反馈环路。

并且，在每个传输帧外，控制信号STRL具有第二逻辑值，响应于此，DPLL 16被置于闭合用于执行时钟CKR和CKALM之间的频率同步的反馈环路的锁定模式。

如图7所示，DPLL 16包括基于时间-数字转换器的相位频率检测器160，接着是数字环路滤波器161，随后是数字控制振荡器(DCO) 162，接着是包括除法器163的反馈环路。除法器的输出被连接至基于时间-数字转换器的相位频率检测器160的第二入口。

有效实现(小尺寸)可以包括在高频(几百MHz或更高)下运行DCO。这就是为什么这里提供分频块来生成ALM载波时钟 CKALM以与读取器载波时钟同相(这里具有等于13,56MHz的频率) 的原因。

基于时间-数字转换器的相位频率检测器160的第一输入接收从读取器载波信号中提取的时钟CKR。

DCO由数字环路滤波器161传送的DCO控制字来控制。

当响应于控制信号SCTRL，DPLL被置于保持模式时，反馈环路被打开，并且在打开环路之前的最后DCO控制字被存储并用于在保持模式中控制DCO。

由于DCO控制是数字的，所以使用DCO的系统中频差的唯一来源是由PLL系统生成的频率差，其中DCO被诱导，并且在PLL之前的时刻的输入载波信号被搁置。给定控制字值处的DCO频率仅在电源电压或温度变化的情况下漂移。这些变化在对应于应答器应答的时间段(几十毫秒)内是可忽略的。

因此，可以假设DCO频率在应答器应答帧FR内不变化。因为 DCO频率在应答器应答帧内不改变，因此不必将DPLL 16锁定在应答器应答帧FR内以校正频率。因此，只校正ALM时钟CKALM的相位就足够了。

换言之，DPLL仅在应答器应答帧外运行，这意味着环路滤波器特性只需在这种情况下被优化。相位调整也可以理论上在帧FR内进行至少一次。因此，可以简化特定阻尼系统，或者在某些情况下根本不需要。

实际上，为了避免实施过精确的DCO，一个实施例可以在每个传输帧FR内多次调整相位。

例如，可以在每个突发BST或PCH1或PCH3类型的每个相位变化(图3)或在每个相变PCH1之间执行相位调整。

根据图7所公开的实施例，除法器163提供有新输入，其适于接收预设值PRS，以将除法器的状态复位为该预设值。

由于所生成的ALM时钟与读取器载波时钟不完全相同，所以两个信号之间的相位差在时间上漂移。为了使相位漂移保持在规定限制内，通过在每个传输帧FR内至少一次地预设除法器来校正相位。通过DCO频率和读取器载波频率之间的比率来限定这种相位调整的粒度。为了简化除法器，该比率可以设置为整数值。这将相位调整的粒度限定为360°/n。该粒度是对相位变化的额外贡献，并且必须考虑到。例如，如果DCO频率设置为应答器载波频率的64倍，则一个除法器计数对应于360°/64(5.625°)，这也是相位调整系统的粒度。这是由于相位调整系统的粒度所引起的相位变化。

为了恢复，DPLL 16以以下方式进行操作：

DPLL仅在应答器应答帧外运行，其中读取器载波时钟总是出现在DPLL输入上。在应答器应答帧开始之前，DPLL反馈环被搁置，数字环路滤波器的输出上的DCO控制字的值被存储并用于在完整应答器应答帧期间限定DCO频率。在应答器内部应答帧内，生成的ALM时钟CKALM的相位偶尔通过用预设值PRS复位除法器来校正。

根据图8所示的实施例，除法器163包括计数器1630，该计数器被配置为接收由DCO输出的振荡器信号，并执行用于输出所述ALM 载波时钟CKALM的N(这里，N＝64)的除法。

一般来说，第一校正装置18被配置为在存在复位脉冲RSP的情况下，通过将计数器1630复位到预设值PRS来控制所述除法器的参数。

如图9所示，计数器1630包括几个触发器，最后一个触发器传送时钟CKALM。

并且，预设值PRS在这里是一个数字字，例如存储在所述第一校正装置的寄存器中，适于复位多个触发器来为计数器1630给出所述预设值。

一般来说，预设值对应于当数字锁相环16处于其锁定模式时的读取器载波时钟CKR与输出ALM时钟CKLALM之间的相移。

更确切地，图10和图11示出了用预设值复位计数器1630的第一示例。

图10示意性示出了当DPLL处于其锁定模式时以及当锁定模式中的信号CKR和CKALM之间没有相移时的时钟CKR、时钟CKALM 和计数器1630的计数器值的时间演变。

图11示出了当DPLL处于其保持模式时相同信号CKR和 CKALM以及计数器值的时间演变。

在该示例中，一度，两个信号CKR和CKALM之间的相位差等于数字控制振荡器的N个周期。因此，当计数器响应于复位脉冲RSP 复位时，预设值等于0，因为在该实施例中，在DPLL的锁定模式中的时钟CKR和时钟CKALM之间没有相移。

在该相位调整之后，信号CKALM和信号CKR再次对齐，并且已经执行IFS同步。

图12和图13示出了在DPLL 16的锁定模式中存在由时钟CKR 和时钟CKALM之间的数字控制振荡器传送的振荡器信号的10个周期的相移的情况。

因此，如图13所示，当DPLL处于其保持模式时，计数器响应于复位脉冲RSP复位到等于64-10的预设值，以再次获得时钟CKR 和时钟CKALM之间的振荡器信号的10个周期的相移。

在图14所公开的实施例中，除法器163包括约翰逊计数器，其被配置为执行N除法(这里除以64)，并传送具有不同相位PH0-PHn 的多个输出信号。

并且，第一校正装置或相位校正电路18被配置为通过选择具有与DPLL处于其锁定模式时的读取器载波时钟与输出ALM时钟之间的相移相对应的期望相位最接近的相位的输出信号来校正ALM载波时钟CKALM的相位。

更确切地，在该示例中，如果假设当DPLL处于其锁定模式时，信号CKR和CKALM之间的相位偏移等于振荡器信号的10个周期，则第一校正装置将发送调整信号PHJ，以选择第十相位PH9。

通过添加数字处理块，另外可以减少传输帧FR内的生成ALM时钟和读取器载波时钟频率之间的差，而不锁定DPLL环路。这可以通过观察在允许发射复位脉冲的时刻(例如，在用预设值进行复位的时刻)，除法器预设值与除法器的实际状态之间的差异来进行。这种差异提供了关于在从中可以计算两个频率的差的两个同步时间点之间的时间段累积的相位误差的信息。然后，可以使用关于计算的频率差的信息来校正DCO频率。

图15示出了图7所示的系统，其中增加了校正传输帧FR内的 DCO频率的可能性。

提供第二校正装置，包括确定装置或频率校正电路装置1800，其被配置为当计数器复位到所述复位值时确定预设值PRS和计数器的实际值之间的差值，并从所述差异中确定频率差。

所述第二校正装置被配置为使用所述频率差来校正数字控制振荡器162的频率。

如图所示，提供加法器1801，用于将频率差添加到从数字环路滤波器161输出的DCO控制字。

上述各个实施例可以组合以提供进一步的实施例。实施例的各方面可以被修改，如果必要的话，采用各种专利、申请和出版物的概念来提供进一步的实施例。

这些和其他变化可以根据上述详细描述对实施例进行。一般而言，在以下权利要求中，所使用的术语不应被解释为将权利要求限制为说明书和权利要求中所公开的具体实施例，但应理解为包括所有可能的实施例以及这些权利要求的全部等效范围。因此，权利要求不受本公开的限制。