一种基于ARM的实时工业以太网IO装置的制作方法

本实用新型涉及IO装置，具体涉及一种基于ARM的实时工业以太网IO装置。

背景技术：

在工业控制领域，特别是运动控制领域，需要较高的数据传输速度，IO装置作为信号输入和输出的载体模块，相应的也需要有对数据做快速处理的能力，传统的总线型IO装置单位时间内传送数据量少，传输慢，实时性差，无法满足高速的工业运动控制领域。

技术实现要素：

鉴于以上技术问题，本实用新型的目的在于提供一种基于ARM的实时工业以太网IO装置问题，解决现有技术中IO装置在单位时间内传送数据量少、传输慢和实时性差的问题。

本实用新型采用以下技术方案：

一种基于ARM的实时工业以太网IO装置，包括ARM芯片及其外围电路、ET1100以太网芯片、EEPROM电路和以太网信号电平转换电路，所述以太网信号电平转换电路包括RJ45接口、变压器芯片和PHY芯片，所述RJ45接口、变压器芯片和PHY芯片依次连接；

所述ET1100以太网芯片的MII接口与ARM芯片及其外围电路的输入端连接，所述PHY芯片输出端与ET1100以太网芯片的MII接口连接，输入的IO数据依次通过RJ45接口、变压器芯片和PHY芯片转变为MII接口电平信号后传送至ET1100以太网芯片，其中，传送至ET1100以太网芯片的MII接口电平信号的节点物理地址由ET1100以太网芯片的FMMU总线寄存器管理单元映射到逻辑地址，经ET1100以太网芯片映射后的MII接口电平信号通过ARM芯片及其外围电路输出。

进一步的，所述ARM芯片采用STM32芯片。

进一步的，所述ET1100以太网芯片的输出端与EEPROM电路的输入端连接，以MII接口电平信号以及ET1100以太网芯片的寄存器信息存入EEPROM电路。

进一步的，所述EPROM电路包括M24C16WDW6记忆芯片，所述M24C16WDW6记忆芯片通过其引脚EEPROM-CLK和引脚EEPROM-DATA与ET1100以太网芯片的引脚连接，以ET1100以太网芯片的数据保存在EEPROM电路中。

相比现有技术，本实用新型的有益效果在于：

本实用新型通过以太网信号电平转换电路转换为MII接口电平信号，再通过ET1100以太网芯片的MII接口接收数据，以及通过ET1100以太网芯片的FMMU总线寄存器管理单元将数据中的节点物理地址映射到逻辑地址中，由于地址的映射使得数据交换更快，实时性更好，实现对输入的电压信号通过以太网的技术快速传输，解决了现有IO装置单位时间传输数据量少、实时性差和传输速度慢的问题。

附图说明

图1为本实用新型的结构示意图；

图2为本实用新型的STM32芯片及其外围电路的结构示意图；

图3为本实用新型的ET1100以太网芯片电路的结构示意图；

图4为本实用新型的EEPROM电路的结构示意图；

图5为本实用新型的以太网信号电平转换电路的结构示意图。

具体实施方式

下面，结合附图以及具体实施方式，对本实用新型做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例：

实施例：

请参照图1-5所示，一种基于ARM的实时工业以太网IO装置，请参照图1所示，包括ARM芯片及其外围电路、ET1100以太网芯片、EEPROM电路和以太网信号电平转换电路，所述以太网信号电平转换电路包括RJ45接口、变压器芯片和PHY芯片，所述RJ45接口、变压器芯片和PHY芯片依次连接；

所述ET1100以太网芯片的MII接口与ARM芯片及其外围电路的输入端连接，所述PHY芯片输出端与ET1100以太网芯片的MII接口连接，输入的IO数据依次通过RJ45接口、变压器芯片和PHY芯片转变为MII接口电平信号后传送至ET1100以太网芯片，其中，传送至ET1100以太网芯片的MII接口电平信号的节点物理地址由ET1100以太网芯片的FMMU总线寄存器管理单元映射到逻辑地址，经ET1100以太网芯片映射后的MII接口电平信号通过ARM芯片及其外围电路输出。

优选的，所述ET1100以太网芯片的输出端与EEPROM电路的输入端连接，以MII接口电平信号以及ET1100以太网芯片的寄存器信息存入EEPROM电路。优选的，所述ARM芯片采用STM32芯片。

具体的，请参考图2所示，STM32芯片及其外围电路包括STM32F103RBT6最小系统、USB接口电路、电源电路、JTAG下载电路、状态指示灯模块电路和排针电路；其中电容C4、电容C5和晶振Y1组成一级晶振电路，电容C6、电容C7和晶振Y2组成二级晶振电路，以给STM32芯片提供时钟源，PA引脚、PB引脚和PC引脚作为电路的IO引脚，实现IO数据的输出。另外，引脚SPI2_MOSI、SPI2_MISO和SPI2_NSS分别作为数据线、地址线和控制线组成SPI串行外设接口，通过组成的SPI串行外设接口与ET1100以太网芯片进行通信。

请参考图3所示，ET1100以太网芯片包括8位微处理器、PDI接口和两个MII接口(MII接口即媒体独立接口，也叫介质无关接口。它是IEEE-802.3定义的以太网行业标准，具体是包括一个数据接口和一个MAC和PHY之间的管理接口)，两个MII接口分别为接口PHY1_LINK_MII0和接口PHY1_LINK_MII1，其中，ET1100以太网芯片输出时钟信号给PHY芯片，并通过EEPROM电路的引脚EEPROM-CLK和引脚EEPROM-DATA与EEPROM电路的M24C16WDW6芯片连接。

请参考图4所示，EEPROM电路主要是由M24C16WDW6记忆芯片组成，通过时钟信号线和数据信号线来执行对该芯片的操作，通过引脚EEPROM-CLK和引脚EEPROM-DATA，与ET1100以太网芯片的引脚连接，以实现将ET1100以太网芯片的数据保存在EEPROM电路中。

请参考图5所示，以太网信号电平转换电路具体的包括RJ45接口、变压器芯片和PHY芯片，所述RJ45接口、变压器芯片和PHY芯片依次连接，其中，变压器芯片采用HR961160C芯片，PHY芯片采用KSZ8721SL1芯片，输入的IO数据通过RJ45接口传送至HR961160C芯片，HR961160C芯片的数据通过TX1_P引脚、TX1_N引脚、RX1_P引脚和RX1_N引脚将数据传到PHY芯片中。

本发明是基于EtherCAT以太网通讯协议的IO装置，采用标准的以太网口传送数据，IO数据从RJ45接口进去，经过变压器芯片和PHY芯片，将以太网信号转化为ET1100以太网芯片的MII接口电平信号，并通过ET1100以太网芯片的其中一个MII接口接收数据，并通过内置的FMMU总线寄存器管理单元将数据中的节点物理地址映射到逻辑地址中。由于地址的映射使得数据交换更快，实时性更好。STM32芯片通过数据线，控制线和地址线实现对这些逻辑地址的操作，STM32芯片既可以读取MII接口的数据，也可以接收ET1100以太网芯片从它其他MII接口发出的数据；这样，ET1100以太网芯片的数据经过数据线、控制线和地址线传送至STM32芯片，并从STM32芯片的IO引脚中输出，实现IO数据的输入和输出。本申请的IO装置基于以太网技术，传输速度达到百兆，一条以太网报文帧可以传送近1500个字节。

对本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及形变，而所有的这些改变以及形变都应该属于本实用新型权利要求的保护范围之内。