IC芯片的制作方法

本发明涉及一种ic芯片，该ic芯片包括紧凑型宽带dc阻断电路。

背景技术：

当在ic(集成电路)之间执行高速电信号通信时，ic通常通过特性阻抗z0为50ω的传输线(传输介质)进行连接。用于阻抗匹配的50ω的电阻器分别布置在传输线的发送端侧和接收端侧。在发送侧ic的操作电压(dc操作点)与接收侧ic的操作电压之间存在差异的情况下，切断信号的dc分量的dc阻断电容器布置在ic之间。

图33示出了包括dc阻断电容器的一般信号发送/接收布置的示例。在图33中所示的例子中，发送侧电路10-1和用于阻抗匹配的50ω的电阻器11-1布置在发送侧ic1-1中，并且接收侧电路10-2和用于阻抗匹配的50ω的电阻器11-2布置在接收侧ic1-2中。ic1-1和ic1-2通过传输线101进行连接，并且dc阻断电容器3布置在传输线101的中间。

在图33中所示的例子中，由于dc阻断电容器3和接收侧的50ω的电阻器11-2形成高通滤波器，因此切断(阻断)信号的包括dc分量在内的低频分量。然而，在对具有从几gbps到几十gbps的宽带的基带信号进行处理的应用的情况下，需要使约1mhz或更大的信号频率分量通过，因此需要将高通滤波器的截止频率设置为约1mhz或更小。

如图34所示的使用电容器c和电阻器r的高通滤波器的传递函数如下。

vout(s)/vin(s)＝1/{1+(1/scr)}...(1)

根据公式(1)，可以看出，当电阻器r的值是50ω的固定值以确保阻抗匹配时，电容器c需要被设置为约5nf或更大(nf量级)以实现约1mhz的截止频率。就专用面积而言，难以通过一般的半导体工艺在芯片上制造nf量级的电容器，并且dc阻断电容器需要安装在外部(芯片外)(参见非专利文献1)。

然而，由于外部电容器的尺寸为几百平方微米至几平方毫米，因此其问题是阻止了组装有外部电容器的模块等的小型化。

相关技术文献

非专利文献

非专利文献1：h.wakita，etal.，″36-ghz-bandwidthquad-channeldrivermoduleusingcompactqfnpackageforopticalcoherentsystems″，electricalperformanceofelectronicpackagingandsystems(epeps)，2015

技术实现要素：

本发明要解决的技术问题

为了解决上述问题而做出本发明，并且本发明的目的是实现一种紧凑型宽带dc阻断电路，该紧凑型宽带dc阻断电路可以在确保阻抗匹配的同时安装在ic芯片上。

解决问题的方案

根据本发明的ic芯片是一种ic芯片，其特征在于包括：焊盘，连接到芯片外部的第一传输线；信号线，其一端连接到焊盘；终端电阻器，连接到信号线的另一端并被配置为终止第一传输线；接收侧输入单元电路，被配置为接收经由第一传输线从发送侧发送的信号；以及电容器，插入在信号线和终端电阻器的节点与接收侧输入单元电路的输入端子之间。

本发明的效果

根据本发明，可以通过在ic芯片的接收侧输入单元电路的输入端子与信号线和终端电阻器之间的节点之间布置电容器，来实现可以安装在ic芯片上的紧凑型宽带dc阻断电路。结果是，本发明可以实现包括紧凑型宽带dc阻断电路的ic芯片。

附图说明

图1是示出了根据本发明的第一实施例的接收侧ic芯片的布置的电路图；

图2是示出了根据本发明的第二实施例的接收侧ic芯片的布置的电路图；

图3是示出了根据本发明的第三实施例的接收侧ic芯片的布置的电路图；

图4是示出了根据本发明的第四实施例的接收侧ic芯片的布置的电路图；

图5是示出了根据本发明的第五实施例的接收侧ic芯片的布置的电路图；

图6是示出了根据本发明的第五实施例的接收侧ic芯片的另一布置的电路图；

图7是示出了根据本发明的第六实施例的接收侧ic芯片的布置的电路图；

图8是示出了根据本发明的第六实施例的接收侧ic芯片的另一布置的电路图；

图9是示出了根据本发明的第七实施例的接收侧ic芯片的布置的电路图；

图10是示出了根据本发明的第七实施例的接收侧ic芯片的另一布置的电路图；

图11是示出了根据本发明的第八实施例的接收侧ic芯片的布置的电路图；

图12是示出了根据本发明的第八实施例的接收侧ic芯片的另一布置的电路图；

图13a和图13b是示出了根据本发明的第一实施例至第四实施例的接收侧输入单元电路的输入级的布置的示例的电路图；

图14a和图14b是示出了根据本发明的第五实施例至第八实施例的接收侧输入单元电路的输入级的布置的示例的电路图；

图15是示出了根据本发明的第三实施例、第四实施例、第七实施例和第八实施例的偏置施加电路的布置的示例的电路图；

图16是示出了根据本发明的第十二实施例的接收侧ic芯片的布置的电路图；

图17是示出了根据本发明的第十二实施例的接收侧ic芯片的另一布置的电路图；

图18是示出了通过仿真进行的评估所针对的常规的接收侧ic芯片的布置的电路图；

图19是示出了常规的接收侧ic芯片和本发明的接收侧ic芯片的频率特性仿真结果的图；

图20是示出了根据本发明的第十三实施例的接收侧ic芯片的布置的电路图；

图21是示出了根据本发明的第十三实施例的接收侧ic芯片的另一布置的电路图；

图22是示出了根据本发明的第十三实施例的接收侧ic芯片的又一布置的电路图；

图23是示出了根据本发明的第十三实施例的接收侧ic芯片的再一布置的电路图；

图24是示出了根据本发明的第十四实施例的接收侧ic芯片的布置的电路图；

图25是示出了根据本发明的第十四实施例的接收侧ic芯片的另一布置的电路图；

图26是示出了根据本发明的第十四实施例的接收侧ic芯片的又一布置的电路图；

图27是示出了根据本发明的第十四实施例的接收侧ic芯片的再一布置的电路图；

图28是示出了根据本发明的第十五实施例的接收侧ic芯片的布置的电路图；

图29是示出了根据本发明的第十五实施例的接收侧ic芯片的静电放电保护电路的布置的电路图；

图30是示出了根据本发明的第十五实施例的接收侧ic芯片的另一布置的电路图；

图31是示出了根据本发明的第十五实施例的接收侧ic芯片的又一布置的电路图；

图32是示出了根据本发明的第十五实施例的接收侧ic芯片的再一布置的电路图；

图33是示出了通常使用的经由dc阻断电容器的ic之间的连接布置的示例的图；以及

图34是用于说明高通滤波器的布置和传递系数的图。

具体实施方式

为了解决上述问题，本发明提供了一种紧凑型宽带dc阻断电路，该紧凑型宽带dc阻断电路可以在确保50ω的阻抗匹配的同时安装在ic芯片上。在本发明中，通常布置在发送侧ic芯片与接收侧ic芯片之间的传输线上的阻断电容器被布置在接收侧ic芯片上。

[第一实施例]

在下文中将参考附图来描述本发明的实施例。图1是示出了根据本发明的第一实施例的接收侧ic芯片的电路图。接收侧ic芯片1a至少包括：焊盘15，连接到芯片外部的传输线2，传输线2的特性阻抗z0为50ω；信号线16，其一端连接到焊盘15；接收侧输入单元电路10，接收经由传输线2从发送侧ic芯片(未示出)发送的信号s；用于阻抗匹配的50ω的终端电阻器11，连接在预定电压与信号线16的另一端之间，并终止传输线2；电容器12，插入在信号线16和终端电阻器11的节点a与接收侧输入单元电路10的输入端子in之间。

在这样的接收侧ic芯片1a中，根据该实施例的片上dc阻断电路由电容器12形成。

在该实施例中，需要增加接收侧输入单元电路10的输入阻抗zin，以使电容器12具有可以安装在芯片上的尺寸。稍后将描述以什么程度设置输入阻抗zin。

[第二实施例]

接下来将描述本发明的第二实施例。图2是示出了根据本发明的第二实施例的接收侧ic芯片的布置的电路图。根据该实施例的接收侧ic芯片1b具有与第一实施例相同的布置，但是特征在于，从信号线16和终端电阻器11的节点a到接收侧输入单元电路10的输入端子in的长度l比由接收侧ic芯片1b(接收侧输入单元电路10)处理的信号s的最大频率分量的波长充分短。

例如，长度l可以被设置为小于由接收侧ic芯片1b(接收侧输入单元电路10)处理的信号s的最大频率分量的波长的1/20。通常，已知其长度l具有小于信号波长的1/20的尺寸的电路可以作为集总常数电路进行处理。也就是说，只要尺寸小于信号波长的1/20，即使在将发生反射波等的状态下，信号波形也不会受到影响。

[第三实施例]

接下来将描述本发明的第三实施例。图3是示出了根据本发明的第三实施例的接收侧ic芯片的布置的电路图。通过向第一实施例的布置添加偏置施加电路13来获得根据该实施例的接收侧ic芯片1c，该偏置施加电路13将直流偏置电压施加到接收侧输入单元电路10的输入端子in。

在该实施例中，为了使片上dc阻断电路的电容器12具有可以安装在芯片上的尺寸，接收侧输入单元电路10的输入阻抗zin和偏置施加电路13的输出阻抗zout需要增大。稍后将描述以什么程度设置输入阻抗zin和输出阻抗zout。

[第四实施例]

接下来将描述本发明的第四实施例。图4是示出了根据本发明的第四实施例的接收侧ic芯片的布置的电路图。根据该实施例的接收侧ic芯片1d具有与第三实施例相同的布置，但是特征在于，从信号线16和终端电阻器11的节点a到接收侧输入单元电路10的输入端子in的长度l比由接收侧ic芯片1d(接收侧输入单元电路10)处理的信号s的最大频率分量的波长充分短。以与第三实施例相同的方式，长度l可以被设置为小于由接收侧ic芯片1d(接收侧输入单元电路10)处理的信号s的最大频率分量的波长的1/20。

如上所述，通过使用具有在第一实施例至第四实施例中描述的特性的dc阻断电路布置，可以确保由在电容器12之前布置的50ω的终端电阻器11实现的阻抗匹配，并且当从信号线16和终端电阻器11的节点a观察接收侧输入单元电路10时，图34的电路中所示的电阻值r可以被设计为充分大。结果是，即使电容器12的值减小，高通滤波器的截止频率也可以被扩展到低频范围。

例如，在第一实施例和第二实施例的情况下，高通滤波器由电容器12和接收侧输入单元电路10的输入阻抗zin形成。可以基于公式(1)来设置输入阻抗zin(电阻器r的值)，使得高通滤波器的截止频率和电容器12的电容分别变为期望值。

而且，在第三实施例和第四实施例的情况下，高通滤波器由电容器12和接收侧输入单元电路10的输入阻抗zin与偏置施加电路13的输出阻抗zout的组合电阻形成。可以设置输入阻抗zin和输出阻抗zout，使得高通滤波器的截止频率和电容器12的电容分别变为期望值。例如，如果接收侧输入单元电路10的输入阻抗zin和偏置施加电路13的输出阻抗zout的组合电阻值被设计为约1mω，则实现1mhz的截止频率所需的电容器12的电容值可以为1pf或更小。也就是说，电容器12将具有可以安装在芯片上的尺寸。

另外，在第二实施例和第四实施例中，通过将从信号线16和终端电阻器11的节点a到接收侧输入单元电路10的输入端子in的长度l设计为比要进行处理的信号s的最大频率分量的波长充分短，可以抑制高频范围内的特性劣化(由于节点a与接收侧输入单元电路10之间的阻抗失配而引起的反射的影响)。

如上所述，通过使用根据第一实施例至第四实施例的电路布置，可以在确保50ω的阻抗匹配的同时实现可安装在ic芯片上的紧凑型宽带dc阻断电路。

[第五实施例]

尽管第一实施例至第四实施例示出了应用于处理单相信号s的电路的示例，但是本发明也可以应用于差分电路。图5是示出了根据本发明的第五实施例的接收侧ic芯片的布置的电路图。接收侧ic芯片1e至少包括：焊盘15p，连接到其特性阻抗z0为50ω的非反相侧传输线2p；焊盘15n，连接到其特性阻抗z0为50ω的反相侧传输线2n；信号线16p，其一端连接到焊盘15p；信号线16n，其一端连接到焊盘15n；接收侧输入单元电路10e，经由具有差分布置的传输线2p和2n从发送侧ic芯片(未示出)接收差分信号ds；用于阻抗匹配的50ω的终端电阻器11p，连接在预定电压与信号线16p的另一端之间，并终止传输线2p；用于阻抗匹配的50ω的终端电阻器11n，连接在预定电压与信号线16n的另一端之间，并终止传输线2n；电容器12p，插入在接收侧输入单元电路10e的非反相输入端子inp与信号线16p和终端电阻器11p的节点ap之间；以及电容器12n，插入在接收侧输入单元电路10e的反相输入端子inn与信号线16n和终端电阻器11n的节点an之间。

在这样的接收侧ic芯片1e中，根据该实施例的片上dc阻断电路由电容器12p和12n形成。

在该实施例中，为了使电容器12p和12n分别具有可以安装在芯片上的尺寸，接收侧输入单元电路10e的非反相侧输入阻抗zinp和反相侧输入阻抗zinn需要增大。稍后将描述以什么程度设置输入阻抗zinp和zinn。

注意，用于差分电路中的阻抗匹配的终端电阻器11p和11n可以以多种方式进行布置，可以被布置为如图5中所示的t形终端作为对抗共模噪声的措施，或者可以被布置为如图6中所示的接收侧ic芯片1f那样的π形终端。

[第六实施例]

下面将描述本发明的第六实施例。图7是示出了根据本发明的第六实施例的接收侧ic芯片的布置的电路图。根据该实施例的接收侧ic芯片1g具有与第五实施例相同的布置，但是特征在于，从非反相侧信号线16p和终端电阻器11p的节点ap到接收侧输入单元电路10e的非反相输入端子inp的长度lp、以及从反相侧信号线16n和终端电阻器11n的节点an到接收侧输入单元电路10e的反相输入端子inn的长度ln比由接收侧ic芯片1g(接收侧输入单元电路10e)处理的信号ds的最大频率分量的波长充分短。

以与第二实施例相同的方式，长度lp和ln可以被设置为小于由接收侧ic芯片1g(接收侧输入单元电路10e)处理的信号ds的最大频率分量的波长的1/20。

如在第五实施例中所描述的，可以布置如图7中所示的t形终端作为对抗共模噪声的措施，或者可以布置如图8中所示的接收侧ic芯片1h那样的π形终端。

[第七实施例]

接下来将描述本发明的第七实施例。图9是示出了根据本发明的第七实施例的接收侧ic芯片的布置的电路图。通过向第五实施例的布置添加偏置施加电路13p以及偏置施加电路13n来获得根据该实施例的接收侧ic芯片1i，偏置施加电路13p将dc偏置电压施加到接收侧输入单元电路10e的非反相输入端子inp，偏置施加电路13n将dc偏置电压施加到接收侧输入单元电路10e的反相输入端子inn。

在该实施例中，为了使电容器12p和12n具有可以安装在芯片上的尺寸，接收侧输入单元电路10e的输入阻抗zinp和zinn以及偏置施加电路13p和13n的输出阻抗zoutp和zoutn需要增大。稍后将描述以什么程度设置输入阻抗zinp和zinn以及输出阻抗zoutp和zoutn。

如在第五实施例中所描述的，可以布置如图9中所示的t形终端作为对抗共模噪声的措施，或者可以布置如图10中所示的接收侧ic芯片1j那样的π形终端。

[第八实施例]

接下来将描述本发明的第八实施例。图11是示出了根据本发明的第八实施例的接收侧ic芯片的布置的电路图。根据该实施例的接收侧ic芯片1k具有与第七实施例相同的布置，但是特征在于，从非反相侧信号线16p和终端电阻器11p的节点ap到接收侧输入单元电路10e的非反相输入端子inp的长度lp、以及从反相侧信号线16n和终端电阻器11n的节点an到接收侧输入单元电路10e的反相输入端子inn的长度ln的长度ln比由接收侧ic芯片1k(接收侧输入单元电路10e)处理的差分信号ds的最大频率分量的波长充分短。以与第六实施例相同的方式，长度lp和ln可以被设置为小于由接收侧ic芯片1k(接收侧输入单元电路10e)处理的信号ds的最大频率分量的波长的1/20。

如在第五实施例中所描述的，可以布置如图11中所示的t形终端作为对抗共模噪声的措施，或者可以布置如图12中所示的接收侧ic芯片11那样的π形终端。

如上所述，通过使用具有在第五实施例至第八实施例中描述的特性的ic芯片，可以在差分电路中获得与第一实施例至第四实施例相同的效果。在第五实施例和第六实施例的情况下，由电容器12p和接收侧输入单元电路10e的非反相侧输入阻抗zinp形成高通滤波器。可以基于公式(1)来设置输入阻抗zinp(电阻器r的值)，使得高通滤波器的截止频率和电容器12p的电容分别变为期望值。以相同的方式，由于由电容器12n和接收侧输入单元电路10e的反相侧输入阻抗zinn形成高通滤波器，所以可以设置输入阻抗zinn(电阻器r的值)，使得高通滤波器的截止频率和电容器12n的电容分别变为期望值。

而且，在第七实施例和第八实施例的情况下，由电容器12p以及接收侧输入单元电路10e的非反相侧输入阻抗zinp和偏置施加电路13p的输出阻抗zoutp的组合电阻形成高通滤波器。可以设置输入阻抗zinp和输出阻抗zoutp，使得高通滤波器的截止频率和电容器12p的电容分别变为期望值。以相同的方式，由于由电容器12n和接收侧输入单元电路10e的反相侧输入阻抗zinn与偏置施加电路13n的输出阻抗zoutn的组合电阻形成高通滤波器，因此可以设置输入阻抗zinn和输出阻抗zoutn，使得高通滤波器的截止频率和电容器12n的电容分别变为期望值。

[第九实施例]

接下来将描述根据第一实施例至第四实施例中的每一个的接收侧输入单元电路10的布置的示例。如上所述，需要布置具有高输入阻抗的接收侧输入单元电路10以实现根据第一实施例至第四实施例中的每一个的ic芯片。至于电路布置，在使用双极型晶体管的情况下，使用基极作为输入的电路是合适的，并且在使用fet(场效应晶体管)的情况下，使用栅极作为输入的电路是合适的。

也就是说，在双极型晶体管的情况下，优选使用如图13a中所示的由双极型晶体管q1和电流源is1形成的发射极跟随器，作为接收侧输入单元电路10的输入级的布置。而且，在fet的情况下，优选使用如图13b中所示的由fetq2和电流源is2形成的源极跟随器，作为接收侧输入单元电路10的输入级的布置。

[第十实施例]

接下来将描述根据第五实施例至第八实施例中的每一个的接收侧输入单元电路10e的布置的示例。以与第一实施例至第四实施例相同的方式，需要布置具有高输入阻抗的接收侧输入单元电路10e以实现根据第五实施例至第八实施例中的每一个的ic芯片。

在双极型晶体管的情况下，优选使用如图14a中所示的由双极型晶体管q3和q4、电阻器r1和r2以及电流源is3形成的差分电路，作为接收侧输入单元电路10e的输入级的布置。而且，在fet的情况下，优选使用如图14b中所示的由fetq5和q6、电阻器r3和r4以及电流源is4形成的差分电路，作为接收侧输入单元电路10e的输入级的配置。

[第十一实施例]

接下来将描述根据第三实施例、第四实施例、第七实施例和第八实施例的偏置施加电路13、13p和13n的布置的示例。可以通过分压器电路来实现根据第三实施例和第四实施例的偏置施加电路13，例如，如图15中所示，分压器电路由以下元件形成：一端连接到正电源电压vcc(在接收侧输入单元电路10由fet形成的情况下为vdd)且另一端连接到偏置施加电路13的输出端子的电阻器r5，以及一端连接到偏置施加电路13的输出端子且另一端连接到负电源电压vee(在接收侧输入单元电路10由fet形成的情况下为vss)的电阻器r6。

第七实施例和第八实施例的偏置施加电路13p和13n也可以通过分压器电路以相同的方式实现。

如上所述，为了使电容器12、12p和12n具有可以安装在芯片上的尺寸，需要增大电阻器r5和r6的电阻值以分别增大偏置施加电路13、13p和13n的输出阻抗zout、zoutp和zoutn。更具体地，可以根据从偏置施加电路13、13p和13n输出的相应偏置电压以及相应的所需的输出阻抗zout、zoutp和zoutn来设置电阻器r5和r6的值。

[第十二实施例]

接下来将描述本发明的第十二实施例。图16是示出了根据本发明的第十二实施例的接收侧ic芯片的布置的电路图。根据该实施例的接收侧ic芯片1m的特征在于，具有50ω或更大的特性阻抗z0的传输线14串联插入到根据第一实施例或第二实施例的布置的信号线16中。

在该实施例中，传输线14的插入可以在接收侧ic芯片1m的输入单元中抑制从输入端口(连接到传输线2的信号输入焊盘等)到终端电阻器11的寄生电容的影响。

传输线14可以应用于第一至第八实施例中的任何一个。如果将其应用于第五实施例至第八实施例，则如图17中所示，分别具有50ω或更大的特性阻抗z0的传输线14p和14n可以分别插入信号线16p和16n。尽管图17的布置示出了传输线14p和14n被应用于图5的情况，但是它们也可以以相同的方式应用于图6至图12中的每一个。

最后，在下文中将描述本发明的效果。为了证实本发明的效果，使用宽带放大器的示例，通过电路模拟器将在常规布置中使用具有可以安装在芯片上的尺寸的2.5pf的电容器的情况与在本发明的布置中使用该电容器的情况进行比较。

如图18中所示，传统布置使用如下布置：2.5pf的电容器120被插入在传输线2的端子与终端电阻器11和接收侧输入单元电路10的输入端子的节点之间。

另一方面，本发明的布置使用如下布置：图4中所示的根据第四实施例的接收侧ic芯片1d中的电容器12的电容为2.5pf。

图19是示出了常规的接收侧ic芯片和本发明的接收侧ic芯片的频率特性仿真结果的图。在图19中，附图标记180表示常规的接收侧ic芯片的频率特性，附图标记181表示本发明的接收侧ic芯片的频率特性。

在图19中可以看出，使用本发明的布置可以使低频范围的截止频率从600mhz扩展到20khz而不会降低高频特性。如上所述，本发明可以用于实现可以安装在ic芯片上的紧凑型宽带dc阻断电路。

[第十三实施例]

接下来将描述本发明的第十三实施例。图20是示出了根据本发明的第十三实施例的接收侧ic芯片的布置的电路图。根据该实施例的接收侧ic芯片1n的特征在于，电感器17被串联插入到第一实施例或第二实施例的布置中的信号线16。

在第一实施例至第十二实施例中，因为由电路布局引起的寄生电容被分别添加到终端电阻器11、11p和11n和电容器12、12p和12n的节点a、ap和an上，所以在高频侧发生了反射特性/阻抗匹配的劣化。如图20中所示，可以插入电感器17以抑制反射特性的劣化。在这种情况下，由于电感器17具有较小的ph量级的电感值，因此它在低频范围内可以被视为短路。因此，电感器17将不会很大地影响在本发明中需要确保的低频范围的截止频率。

图21示出了在电感器17被应用于根据第三实施例的图3或根据第四实施例的图4的情况下获得的接收侧ic芯片1o的布置。

图22示出了在电感器17p和17n被分别串联插入到如根据第五实施例的图5中所示的信号线16p和16n的情况下获得的接收侧ic芯片1p的布置。尽管图22的布置示出了电感器17p和17n被应用于图5的情况，但是该布置可以以相同的方式应用于图6至图8中的每一个。

图23示出了在电感器17p和17n被分别串联插入到如根据第七实施例的图9中所示的信号线16p和16n的情况下获得的接收侧ic芯片1q的布置。尽管图23的布置示出了电感器17p和17n被应用于图9的情况，但是该布置可以以相同的方式应用于图10至图12中的每一个。

[第十四实施例]

接下来将描述本发明的第十四实施例。图24是示出了根据本发明的第十四实施例的接收侧ic芯片的布置的电路图。根据该实施例的接收侧ic芯片1r的特征在于，在根据第十二实施例的布置中，电感器18被串联插入到焊盘15与传输线14之间的信号线16，并且电感器19被串联插入到传输线14与信号线16和终端电阻器11的节点a之间的信号线16。

结果是，在该实施例中，可以抑制由于焊盘15的寄生电容而引起的高频范围内的反射特性的劣化。

图25示出了在电感器18和19被应用于根据第三实施例的图3或被应用于根据第四实施例的图4的情况下获得的接收侧ic芯片1s的布置。

图26示出了在电感器18p和19p以及电感器18n和19n被分别串联插入到如根据第十二实施例的图17中所示的信号线16p和16n的情况下获得的接收侧ic芯片1t的布置。尽管图26的布置示出了电感器18p、19p、18n和19n被应用于图17的情况，但是该布置可以以相同的方式应用于通过将传输线14p和14n分别串联插入到图6至图8中的每一个的信号线16p和16n而获得的布置。

图27示出了在传输线14p和14n被分别串联插入到根据第七实施例的图9中所示的信号线16p和16n、且电感器18p和19p以及电感器18n和19n被分别串联插入到根据第七实施例的图9中所示的信号线16p和16n的情况下获得的接收侧ic芯片1u的布置。尽管图27的布置示出了电感器18p、19p、18n和19n被应用于图9的情况，但是该布置可以以相同的方式应用于通过将传输线14p和14n分别串联插入到图10至图12中的每一个的信号线16p和16n而获得的布置。

[第十五实施例]

接下来将描述本发明的第十五实施例。图28是示出了根据本发明的第十五实施例的接收侧ic芯片的布置的电路图。根据该实施例的接收侧ic芯片1v的特征在于，在图24中所示的根据第十四实施例的布置中，由串联连接的两条传输线14-1和14-2形成传输线14，并且包括esd(静电放电)保护电路20，该esd保护电路20连接到两条传输线14-1与14-2之间的信号线16。

例如，当在安装过程中要处理ic时，电阻器、电容器或接收侧输入单元电路的晶体管有可能由于esd而损坏。esd保护电路20布置在ic芯片中以提高esd抵抗力。然而，为了抑制由于添加了esd保护电路20而引起的寄生电容的影响(诸如，反射特性劣化等)，布置具有50ω或更大的特性阻抗z0的两条传输线14-1和14-2，并且将esd保护电路20布置在这两条传输线14-1和14-2的节点处。

图29示出了esd保护电路20的布置。esd保护电路20由下元件形成：n个二极管d1，它们在正电源电压vcc(在接收侧输入单元电路10由fet形成的情况下为vdd)与信号线16之间被连接为反向偏置状态；以及m个二极管d2，它们在负电源电压vee(在接收侧输入单元电路10由fet形成的情况下为vss)与信号线16之间被连接为反向偏置状态。

二极管d1和d2的级数n和m分别是落入二极管d1和d2不会根据信号线16的电压(操作状态下的dc操作点)而击穿的范围内的任意设置的参数。即，n≥0且m≥0。

以该方式，该实施例可以实现可以安装在ic芯片上的具有高esd抵抗力的紧凑且宽带的dc阻断电路。

图30示出了在如下情况下获得的接收侧ic芯片1w的布置：在根据第十四实施例的图25所示的布置中，传输线14由串联连接的两条传输线14-1和14-2形成，并且esd(静电放电)保护电路20连接到两条传输线14-1和14-2之间的信号线16。

图31示出了在如下情况下获得的接收侧ic芯片1x的布置：在根据第十四实施例的图26所示的布置中，传输线14p由具有50ω或更大的特性阻抗z0的两条传输线14p-1和14p-2形成，传输线14n由具有50ω或更大的特性阻抗z0的两条传输线14n-1和14n-2形成，esd保护电路20p连接到串联连接的两条传输线14p-1与14p-2之间的信号线16p，并且esd保护电路20n连接到串联连接的两条传输线14n-1与14n-2之间的信号线16n。esd保护电路20p和20n中的每一个的布置与esd保护电路20相同。尽管图31的布置示出了esd保护电路20p和20n被应用于图26的情况，但是该布置可以以相同的方式应用于通过将传输线14p-1和14p-2以及电感器18p和19p串联插入到图6至图8中的每一个的信号线16p、并将传输线14n-1和14n-2以及电感器18n和19n串联插入到信号线16n而获得的布置。

图32示出了在如下情况下获得的接收侧ic芯片1y的布置：在根据第十四实施例的图27所示的布置中，传输线14p由具有50ω或更大的特性阻抗z0的两条传输线14p-1和14p-2形成，传输线14n由具有50ω或更大的特性阻抗z0的两条传输线14n-1和14n-2形成，esd保护电路20p连接到串联连接的两条传输线14p-1与14p-2之间的信号线16p，并且esd保护电路20n连接到串联连接的两条传输线14n-1与14n-2之间的信号线16n。尽管图32的布置示出了esd保护电路20p和20n被应用于图27的情况，但是该布置可以以相同的方式应用于通过将传输线14p-1和14p-2以及电感器18p和19p串联插入到图10至图12中的每一个中的信号线16p、并将传输线14n-1和14n-2以及电感器18n和19n串联插入到信号线16n而获得的布置。

工业实用性

本发明可以应用于执行高速电信号通信的ic芯片。

附图标记的说明

1a-1y...接收侧ic芯片；2、2p、2n、14、14-1、14-2、14p、14p-1、14p-2、14n、14n-1、14n-2...传输线；10、10e...接收侧输入单元电路；11、11p、11n...终端电阻器；12、12p、12n...电容器；13、13p、13n...偏置施加电路；15、15p、15n...焊盘；16、16p、16n...信号线；17、17p、17n、18、18p、18n、19、19p、19n...电感器；20、20p、20n...esd保护电路；q1、q3、q4...双极型晶体管；q2、q5、q6...fet；is1-is4...电流源；r1-r6...电阻器；d1、d2...二极管。