一种载波同步的方法及系统与流程

本发明实施例涉及无线通信技术领域，尤其涉及一种载波同步的方法及系统。

背景技术：

在诸如移动通信或军事通信等高动态环境中，由于通信双方的相对高速移动会产生多普勒频偏和多普勒频率变化率，从而导致接收端误码性能的急剧恶化，引起通信质量的严重下降。基于此，如何在高动态环境下准确估计和消除多普勒频偏和多普勒变化率，进而获得理想的载波同步是亟待解决的问题。

需要指出的是，传统的载波同步方法可以包括：数据辅助(data-aided，da)算法、非数据辅助(nondata-aided，nda)算法以及编码辅助(codeaided，ca)算法三类。da算法估计范围广，估计精度和已知序列长度相关，占用额外带宽，在短突发通信中，系统效率低；nda算法包括锁相环，盲估计两种途径，频带利用率高，但需要高信噪比，同步范围窄；ca算法利用软判决实现参数估计，对信噪比要求较低，运算复杂度高，估计范围有限。

针对上述三类传统的载波同步方法的缺陷，部分学者提出了最大似然估计(maximumlikelihood，ml)方法，该方法等效于利用分数阶傅里叶变换，对多普勒频偏和变化率进行二维搜索，虽然该方法估计精度很高，但计算量大。此外，也有部分学者提出了开环捕获辅助锁相环方法，即首先开环捕获缩小待估计参数范围，再利用锁相环实现信号跟踪；然而该方法在低信噪比条件下，当输入信号功率低于环路门限时，锁相环难以收敛，无法正确工作。还有一些学者在载波同步阶段利用了卷积码，并在接收端经过锁相环跟踪和维特比(viterbi)译码，该方法有效的利用了编码信息，但是由于涉及两次硬解调且未能充分利用卷积码译码特性，导致接收机误码率较高。

技术实现要素：

为解决上述技术问题，本发明实施例期望提供一种载波同步的方法及系统，能够提高相位跟踪精度，降低系统误码率。

本发明的技术方案是这样实现的：

第一方面，本发明实施例提供了一种载波同步的方法，所述方法包括：

发送端将输入的单比特信息进行码率为1/2的卷积码编码，获得长度为l的编码输出序列；

所述发送端将所述编码输出序列按照设定的调制策略进行调制所得到的长度为l+n的调制数据；

接收端根据接收信号中导频信号的瞬时相位估计所述导频信号中载波的多普勒频偏和载波的多普勒变化率；

所述接收端根据所述导频信号中载波的多普勒频偏估计值和所述导频信号中载波的多普勒变化率估计值对所述接收信号进行补偿，获得补偿后的信号；

所述接收端对所述补偿后的信号进行维特比viterbi译码，并在译码过程中，针对每个当前时刻进行如下处理直至第l时刻：

获取所述当前时刻对应的下一时刻每个状态的幸存路径，

获取所述当前时刻对应的下一时刻的瞬时相位值；

对于第l个时刻，所述接收端选择路径度量值最小的幸存路径进行回溯，获得最接近所述编码输出序列的序列。

第二方面，本发明实施例提供了一种载波同步的系统，所述系统包括发送端和接收端；

所述发送端包括第一通信接口，第一存储器和第一处理器；其中，

所述第一通信接口，用于在与其他外部网元之间进行收发信息过程中，信号的接收和发送；

所述第一存储器，用于存储能够在所述第一处理器上运行的计算机程序；

所述第一处理器，用于在运行所述计算机程序时，执行以下步骤：

将输入的单比特信息进行码率为1/2的卷积码编码，获得长度为l的编码输出序列；以及，将所述编码输出序列按照设定的调制策略进行调制所得到的长度为l+n的调制数据；

所述接收端包括：第二通信接口、第二存储器和第二处理器；

其中，所述第二通信接口，用于在与其他外部网元之间进行收发信息过程中，信号的接收和发送；

所述第二存储器，用于存储能够在第二处理器上运行的计算机程序；

所述第二处理器，用于在运行所述计算机程序时，执行以下步骤：

根据接收信号中导频信号的瞬时相位估计所述导频信号中载波的多普勒频偏和载波的多普勒变化率；以及，

根据所述导频信号中载波的多普勒频偏估计值和所述导频信号中载波的多普勒变化率估计值对所述接收信号进行补偿，获得补偿后的信号；以及，

对所述补偿后的信号进行维特比viterbi译码，并在译码过程中，针对每个当前时刻进行如下处理直至第l时刻：

获取所述当前时刻对应的下一时刻每个状态的幸存路径，

获取所述当前时刻对应的下一时刻的瞬时相位值；以及，

对于第l个时刻，选择路径度量值最小的幸存路径进行回溯，获得最接近所述编码输出序列的序列。

本发明实施例提供了一种载波同步的方法及系统；通过联合了导频信号以及viterbi译码进行载波同步，能够达到提高相位跟踪精度，降低系统误码率的效果。

附图说明

图1为本发明实施例提供的一种通信系统的基带模型示意图；

图2为本发明实施例提供的一种载波同步的方法流程示意图；

图3为本发明实施例提供的一种viterbi译码的具体信号流流程示意图；

图4为本发明实施例提供的一种三阶锁相环的设计示意图；

图5为本发明实施例提供的一种载波同步的系统组成示意图；

图6为本发明实施例提供的另一种载波同步的系统组成示意图；

图7为本发明实施例提供的一种仿真性能对比示意图；

图8为本发明实施例提供的另一种仿真性能对比示意图；

图9为本发明实施例提供的又一种仿真性能对比示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

参见图1，其示出了本发明实施例提出的一种通信系统的基带模型示意，从中可以看出，发送端tx生成发送序列或发送信号x，并将发送序列或发送信号x发送至通信信道h。在本发明实施例中，该通信信道h具有高动态特性，也就是说，通信双方处于相对高速移动的状态，例如卫星通信，高速机动平台通信等，发送序列x在经过通信信道h之后，接收端rx的接收信号y可以表示为y＝hx+n，其中，n表示通信信道所带来的噪声。

实施例一

基于图1所示的基带模型示意，本发明实施例提供的一种载波同步的方法，该方法可以应用于如图1所示的基带模型中的发送端tx以及接收端rx，参见图2，该方法可以包括：

s201：所述发送端将输入的单比特信息进行码率为1/2的卷积码编码，获得长度为l的编码输出序列；

对于s201，在一种可能的实现方式中，所述发送端在将输入的单比特信息进行码率为1/2的卷积码编码，获得编码输出序列，可以包括：

对所述输入的单比特信息进行码率为1/2的卷积码编码，得到两比特编码序列；其中，所述两比特编码序列长度为l，所述两比特编码序列的输出表达式分别为g1(x)＝1+x+x²和g2(x)＝1+x²，其中x表示所述输入的单比特信息的一次延迟，x²表示所述输入的单比特信息的二次延迟。

s202：所述发送端将所述编码输出序列按照设定的调制策略进行调制所得到的调制数据；

对于s202，在一种可能的实现方式中，所述发送端将所述编码输出序列按照设定的调制策略进行调制所得到的长度为l+n的调制数据，可以包括：

在编码输出序列之前加入长度为n的全零序列，得到长度为l+n的添加导频序列的信号；

对所述添加导频序列的信号进行qpsk调制，获得四相调制信号；其中“00”序列映射到1/4π，“01”序列映射到3/4π，“10”序列映射到5/4π，“11”序列映射到7/4π。

s203：所述接收端根据接收信号中导频信号的瞬时相位估计所述导频信号中载波的多普勒频偏和载波的多普勒变化率；

对于s203，在一种可能的实现方式中，所述接收端根据接收信号中导频信号的瞬时相位估计所述导频信号中载波的多普勒频偏和载波的多普勒变化率，包括：

所述接收端提取接收信号的导频信号，获得所述导频信号的瞬时相位；

针对所述导频信号的瞬时相位，所述接收端根据最小均方误差准则估计所述导频信号中载波的多普勒频偏和载波的多普勒变化率，得到所述导频信号中载波的多普勒频偏估计值和载波的多普勒变化率估计值。

需要说明的是，所述接收信号为所述接收端所接收到的所述调制数据经过通信信道之后的信号，在本发明实施例中，所述接收信号可以表示为通信系统具有理想的符号定时同步、并且码间干扰可忽略，所述接收端可以通过匹配滤波输出采样值，基于此，所述接收信号为

对于本实现方式，优选地，所述接收端提取接收信号的导频信号，获得所述导频信号的瞬时相位，可以包括：

对所述接收信号的前n个数据进行-1/4π的相位旋转，得到相位旋转后的导频信号；其中，ck表示能量归一化的调制后的信号；t表示符号的周期；nk表示通信信道所引入的零均值复高斯白噪声，其同相分量与正交分量相互独立，方差为均值为n0/2；△ft表示未知的归一化载波多普勒频率偏移；△at²表示未知的归一化载波多普勒变化率偏移；可以理解地，所述相位旋转后的导频信号中含有多普勒频偏和多普勒变化率；

对所述相位旋转后的导频信号按照式1进行差分运算，获得所述导频信号的瞬时相位；

rk+1e^-π/4*conj(rke^-π/4)(1)

其中，conj(rke^-π/4)表示rke^-π/4的复共轭。

对于本实现方式，优选地，所述针对所述导频信号的瞬时相位，根据最小均方误差准则估计所述导频信号中载波的多普勒频偏和载波的多普勒变化率，得到所述导频信号中载波的多普勒频偏估计值和所述导频信号中载波的多普勒变化率估计值，可以包括：

针对所述导频信号的瞬时相位，利用式2得到所述导频信号中载波的多普勒频偏估计值并且利用式3得到所述导频信号中载波的多普勒变化率估计值：

其中，为瞬时相位，计算系数αn，βn，γn分别表示如下：

需要说明的是，所述最小均方误差准则(mmse，minimummeansquarederror)属于一种导频信号开环捕获方法。当存在多普勒频率偏移和多普勒变化率偏移的高动态环境下，接收端的基带信号相位可以表示为：

其中，表示t时刻的载波相位值；△f表示载波的多普勒频率偏移；△a表示载波的多普勒变化率偏移；对于剩余项r(t,△t)，当△t趋于0时，则该项为△t的三阶无穷小。由此可知：虽然可能存在更高阶的频率变化率，但是相对较小可以忽略。因此，在非常短时间内，可以通过基带信号相位近似值的三阶多项式来对相位、多普勒频率和多普勒变化率的估计。也就是说，针对时间分别为t1,t2,...,tn(t1<t2<...<tn)时刻相位的抽样值进行相位的差分计算，消除相位模糊后，可以得到相位误差计算公式为：

基于mmse准则，为了得到最小误差e(n)，分别令e(n)对和求偏导并令其为0，整理可得：

其中，

s204：接收端根据所述导频信号中载波的多普勒频偏估计值和所述导频信号中载波的多普勒变化率估计值对所述接收信号进行补偿，获得补偿后的信号；

对于s204，在一种可能的实现方式中，所述根据所述导频信号中载波的多普勒频偏估计值和所述导频信号中载波的多普勒变化率估计值对所述接收信号进行补偿，获得补偿后的信号，可以包括：

通过补偿公式对所述接收信号进行补偿，获得补偿后的信号。

s205：接收端对所述补偿后的信号进行维特比viterbi译码，并在译码过程中，针对每个当前时刻进行如下处理步骤直至第l时刻：

获取所述当前时刻对应的下一时刻每个状态的幸存路径，

获取所述当前时刻对应的下一时刻的瞬时相位值；

对于s205来说，在一种可能的实现方式中，所述获取所述当前时刻对应的下一时刻每个状态的幸存路径，可以包括：

设定序列{...,ck-3,ck-2,ck-1}表示为直到当前时刻kt的发送信息序列，sk∈{0,1,...,q-1}表示为当前时刻的状态节点集合，共包含q个节点；

设定表示为从某条幸存路径进入第m节点的信息序列，得到从当前时刻的第m节点到下一时刻的某个节点的分支度量为

根据每个状态的分支度量值得到从译码开始到下一时刻所有状态的路径度量值

从每个状态的路径度量值中选择一个最小的值，将其他路径删除，得到从到下一时刻为止所有状态的幸存路径。

需要说明的是，viterbi译码是卷积码的最大似然译码算法，在本发明实施例中，viterbi译码的具体信号流流程可以参见图3所示。在没有同步误差的影响下，信号经过加性高斯白噪声(awgn，additivewhitegaussiannoise)信道到达接收端，接收端接收到的复基带信号表示为r(t)＝s(t|α)+n(t)；

其中，α表示为发送符号序列；n(t)是双边带功率谱密度为n0的复高斯白噪声信号。

在发送波形为s(t)的情况下，接收信号的先验概率为：

通过最大化先验概率信息，即可通过最大似然(ml，maximumlikelihood)思想得到发送符号序列估计值为

将发送符号序列估计值简化可以得到：

在对发送序列进行估计时，其复杂度随着序列长度l的增加成指数增长，为简化计算量，可通过迭代的方式减少计算复杂度。定义路径度量为则在第n个符号周期内，路径度量的计算为：

其中，被称为当前时刻的分支度量，其计算公式为：

通过不断计算每个时刻到达每个状态的状态路径度量，并选取每个状态具有最大路径度量的路径记录进行保存，即保存幸存路径，在lt时刻即结束时刻记录完所有的幸存路径后进行回溯，即可完成发送符号序列的viterbi译码，从而使解调得到的码序列是一个有最大先验概率的序列。

对于s205来说，在一种可能的实现方式中，所述获取所述当前时刻对应的下一时刻的瞬时相位值，可以包括：

将所述当前时刻的相位偏移量确定为

将所述相位偏移量经过三阶锁相环后，获得下一时刻的瞬时相位值其中，下一时刻的瞬时相位值计算公式表示为：γ为三阶锁相环增益。

需要说明的是，由于传统的二阶锁相环在高动态环境下具有稳态相差，因此本发明实施例利用三阶锁相环来消除高动态环境下稳态相差问题，本发明实施例所述的三阶锁相环可以用于对剩余载波相偏的跟踪。

本发明实施例中，所采用的三阶锁相环结构的系统函数为：

其中，ωn为环路自然角频率，a和b为锁相环中环路滤波器设计参数。

在具体实现中，对三阶锁相环的设计也就是对环路滤波器的设计，参见图4所示，采用双线性变换法实现从模拟域变换到数字域，可以得到环路滤波器的参数如下：

其中，kd为鉴相器增益，k0为数字控制振荡器(nco，numericallycontrolledoscillator)增益。

s206：对于第l个时刻，接收端选择路径度量值最小的幸存路径进行回溯，获得最接近所述编码输出序列的序列。

可以理解地，直至s206，viterbi译码过程完成，使解调得到的码序列是一个有最大先验概率的序列，从而接收端可以根据最接近所述编码输出序列的序列完成载波同步。由于图2所示的载波同步方法联合了导频信号以及viterbi译码，因此能够达到提高相位跟踪精度，降低系统误码率的效果。

实施例二

基于前述实施例相同的发明构思，参见图5，其示出了本发明实施例提供的一种载波同步的系统5组成，所述系统5包括发送端51及接收端52；其中，所述发送端51包括编码部分511和调制部分512；其中，

所述编码部分511，配置为在将输入的单比特信息进行码率为1/2的卷积码编码，获得长度为l的编码输出序列；

所述调制部分512，配置为将所述编码输出序列按照设定的调制策略进行调制所得到的长度为l+n的调制数据；

所述接收端52包括：估计部分521、补偿部分522和译码部分523；其中，所述估计部分521，配置为根据接收信号中导频信号的瞬时相位估计所述导频信号中载波的多普勒频偏和载波的多普勒变化率；

所述补偿部分522，配置为根据所述导频信号中载波的多普勒频偏估计值和所述导频信号中载波的多普勒变化率估计值对所述接收信号进行补偿，获得补偿后的信号；

所述译码部分523，配置为对所述补偿后的信号进行维特比viterbi译码，并在译码过程中，针对每个当前时刻进行如下处理直至第l时刻：

获取所述当前时刻对应的下一时刻每个状态的幸存路径，

获取所述当前时刻对应的下一时刻的瞬时相位值；

对于第l个时刻，所述接收端选择路径度量值最小的幸存路径进行回溯，获得最接近所述编码输出序列的序列。

对于上述方案，在一种可能的实现方式中，所述编码部分511，配置为对所述输入的单比特信息进行码率为1/2的卷积码编码，得到两比特编码序列；其中，所述两比特编码序列长度为l，所述两比特编码序列的输出表达式分别为g1(x)＝1+x+x²和g2(x)＝1+x²，其中x表示所述输入的单比特信息的一次延迟，x²表示所述输入的单比特信息的二次延迟。

对于上述方案，在一种可能的实现方式中，所述调制部分512，配置为在编码输出序列之前加入长度为n的全零序列，得到长度为l+n的添加导频序列的信号；

对所述添加导频序列的信号进行qpsk调制，获得四相调制信号；其中“00”序列映射到1/4π，“01”序列映射到3/4π，“10”序列映射到5/4π，“11”序列映射到7/4π。

对于上述方案，在一种可能的实现方式中，所述估计部分521，配置为：

提取接收信号的导频信号，获得所述导频信号的瞬时相位；

针对所述导频信号的瞬时相位，根据最小均方误差准则估计所述导频信号中载波的多普勒频偏和载波的多普勒变化率，得到所述导频信号中载波的多普勒频偏估计值和载波的多普勒变化率估计值。

在上述实现方式中，优选地，所述估计部分521，配置为：

对所述接收信号的前n个数据进行-1/4π的相位旋转，得到相位旋转后的导频信号；其中，ck表示能量归一化的调制后的信号；t表示符号的周期；nk表示通信信道所引入的零均值复高斯白噪声，其同相分量与正交分量相互独立，方差为均值为n0/2；△ft表示未知的归一化载波多普勒频率偏移；△at²表示未知的归一化载波多普勒变化率偏移；可以理解地，所述相位旋转后的导频信号中含有多普勒频偏和多普勒变化率；

对所述相位旋转后的导频信号按照式1进行差分运算，获得所述导频信号的瞬时相位；

rk+1e^-π/4*conj(rke^-π/4)(1)

其中，conj(rke^-π/4)表示rke^-π/4的复共轭。

在上述实现方式中，优选地，所述估计部分521，配置为：

针对所述导频信号的瞬时相位，利用式2得到所述导频信号中载波的多普勒频偏估计值并且利用式3得到所述导频信号中载波的多普勒变化率估计值：

其中，为瞬时相位，计算系数αn，βn，γn分别表示如下：

对于上述方案，在一种可能的实现方式中，所述补偿部分522，配置为：

通过补偿公式对所述接收信号进行补偿，获得补偿后的信号。

对于上述方案，在一种可能的实现方式中，所述译码部分523，配置为：

设定序列{...,ck-3,ck-2,ck-1}表示为直到当前时刻kt的发送信息序列，sk∈{0,1,...,q-1}表示为当前时刻的状态节点集合，共包含q个节点；

设定表示为从某条幸存路径进入第m节点的信息序列，得到从当前时刻的第m节点到下一时刻的某个节点的分支度量为

根据每个状态的分支度量值得到从译码开始到下一时刻所有状态的路径度量值

从每个状态的路径度量值中选择一个最小的值，将其他路径删除，得到从到下一时刻为止所有状态的幸存路径。

对于上述方案，在一种可能的实现方式中，所述译码部分523，配置为：

将所述当前时刻的相位偏移量确定为

将所述相位偏移量经过三阶锁相环后，获得下一时刻的瞬时相位值其中，下一时刻的瞬时相位值计算公式表示为：γ为三阶锁相环增益。

可以理解地，在本实施例中，“部分”可以是部分电路、部分处理器、部分程序或软件等等，当然也可以是单元，还可以是模块也可以是非模块化的。

另外，在本实施例中的各组成部分可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

所述集成的单元如果以软件功能模块的形式实现并非作为独立的产品进行销售或使用时，可以存储在一个计算机可读取存储介质中，基于这样的理解，本实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或processor(处理器)执行本实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(rom，readonlymemory)、随机存取存储器(ram，randomaccessmemory)、磁碟或者光盘等各种可以存储程序代码的介质。

基于上述系统5组成结构，参见图6，其示出了本发明实施例提供的另一种载波同步的系统5组成，所述系统5包括发送端51和接收端52；

所述发送端51包括第一通信接口601，第一存储器602和第一处理器603；各个组件通过第一总线系统604耦合在一起。可理解，第一总线系统804用于实现这些组件之间的连接通信。第一总线系统804除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图5中将发送端51中的各种总线都标为第一总线系统804；其中，

所述第一通信接口601，用于在与其他外部网元之间进行收发信息过程中，信号的接收和发送；

所述第一存储器602，用于存储能够在所述第一处理器603上运行的计算机程序；

所述第一处理器603，用于在运行所述计算机程序时，执行以下步骤：

将输入的单比特信息进行码率为1/2的卷积码编码，获得长度为l的编码输出序列；以及，将所述编码输出序列按照设定的调制策略进行调制所得到的长度为l+n的调制数据；

而所述接收端52包括：第二通信接口605、第二存储器606和第二处理器607；各个组件通过第二总线系统608耦合在一起。可理解，第二总线系统608用于实现这些组件之间的连接通信。第二总线系统608除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。但是为了清楚说明起见，在图6中将接收端52中的各种总线都标为第二总线系统608；

其中，所述第二通信接口605，用于在与其他外部网元之间进行收发信息过程中，信号的接收和发送；

所述第二存储器606，用于存储能够在第二处理器607上运行的计算机程序；

所述第二处理器607，用于在运行所述计算机程序时，执行以下步骤：

根据接收信号中导频信号的瞬时相位估计所述导频信号中载波的多普勒频偏和载波的多普勒变化率；以及，

根据所述导频信号中载波的多普勒频偏估计值和所述导频信号中载波的多普勒变化率估计值对所述接收信号进行补偿，获得补偿后的信号；以及，

对所述补偿后的信号进行维特比viterbi译码，并在译码过程中，针对每个当前时刻进行如下处理直至第l时刻：

获取所述当前时刻对应的下一时刻每个状态的幸存路径，

获取所述当前时刻对应的下一时刻的瞬时相位值；以及，

对于第l个时刻，选择路径度量值最小的幸存路径进行回溯，获得最接近所述编码输出序列的序列。

可以理解，本发明实施例中的第一存储器602和第二存储器606可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-onlymemory，rom)、可编程只读存储器(programmablerom，prom)、可擦除可编程只读存储器(erasableprom，eprom)、电可擦除可编程只读存储器(electricallyeprom，eeprom)或闪存。易失性存储器可以是随机存取存储器(randomaccessmemory，ram)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的ram可用，例如静态随机存取存储器(staticram，sram)、动态随机存取存储器(dynamicram，dram)、同步动态随机存取存储器(synchronousdram，sdram)、双倍数据速率同步动态随机存取存储器(doubledataratesdram，ddrsdram)、增强型同步动态随机存取存储器(enhancedsdram，esdram)、同步连接动态随机存取存储器(synchlinkdram，sldram)和直接内存总线随机存取存储器(directrambusram，drram)。本文描述的系统和方法的第一存储器602和第二存储器606旨在包括但不限于这些和任意其它适合类型的存储器。

而第一处理器603和第二处理器607可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过第一处理器603和第二处理器607中的硬件的集成逻辑电路或者软件形式的指令完成。上述的第一处理器603和第二处理器607可以是通用处理器、数字信号处理器(digitalsignalprocessor，dsp)、专用集成电路(applicationspecificintegratedcircuit，asic)、现成可编程门阵列(fieldprogrammablegatearray，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于第一存储器602和第二存储器606，第一处理器603和第二处理器607读取第一存储器602和第二存储器606中的信息，结合其硬件完成上述方法的步骤。

可以理解的是，本文描述的这些实施例可以用硬件、软件、固件、中间件、微码或其组合来实现。对于硬件实现，处理单元可以实现在一个或多个专用集成电路(applicationspecificintegratedcircuits，asic)、数字信号处理器(digitalsignalprocessing，dsp)、数字信号处理设备(dspdevice，dspd)、可编程逻辑设备(programmablelogicdevice，pld)、现场可编程门阵列(field-programmablegatearray，fpga)、通用处理器、控制器、微控制器、微处理器、用于执行本申请所述功能的其它电子单元或其组合中。

对于软件实现，可通过执行本文所述功能的模块(例如过程、函数等)来实现本文所述的技术。软件代码可存储在存储器中并通过处理器执行。存储器可以在处理器中或在处理器外部实现。

具体来说，第一处理器603和第二处理器607还配置为运行所述计算机程序时，对应执行前述图2所示技术方案中发送端和接收端所执行的步骤，这里不再进行赘述。

实施例三

基于前述实施例所记载的载波同步的方法和/或载波同步的系统，本实施例通过具体仿真实例对前述实施例所记载的技术方案进行验证。

在本仿真实例中，仿真条件和内容如下：

用matlab对前述实施例和现有的载波跟踪算法进行仿真分析对比。仿真参数设置如下：常规通信信号，qpsk调制，码率为1/2的卷积码编码，编码长度为1000，循环次数为100000，信噪比范围是2db～8db之间。具体仿真内容如下：

a.仿真分析前述实施例在归一化多普勒频偏为零时，系统误码率性能随归一化多普勒变化率变化曲线，参数设置是归一化多普勒频率△ft＝0，归一化多普勒变换率分别取△at²＝10^-4，△at²＝2×10^-4，△at²＝3×10^-4，△at²＝4×10^-4，△at²＝5×10^-4。

b.仿真分析前述实施例在归一化多普勒变化率为零时，系统误码率性能随归一化多普勒频偏变化曲线，参数设置是归一化多普勒变换率△at²＝0，归一化多普勒频偏分别取△ft＝1×10^-3，△ft＝2×10^-3，△ft＝4×10^-3，△ft＝6×10^-3，△ft＝8×10^-3。

c.仿真分析前述实施例提出的载波同步方法与现有的载波同步方法误码率性能。参数设置是归一化多普勒频偏△ft＝1×10^-3，归一化多普勒变化率△at²＝10^-4。

具体仿真结果及分析如下：

a.参照图7，横坐标表示信噪比范围，纵坐标表示系统误码率，可以看出当归一化多普勒频偏为零时，前述实施例提出的载波同步方法的误码率性能随着归一化多普勒变化率的增大而变差，也即是当归一化多普勒变化率大于4×10^-3时，环路跟踪容易失锁，所以跟踪新能恶化。

b.参照图8，横坐标表示信噪比范围，纵坐标表示系统误码率，可以看出当归一化多普勒变化率为零时，前述实施例提出的载波同步方法的误码率性能随着归一化多普勒频偏的增大而变差，也即是当归一化多普勒频偏大于时，多普勒频偏超过了锁相环的环路带宽，所以跟踪性能恶化。

c.参照图9，横坐标表示信噪比范围，纵坐标表示系统误码率，图中的符号mmsepll表示传统的mmse算法辅助单一锁相环的载波跟踪方法，mlpll表示传统的最大似然估计辅助单一锁相环的载波跟踪方法，mmsepsp表示前述实施例提出的载波同步方法，qpskidel表示qpsk信号的理论误码率曲线。从图可以看出前述实施例提出的载波同步方法误码率曲线一直位于传统方法误码率曲线之下，且当误码率10^-5时，本发明提出的方法比传统方法信噪比提升了4db。由此可以看出前述实施例提出的载波同步方法明显优于传统方法。

需要说明的是：本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。