本发明涉及一种高速解调器的符号同步系统及实现方法,属于卫星通信技术领域。
背景技术:
在宽带卫星通信中,高速调制解调器的符号同步模块需要工作在数百msps甚至数gsps的采样率上,其低复杂度实现一直是一个难点问题。
传统的符号同步模块一般通过时域的误差检测,然后插值滤波获取最佳采样点。在高速调制解调器中,符号同步可以通过多路时域并行处理来实现,但是资源消耗非常大,不适合星载处理。
频域符号同步是另外一种高效的处理思路,其基本原理为:信号的时域延时等效于频域相位旋转。对于一个带限的连续信号xa(t),其傅立时变换为xa(jω)。这个信号经过信道传输后,接收端收到的信号为:
ya(t)=xa(t-δts)
其中,δts为时间延迟,ts为采样间隔,δ为比例系数。ya(t)对应的傅里叶变换为:
对离散信号y(n)=ya(nts)进行离散时间傅里叶变换可得:
上式中,x(ejω)为离散信号x(n)=xa(nts)对应的离散时间傅里叶变换。对y(ejω)在频域上以ω=2πk/m进行离散采样,可得到序列y(n)的m点离散数字频率的傅里叶交换(dft):
上式中,x(k)为序列x(n)的m点dft变换。
由此可见,时间延迟为δts的输入序列y(n)的m点dft等效为原序列x(n)的m点dft变换x(k)乘以一个相位旋转因子。因此,从符号同步的角度看,接收端得到定时相位误差估计δ′ts后,仅需在dft后的频域上乘以一个相位旋转因子
然而现有的频域符号同步一般不能适应存在定时频率误差的情况。
技术实现要素:
本发明的目的在于克服现有技术的不足,提出了一种高速解调器的符号同步系统及实现方法,能够适应定时频率误差且可以快速入锁的频域符号同步实现。
本发明的技术方案如下:
提供一种高速解调器的符号同步系统,包括:
i信号并行数据存储器存储i信号的n路并行数据;
q信号并行数据存储器存储q信号的n路并行数据;
i信号数据寄存器存储2n个fft处理前的数据;
q信号数据寄存器存储2n个fft处理前的数据;
2n点复数fft处理模块对数据寄存器中存储的复信号(由i信号和q信号构成)数据进行fft处理;
相位旋转模块根据相位误差调整模块给出的相位旋转值,对2n点复数fft处理模块输出的复信号进行相位旋转;
2n点复数ifft处理模块对相位旋转后的复信号进行ifft处理;
输出控制模块将2n点复数ifft处理模块输出数据中间的n点取出输出给定时相位误差估计模块;对这n点以4为间隔进行抽取,得到最终的符号同步结果;
定时相位误差估计模块根据2n点复数ifft处理模块输出数据估计定时相位误差;
相位误差调整模块根据定时相位误差,得到方向调整标志和相位旋转值;
读地址控制模块根据方向调整标志,调整从i信号并行数据存储器读入i信号数据寄存器的数据以及从q信号并行数据存储器读入q信号数据寄存器的数据。
优选的,ad采集器对调制信号进行采样,进行数字下变频后获得i信号采样点和q信号采样点,分别进行串并转换后,输出i信号n路并行采样点和q信号n路并行采样点,分别存入i信号并行数据存储器和q信号并行数据存储器。
优选的,定时相位误差估计模块接收2n点复数ifft处理模块输出数据后,先对输入复信号序列包络信号取平方,然后通过dft变换提取符号周期的频率谱线,再统计估计出频谱矢量的相位角作为定时相位误差。
优选的,定时相位误差估计模块对输入复信号序列y(n)采样,采样率为4倍符号速率,包络平方序列为z(n)=|y(n)|2,按照每段l个采样点对z(n)进行分段,l为n的整数倍;对第m段采样点进行dft变换获得符号速率频谱线上的频谱分量为:
获得定时相位误差的估计值:
优选的,相位误差调整模块根据定时相位误差
优选的,读地址控制模块调整读入数据的方法为:
①当flagm=0时,i信号、q信号数据寄存器的n个存储器分别直接往后顺移一个采样点参与fft运算;
②当flagm=1时,需要删除一个采样点后,i信号、q信号数据寄存器的n个存储器分别直接往后顺移一个采样点参与fft运算;
③当flagm=-1时,保留上一组最后一个数据作为第一个采样点,i信号、q信号数据寄存器的前n-1个存储器分别直接往后顺移一个采样点参与fft运算。
同时提供一种高速解调器的符号同步实现方法,包括如下步骤:
(1)每个处理周期i信号和q信号的n路并行采样点分别经n个存储器存储n个数据;
(2)读地址控制模块根据当前周期的方向调整标志flagm,调整从n个存储器读入参与fft运算的采样点,对由i信号和q信号构成的复信号数据进行2n点复数fft处理;m为读入序列组数;
(3)对2n点复数ifft处理模块输出的复信号进行相位旋转,相位旋转值为当前周期的δ′m;
(4)对相位旋转后的数据进行2n点复数ifft处理;
(5)对2n点复数ifft处理模块输出数据中间的n点取出输出给定时相位误差估计模块,并对这n点以4为间隔进行抽取,得到最终的符号同步结果;
(6)根据2n点复数ifft处理模块输出的复信号后估计定时相位误差
(7)根据估计的定时相位误差
优选的,步骤(2)中调整从n个存储器读入参与fft运算的采样点的方法为:
①当flagm=0时,i信号、q信号数据寄存器的n个存储器分别直接往后顺移一个采样点参与fft运算;
②当flagm=1时,需要删除一个采样点后,i信号、q信号数据寄存器的n个存储器分别直接往后顺移一个采样点参与fft运算;
③当flagm=-1时,保留上一组最后一个数据作为第一个采样点,i信号、q信号数据寄存器的前n-1个存储器分别直接往后顺移一个采样点参与fft运算。
优选的,步骤(5)中估计定时相位误差的方法为:
输入序列y(n)采样率为4倍符号速率,包络平方序列为z(n)=|y(n)|2,按照每段l个采样点对z(n)进行分段,l为n的整数倍;对第m段采样点进行dft变换获得符号速率频谱线上的频谱分量为:
获得定时相位误差的估计值:
优选的,步骤(7)中根据估计的定时相位误差
本发明与现有技术相比的优点在于:
(1)通过分段定时相位误差估计和调整定时频率的跟踪,从而能够同时适应定时相位误差和定时频率误差,在定时相位误差和定时频率误差均存在的情况下能够实现符号同步,实现解调。
(2)本发明所提出的实现架构虽然为反馈环路,但是由于采用了分段估计和补偿,仍然具有快速入锁的特性。
(3)本发明通过使用flagm标志进行读控制实现多路时域并行处理,减少了资源消耗,适合星载处理。
附图说明
图1为频域符号同步实现架构示意图;
图2为本发明标志为0时读地址控制示意图;
图3为本发明标志为1时读地址控制示意图;
图4为本发明标志为-1时读地址控制示意图。
具体实施方式
一种高速解调器的符号同步实现系统,包括:i信号n路并行数据存储器、q信号n路并行数据存储器、i信号2n点并行数据寄存器、q信号2n点并行数据寄存器、2n点复数fft处理模块、相位旋转模块、2n点复数ifft处理模块、输出控制模块、定时相位误差估计模块、相位误差调整模块以及读地址控制模块。其中,n为采样点数据的并行处理路数。
i信号/q信号n路并行数据存储器:ad对调制信号进行采样,进行数字下变频后获得i信号采样点和q信号采样点,分别进行串并转换后,输出i信号n路并行采样点和q信号n路并行采样点;i信号/q信号n路并行数据存储器对i信号/q信号n路并行数据分别进行存储,i信号、q信号各需要设置n个存储器。
i信号/q信号2n点并行数据寄存器:用于对fft处理前的数据进行缓存,对于i信号、q信号,各设置一个能够存储2n个采样数据(包含n个旧采样点、n个新采样点)的寄存器。
2n点复数fft处理模块:以流水线的方式完成2n点的复数fft处理。
相位旋转模块:根据相位误差调整模块给出的相位旋转值δ′m,对fft后的频域数据进行相位旋转。
2n点复数ifft处理模块:以流水线的方式完成2n点的复数ifft处理;
输出控制模块:将2n点复数ifft处理模块输出数据中间的n点取出输出给定时相位误差估计模块;同时,对这n点以4为间隔进行抽取,得到最终的符号同步结果,输出给后续其它处理功能模块;
定时相位误差估计模块:采用数字平方滤波算法估计定时相位误差
定时相位误差估计采用数字平方滤波算法,其物理意义在于:先对输入复包络信号取平方,然后通过dft变换提取符号周期的频率谱线,再统计估计出其频谱矢量的相位角。输入复信号序列y(n)工作在每符号4倍采样上,其包络平方序列为z(n)=|y(n)|2。将z(n)按照每段l(l为n的整数倍)个采样点进行分段,对第m段进行dft,可得到符号速率频谱线上的频谱分量为:
进一步可以获得定时相位误差系数的估计值:
其中,函数arg用于求相位角。
相位误差调整模块:根据估计的定时相位误差
读地址控制模块:根据方向调整标志flagm,调整数据存储器读地址a和存储器选择指示p。
由于定时相位误差的估计范围是[-ts/2,ts/2],当存在定时频率误差时,定时相位误差会持续增加或减小,真实的相位误差一旦超出这一范围,便会产生滑码,从而导致大量错误。因此,为了适应定时频率误差,需要跟踪定时相位误差的变化,并同时对采样点进行删除或者重复操作。整个处理过程描述如下:
步骤1)对当前估计的定时相位误差
步骤2)根据flagm调整用于本次参与fft运算的n个采样点。如果上一次n个采样点中第一个采样点为、第p(0≤p≤n-1)个存储器中地址a所对应的值,则本次参与fft运算的n个采样点分为三种情况:
①当flagm=0时,不需要对采样点进行删除或者重复操作,等效于直接往后顺移n个采样点,如图2所示。即令:p′=p、a′=a+1,然后获取n个采样点:
②当flagm=1时,需要删除一个采样点,等效于直接往后顺移n+1个采样点,如图3所示。即:对读地址a和存储器选择指示p,先按如下规则进行调整:
然后获取n个采样点;
③当flagm=-1时,需要重复一个采样点,等效于直接往后顺移n-1个采样点,如图4所示。即:对读地址a和存储器选择指示p,先按如下规则进行调整:
然后获取n个采样点。
步骤3)令p=p′,a=a′,然后重复上述步骤。
本发明同时提供一种高速解调器的符号同步实现方法,包括如下步骤:
(1)ad对调制信号进行采样,进行数字下变频后获得i路采样点和q路采样点,分别进行串并转换后,输出i分支n路并行采样点和q分支n路并行采样点;
(2)每个处理周期i分支和q分支的n路并行采样点分别经n个存储器进行存储;
本发明中采样率为4倍符号速率,即:
(3)读地址控制模块根据当前周期的方向调整标志flagm,调整数据存储器读地址a和存储器选择指示p,读取存储器的n个采样点数据并存入n个并行数据存储器,以流水线的方式完成2n点的fft处理;m为读入序列组数,取0时,flag0为0。
(4)对复数fft处理后的频域数据经相位旋转模块进行相位旋转,相位旋转值为当前周期的δ′m;
(5)对相位旋转后的复信号数据进行2n点复数ifft处理后形成序列,将中间的n点取出输出给定时相位误差估计模块,同时对这n点以4点为间隔进行抽取,得到最终的符号同步结果;
(6)对于ifft处理输出的复信号采用数字平方滤波算法估计定时相位误差
(7)相位误差调整模块根据估计的定时相位误差
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。