一种串行差分非归零码识别方法与流程

本发明涉及一种串行差分非归零码识别方法，属于串行码识别技术领域。

背景技术：

串行差分非归零码在世界各地的民用和商用领域的应用十分广泛，而这一系统的信号又以串行码应用最为广泛，传统串行差分非归零码的识别方式，在同步和识别的处理上常常会带来较大的误差，而且控制较为繁琐。

技术实现要素：

本发明所要解决的技术问题是提供一种串行差分非归零码识别方法，能够实现外部设备与应用系统之间、高准确率串行差分非归零码的识别。

本发明为了解决上述技术问题采用以下技术方案：本发明设计了一种串行差分非归零码识别方法，包括如下步骤：

步骤A.针对串行差分非归零码所对应的两路差分信号，进行逻辑或非操作，获得信号S，然后进入步骤B；

步骤B.获取信号S中每一个下降沿的位置，并将该各个下降沿位置作为各个开始标志位置，然后进入步骤C；

步骤C.由各个开始标志位置起、采用时钟频率N针对两路差分信号分别进行采样，完成中各开始标志位置起的采样操作后，获得两路差分信号分别所对应的差分采样信号，然后进入步骤D；其中，时钟频率N等于串行差分非归零码频率的预设n倍；

步骤D.针对两路差分信号分别所对应的差分采样信号进行解码，获得解码值，即获得串行差分非归零码所对应的数据值。

作为本发明的一种优选技术方案，所述步骤B包括如下步骤：

步骤B1.针对信号S延迟预设时长M，获得延迟信号S'，然后进入步骤B2；其中，M等于串行差分非归零码频率的预设n倍的倒数；

步骤B2.采用时钟频率N，针对信号S中的每一个下降沿分别进行采样，获得分别对应于信号S中各下降沿与延迟信号S'中对应下降沿之间位置的各个脉冲，所获各个脉冲根据时序构成标志信号F，然后进入步骤B3，其中，时钟频率N等于M的倒数；

步骤B3.分别以标志信号F中各个脉冲的上升沿作为各个开始标志位置。

作为本发明的一种优选技术方案：n≥20。

作为本发明的一种优选技术方案：所述步骤D中，首先针对两路差分信号分别所对应的差分采样信号，分别进行容错控制更新，然后针对更新后的两路差分采样信号进行解码，获得解码值，即获得串行差分非归零码所对应的数据值。

作为本发明的一种优选技术方案：所述步骤D中，首先针对两路差分信号分别所对应的差分采样信号，分别进行合法性验证、有效性验证，若两路差分采样信号均验证合格，则进一步针对两路差分采样信号、分别进行容错控制更新；反之若两路差分采样信号存在验证不合格情况时，则表示两路差分信号分别所对应的差分采样信号错误。

作为本发明的一种优选技术方案：所述合法性验证过程，即针对标志信号F中开始标志的个数进行计数，若计数结果低于预设开始标志个数阈值，则判定该串行差分非归零码不合法，抛弃该串行差分非归零码。

作为本发明的一种优选技术方案：所述预设开始标志个数阈值等于5。

作为本发明的一种优选技术方案：所述有效性验证的方式为奇偶校验方式。

本发明所述一种串行差分非归零码识别方法，采用以上技术方案与现有技术相比，具有以下技术效果：

本发明所设计串行差分非归零码识别方法，基于串行差分非归零码所对应两路差分信号的逻辑或非操作结果，设计全新识别方法，以该结果的各个下降沿位置作为各个开始标志位置，结合串行差分非归零码频率的预设n倍、作为采用时钟频率，针对两路差分信号分别进行采样，再通过解码，获得串行差分非归零码所对应的数据值，如此利用数字电路的采样判断、以及存储，即可以实现串行差分非归零码的识别，控制逻辑简单有效；并且整个识别方法稳定可靠、误差小，对于用于采样的各开始标志位置，只需简单的下降沿判断，就能正确识别码值，输出正确数据，具有性能稳定可靠，识别误差小的特点；通过对该方法的使用，可以彻底解决所有串行差分非归零码正确识别问题，并有效解决由于归零码占空比等不标准造成的误识别问题，进而能达到正确识别串行差分非归零码的目的，简单易行，稳定可靠。

附图说明

图1是本发明设计串行差分非归零码识别方法的流程示意图；

图2是本发明设计应用中串行差分非归零码所对应两路差分信号A、B的示意图；

图3是本发明设计应用中两路差分信号进行逻辑或非操作所获信号S的示意图；

图4是本发明设计应用中基于信号S所获标志信号F的示意图；

图5是本发明设计应用中基于标志信号F针对两路差分信号分别采样示意图。

具体实施方式

下面结合说明书附图对本发明的具体实施方式作进一步详细的说明。

本发明设计了一种串行差分非归零码识别方法，实际应用当中，如图2所示，串行差分非归零码对应着两路差分信号，其中，在差分信号A为1、0电平，差分信号B为0、0电平时，代表当前位为1；在差分信号A为0、0电平，差分信号B为1、0电平，代表当前位为0。所述串行差分非归零码识别方法，按图1所示，具体识别方法包括如下步骤。

步骤A.针对串行差分非归零码所对应的两路差分信号，进行逻辑或非操作，如图3所示，获得信号S，然后进入步骤B。

步骤B.获取信号S中每一个下降沿的位置，并将该各个下降沿位置作为各个开始标志位置，然后进入步骤C。

实际应用当中，具体针对上述步骤B，按图4所示，设计包括如下步骤B1至步骤B3。

步骤B1.针对信号S延迟预设时长M，获得延迟信号S'，然后进入步骤B2；其中，M等于串行差分非归零码频率的预设n倍的倒数。

步骤B2.采用时钟频率N，针对信号S中的每一个下降沿分别进行采样，获得分别对应于信号S中各下降沿与延迟信号S'中对应下降沿之间位置的各个脉冲，所获各个脉冲根据时序构成标志信号F，然后进入步骤B3，其中，时钟频率N等于M的倒数。

步骤B3.分别以标志信号F中各个脉冲的上升沿作为各个开始标志位置。

步骤C.如图5所示，由各个开始标志位置起、采用时钟频率N针对两路差分信号分别进行采样，完成中各开始标志位置起的采样操作后，获得两路差分信号分别所对应的差分采样信号，然后进入步骤D；其中，时钟频率N等于串行差分非归零码频率的预设n倍，实际实施应用中，可以设计n≥20。

步骤D.首先针对两路差分信号分别所对应的差分采样信号，分别进行合法性验证、有效性验证，若两路差分采样信号均验证合格，则进一步针对两路差分采样信号、分别进行容错控制更新，然后针对更新后的两路差分采样信号进行解码，获得解码值，即获得串行差分非归零码所对应的数据值。

反之若两路差分采样信号存在验证不合格情况时，则表示两路差分信号分别所对应的差分采样信号错误。

实际实施应用中，所述合法性验证过程，即针对标志信号F中开始标志的个数进行计数，若计数结果低于预设开始标志个数阈值，则判定该串行差分非归零码不合法，抛弃该串行差分非归零码，这里预设开始标志个数阈值具体设计设定等于5；对于有效性验证的方式来说，具体可以应用奇偶校验方式。

对于上述所设计串行差分非归零码识别方法技术方案来说，需基于高倍的采样时钟(串行差分非归零码频率的20倍)和串行差分非归零码码值变形不超过60％，高倍高精度时钟能满足准确采样产生信号S的要求,有效的解决了由于干扰等造成的串行非归零码码值的变形引起的误识别和识别错误的技术问题。

上述技术方案所设计串行差分非归零码识别方法，基于串行差分非归零码所对应两路差分信号的逻辑或非操作结果，设计全新识别方法，以该结果的各个下降沿位置作为各个开始标志位置，结合串行差分非归零码频率的预设n倍、作为采用时钟频率，针对两路差分信号分别进行采样，再通过解码，获得串行差分非归零码所对应的数据值，如此利用数字电路的采样判断、以及存储，即可以实现串行差分非归零码的识别，控制逻辑简单有效；并且整个识别方法稳定可靠、误差小，对于用于采样的各开始标志位置，只需简单的下降沿判断，就能正确识别码值，输出正确数据，具有性能稳定可靠，识别误差小的特点；通过对该方法的使用，可以彻底解决所有串行差分非归零码正确识别问题，并有效解决由于归零码占空比等不标准造成的误识别问题，进而能达到正确识别串行差分非归零码的目的，简单易行，稳定可靠。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下做出各种变化。