一种适用于载波速率和调制编码方式逐帧可变的解调器的制作方法

本发明涉及解调器设计领域，尤其涉及一种适用于载波速率和调制编码方式逐帧可变的解调器，特别适用于卫星通信系统中传输信息量大、平台种类多、业务数据种类多的传输系统，提高了信道传输的利用率和传输效率。

背景技术：

卫星通信系统为保证信息传输的可靠性，在做链路预算时，按照较差的信道条件进行设计，采用固定的信号传输模式。随着业务需求增加，为了最大限度地利用信道容量，在有限的频谱资源上高速传输多种类型融合的信息数据，提高系统在衰落信道中的频谱利用率，就必须使发送速率随信道容量的变化而变化。对传输的信号格式要求：按照帧结构进行发送；帧结构灵活可变，载波速率、调制、编码方式逐帧可变。解调器就需要针对这种帧结构进行自适应解调，保证正确接收全部业务数据。

技术实现要素：

本发明所要解决的技术问题是设计一种适用于载波速率和调制编码方式逐帧可变的解调器，可以逐帧解调不同载波速率不同调制编码方式的业务数据。

本发明采用的技术方案为：

一种适用于载波速率和调制编码方式逐帧可变的解调器，包括：ad采样模块、第一cic模块、第二cic模块、第一匹配滤波模块、第二匹配滤波模块、搜24m帧头处理模块、搜48m帧头处理模块、数据变换模块、数据合路模块、定时恢复模块、载波恢复模块、解扩模块、解映射模块、译码模块和信令解析模块；

ad采样模块采用8路信号并行处理的方式对接收的基带信号进行高倍采样，采样后的信号分别输出至第一cic模块和第二cic模块；

第一cic模块将接收信号抽取为采样钟为24mhz的8路并行信号，输出至第一匹配滤波模块；

第二cic模块将接收信号抽取为采样钟为48mhz的8路并行信号，输出至第二匹配滤波模块；

第一匹配滤波模块对接收到的采样钟为24mhz的8路并行信号进行滤波处理后输出至搜24msps帧头处理模块；

第二匹配滤波模块对接收到的采样钟为48mhz的8路并行信号进行滤波处理后输出至搜48msps帧头处理模块；

搜24msps帧头处理模块根据载波速率24msps帧头的1024个先验符号信息，利用pn序列的相关特性分别对24mhz的8路并行信号帧头的1024个先验符号信息进行相关累加，当累加值大于门限值时，搜到24msps帧头，并将标记帧头后的并行数据输出至数据变换模块；

搜48msps帧头处理模块根据载波速率48msps帧头1024个先验符号信息，利用pn序列的相关特性分别对48mhz的8路并行信号帧头的1024个先验符号信息进行相关累加，当累加值大于门限值时，搜到48msps帧头，并将标记帧头后的并行数据输出至数据合路模块；

数据变换模块将24msps连续数据变为48msps的突发数据后输出至数据合路模块；

数据合路模块将24msps转变后数据和48msps数据进行合路处理，将合路后的数据输出至定时恢复模块；

定时恢复模块将接收到的数据进行时钟恢复，取4096个数据进行平方定时误差估计，内插出最佳采样点，将最佳采样点数据输出至载波恢复模块；

载波恢复模块在最佳采样点数据帧部分利用帧内数据两端的128个导频部分估算相位，完成两导频之间数据帧的实时载波相位补偿，将载波恢复后数据送入解扩模块；

解扩模块对载波恢复后数据的帧内包含的扩频数据进行解扩处理，将解扩处理后的数据输出至解映射模块；

解映射模块对解扩处理后的数据中不同调制方式的码块逐帧进行软解映射，将软解映射后的数据输出至译码模块；

译码模块对软解映射后的数据进行逐帧译码并输出；

信令解析模块将译码后得到的信令信息进行解析，将每帧信令逐条存入ram中，对解扩模块、解映射模块和译码模块进行参数设置，以适应不同扩频比、不同调制和编码模式的数据解调。

本发明与背景技术相比，具有如下优点：

(1)可解调的信息速率为3mbps-155mbps，适用范围广，通信容量大；

(2)支持多载波速率和多种调制编码方式的组合数据帧结构的解调，适用不同的应用场景和信道条件，提高了传输链路的可用度和传输效率。

附图说明

图1是本发明设计的业务数据帧格式帧结构原理图。

图2是本发明的解调器设计原理图。

具体实施方式

下面结合附图对本发明作进一步详细的说明。

参照图1业务数据帧结构包括帧头、信令、保护和多种载波数据。帧头和信令进行8倍扩频，保证信道条件变差时解调器也能正常接收。信令用于指示每个载波的信号格式和帧内位置。载波速率包括24msps和48msps两种。整帧每隔8064个符号插入128个符号的导频信号。

参照图2，本发明一种适用于载波速率和调制编码方式逐帧可变的解调器，包括：ad采样模块1、第一cic模块2、第二cic模块3、第一匹配滤波模块4、第二匹配滤波模块5、搜24msps帧头处理模块6、搜48msps帧头处理模块7、数据变换模块8、数据合路模块9、定时恢复模块10、载波恢复模块11、解扩模块12、解映射模块13、译码模块14和信令解析模块15；

ad采样模块1对接收的基带信号进行采样，采样钟为1152mhz，fpga中采用8路并行处理，每路时钟为144mhz。采样后信号分别通过第一cic模块2和第二cic模块3抽取不同倍数的时钟与不同载波速率进行时钟匹配，并分别经过第一匹配滤波模块4和第二匹配滤波模块5，再分别经过搜24msps帧头处理模块6和搜48msps帧头处理模块7。搜到24msps帧头后，将24msps数据经过数据变换模块8以突发模式变为48msps数据方式。再与48msps载波数据经过数据合路模块9，均按48msps数据进行后续解调处理。经定时恢复模块10后，再经过载波恢复模块11，解扩模块12，解映射模块13和译码模块14，最后经信令解析模块15。

具体处理过程如下：

ad采样模块1的作用是采用8路信号并行处理的方式对接收的基带信号进行采样，采样后的信号分别输出至第一cic模块和第二cic模块；

第一cic模块2将接收信号抽取为采样钟为24mhz的8路并行信号，输出至第一匹配滤波模块；

第二cic模块3将接收信号抽取为采样钟为48mhz的8路并行信号，输出至第二匹配滤波模块；

第一匹配滤波模块4对接收到的采样钟为24mhz的8路并行信号进行滤波处理后输出至搜24msps帧头处理模块；

第二匹配滤波模块5对接收到的采样钟为48mhz的8路并行信号进行滤波处理后输出至搜48msps帧头处理模块；

搜24msps帧头处理模块根据载波速率24msps帧头的1024个先验符号信息，利用pn序列的相关特性分别对24mhz的8路并行信号帧头的1024个先验符号信息进行相关累加，当累加值大于门限值时，搜到24msps帧头，并将标记帧头后的并行数据输出至数据变换模块；

搜48msps帧头处理模块根据载波速率48msps帧头1024个先验符号信息，利用pn序列的相关特性分别对48mhz的8路并行信号帧头的1024个先验符号信息进行相关累加，当累加值大于门限值时，搜到48msps帧头，并将标记帧头后的并行数据输出至数据合路模块；

数据变换模块8将24msps连续数据变为48msps的突发数据后输出至数据合路模块；

数据合路模块9将24msps转变后数据和48msps数据进行合路处理，将合路后的数据输出至定时恢复模块；

定时恢复模块10将接收到的数据进行时钟恢复，取4096个数据进行平方定时误差估计，内插出最佳采样点，将最佳采样点数据输出至载波恢复模块；

载波恢复模块11在最佳采样点数据帧部分利用帧内数据两端的128个导频部分估算相位，完成两导频之间数据帧的实时载波相位补偿，将载波恢复后数据送入解扩模块；

解扩模块12对帧内包含的扩频数据进行解扩处理，将解扩处理后的数据输出至解映射模块；

解映射模块13的作用是对解扩处理后的数据中不同调制方式的码块逐帧进行软解映射，将软解映射后的数据输出轴译码模块；可支持bpsk\qpsk\8psk\16apsk多种调制方式；

译码模块14的作用是对软解映射后的数据进行逐帧译码并输出；支持ldpc译码码长为8064，码率为1/2、3/4、7/8三种。

信令解析模块15的作用是将译码后得到的信令信息进行解析，将每帧信令逐条存入ram中，待下一帧数据解调时，对解扩模块、解映射模块和译码模块进行参数设置，以适应不同扩频比、不同调制和编码模式的数据解调。

本发明解调器支持的信息速率为3mbps-155mbps，支持24msps和48msps载波速率的同时解调，支持扩频比为1、2、4、8的扩频数据解调，支持bpsk\qpsk\8psk\16apsk多种调制方式，支持ldpc译码码长为8064，码率为1/2、3/4、7/8三种。解调器支持一帧内以上任意一种或多种载波速率和调制编码方式组合的数据模式的解调，支持数据模式逐帧可变。