量子密钥分配接收端芯片，封装结构和设备的制作方法

本发明涉及量子密钥分发器件技术领域，具体涉及一种量子密钥分配接收端芯片，封装结构和设备。

背景技术：

目前部署于量子保密通信干线(简称“量子干线”)中的量子密钥分配设备的量子密钥安全成码率一般在10kbps～100kbps量级，当有大量加密业务时，密钥数量很难满足业务需求。现在的一个解决方案是在量子干线的各个节点处部署多台量子密钥分配设备来一起提供量子密钥，在这里称之为“集控站方案”。而目前的商用量子密钥分配设备接收端的光学部分都采用分立的光学元件搭建，如基于相位型BB84协议的量子密钥分配方案接收端光学部分包含光纤分束器、光纤合束器、相位调制器、光纤延迟线、可调光衰减器、单光子探测器，各个光学元件之间通过光纤连接，使得量子密钥分配设备的成本高、体积大、性能不稳定。在量子干线节点处部署多台设备的集控站方案更是大大提升了成本和空间资源需求。

技术实现要素：

本发明要解决的技术问题是提供一种小体积、高集成度和大容量的量子密钥分配接收端芯片。

为了解决上述技术问题，本发明提供了一种量子密钥分配接收端芯片，包括芯片衬底和集成在该芯片衬底上的至少两个量子密钥分配接收端模块，每个所述量子密钥分配接收端模块各自独立运行，其均包括光纤耦入模块、量子态解调单元、光纤耦出模块一和光纤耦出模块二；所述量子态解调单元基于光学干涉效应处理光纤耦入模块耦入的不同量子态的信号光，所述光纤耦出模块一和光纤耦出模块二分两路将所述量子态解调单元处理后的信号光耦出至光纤。

本发明一个较佳实施例中，进一步包括所述量子态解调单元包括光分束器、50：50耦合器、延迟线、相位调制器和可调光衰减器；所述光分束器将一路信号光平均分成两路信号光，其一路输出通过所述延迟线连接50：50耦合器，另一路输出依次通过相位调制器、可调光衰减器连接50：50耦合器；

所述延迟线用于延迟其所在光波导中的信号光进入50：50耦合器的时间；

所述相位调制器用于将其所在光波导中的信号光相位动态调制0、π/2、π、3π/2；

所述可调光衰减器用于将其所在光波导中的信号光的损耗调节至与延迟线所在光波导中的信号光损耗一致；

所述50：50耦合器用于将延迟线所在光波导中的信号光功率、可调光衰减器所在光波导中的信号光功率各自平均分配至两路光波导中输出。

本发明一个较佳实施例中，进一步包括每个所述量子密钥分配接收端模块所包含的光纤耦入模块耦入的信号光波长均不相同，且处于波分复用器工作波段。

本发明一个较佳实施例中，进一步包括该接收端芯片所包含的所有量子密钥分配接收端模块均包括单光子探测器一和单光子探测器二，所述单光子探测器一和单光子探测器二通过光波导与量子态解调单元连接。

本发明一个较佳实施例中，进一步还包含至少一个同步光探测器，每个所述同步光探测器与光纤耦入模块连接。

为了解决上述技术问题，本发明提供了一种量子密钥分配接收端芯片的封装结构，所述封装结构包括3N个光纤引脚和Q-3N个电极引脚；其中，引脚1，引脚2，……引脚N(N≥2)为芯片的光纤输入端口，分别连接芯片的光纤耦入模块；引脚N+1，引脚N+2，……引脚3N为芯片的光纤输出端口，分别连接芯片的光纤耦出模块；引脚3N+1，引脚3N+2，……引脚Q(Q>3N)为芯片的电极引脚。

本发明一个较佳实施例中，进一步包括所述引脚1，引脚2，……引脚N配置于封装结构的第一侧，引脚N+1，引脚N+2，……引脚3N配置于封装结构的第二侧；引脚3N+1，引脚3N+2，……引脚P配置于封装结构的第三侧，引脚P+1，引脚P+2，……引脚Q(Q>P>3N)配置于封装结构的第四侧；所述封装结构的第一侧与其第二侧位于相对的两侧，所述封装结构的第三侧与其第四侧位于相对的两侧。

为了解决上述技术问题，本发明提供了一种量子密钥分配接收端芯片的封装结构，该封装结构包括N+M(N≥2，1≤M≤N)个光纤引脚和Q-N-M个电极引脚；其中，引脚1，引脚2，……引脚N+M为芯片的光纤输入端口，分别连接芯片的光纤耦入模块；引脚N+M+1，引脚N+M+2，……引脚Q(Q>N+M)为芯片的电极引脚。

本发明一个较佳实施例中，进一步包括所述引脚1，引脚2，……引脚N+M配置于封装结构的第一侧；所述引脚N+M+1，引脚N+M+2，……引脚P配置于封装结构的第二侧，引脚P+1，引脚P+2，……引脚Q(Q>P>N+M)配置于封装结构的第三侧；所述封装结构的第二侧与其第三侧位于相对的两侧，所述封装结构的第一侧位于其第二侧和第三侧之间。

为了解决上述技术问题，本发明提供了一种量子密钥分配接收端设备，包括以上所述的量子密钥分配接收端芯片；

其还包括，偏振控制器、波分复用器、2N(N≥2)个单光子探测器和M(1≤M≤N)个同步光探测器；

所述偏振控制器将入射的信号光偏振纠正到一个特定的偏振状态，所述偏振控制器的输出端与波分复用器的公共端通过保偏光纤连接；

所述波分复用器的N个输出通道与所述量子密钥分配接收端芯片的N个光纤输入端口通过保偏光纤连接，所述波分复用器的M个输出通道与所述M个同步光探测器连接；所述量子密钥分配接收端芯片的2N个光纤输出端口分别与所述2N个单光子探测器通过光纤连接。

本发明的有益效果：

本发明实施例的量子密钥分配接收端芯片，在单个光子集成芯片上将多个量子密钥分配接收端的光路进行光子集成，使得使用该芯片的一台设备就能实现集控站方案的安全密钥成码能力，同时还能有效提升量子密钥分配设备的成码率。另一方面，相较于通过使用多台量子密钥分配设备一起提供量子密钥的集控站方案，本方案设备不需要那么多分立的光学元件，更加小型化，大大降低了设备成本和部署空间，提升制造效率。

本方案采用芯片集成的方式，使用该芯片的设备性能更加稳定，易于批量化生产，且只需一台设备就能实现多台设备的性能，成本更低。

附图说明

图1是本发明第一实施例中量子密钥分配接收端芯片的结构框图；

图2是图1所示接收端芯片中量子态解调单元的结构框图；

图3是本发明第二实施例中量子密钥分配接收端芯片的结构框图；

图4是本发明第三实施例中量子密钥分配接收端芯片的封装结构示意图；

图5是本发明第四实施例中量子密钥分配接收端芯片的封装结构示意图；

图6是本发明第五实施例中量子密钥分配接收端设备的结构示意图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明，以使本领域的技术人员可以更好地理解本发明并能予以实施，但所举实施例不作为对本发明的限定。

实施例一

本实施例公开一种量子密钥分配接收端芯片，如图1所示，该芯片包括芯片衬底0和集成在该芯片衬底0上的至少两个量子密钥分配接收端模块(1，2，……N)，每个上述量子密钥分配接收端模块各自独立运行，其均包括光纤耦入模块(110，210，……N10)、量子态解调单元(130，230，……N30)、光纤耦出模块一(151，251，……N51)和光纤耦出模块二(152，252，……N52)。

上述量子态解调单元基于光学干涉效应处理光纤耦入模块耦入的不同量子态的信号光，上述光纤耦出模块一和光纤耦出模块二分两路将上述量子态解调单元处理后的信号光耦出至光纤。

该量子密钥分配接收端模块的光纤耦入模块、量子态解调单元和光纤耦出模块之间通过平面光波导连接，信号光从光纤耦入模块耦合到接收端芯片上，量子态解调单元通过光学干涉效应处理光纤耦入模块耦入的信号光，并将不同量子态的信号光分别从两路光波导中输出，光纤耦合模块一将第一路光波导中的信号光耦出至光纤，光纤耦合模块二将第二路光波导中的信号光耦出至光纤。

以上光纤耦入模块、光纤耦出模块一和光纤耦出模块二可以是单模光波导、光栅耦合器或者楔形耦合器中的一种。

上述量子态解调单元可以是不等臂马赫曾德尔干涉仪(MZ干涉仪)，如图2所示，其包括光分束器131、50：50耦合器132、延迟线133、相位调制器134和可调光衰减器135；

上述光分束器131将一根波导中的光信号平均分到两根光波导中，可以是基于Y分支光波导、光波导定向耦合器或者多模干涉仪的光分束器。本实施例技术方案中，上述光分束器131将一路信号光平均分成两路信号光，其一路输出通过上述延迟线133连接到50：50耦合器132，另一路输出依次通过相位调制器134、可调光衰减器135连接到50：50耦合器132，各部分之间通过平面光波导相连。

上述延迟线133可以是一段螺旋型的光波导，本实施例技术方案中，上述延迟线133延迟其所在光波导137中的信号光进入50：50耦合器132的时间。

上述相位调制器134可以是基于电光效应、热光效应或者载流子色散效应的相位调制器，本实施例技术方案中，上述相位调制器134将其所在光波导136中的信号光相位动态调制0、π/2、π、3π/2。

上述可调光衰减器135可以是基于MZ干涉仪的衰减器，也可以是基于光吸收效应的衰减器；本实施例技术方案中，上述可调光衰减器135将其所在光波导136中的信号光的损耗调节至与延迟线所在光波导137中的信号光损耗一致。

上述50:50耦合器132可以是基于光波导定向耦合器或者多模干涉仪的结。本实施例技术方案中，上述50：50耦合器132将光波导137中的信号光功率平均分配至光波导138和光波导139中输出、还将光波导136中的信号光功率平均分配至光波导138和光波导139中输出。

为了节省光纤资源，上述接收端芯片的N(N≥2)个独立的量子密钥分配接收端模块所包含的光纤耦入模块耦入的信号光波长均不相同，并在量子干线的同一根光纤中传输。

在本发明的第二实施例中公开的量子密钥分配接收端芯片，如图3所示，该接收端芯片的每个量子密钥分配接收端模块还均包括单光子探测器一(161，261，……N61)和单光子探测器二(162，262，……N62)，所述单光子探测器一和单光子探测器二通过光波导与量子态解调单元连接。所述的量子密钥分配接收端芯片还包含至少一个同步光探测器(180，……M80)，每个所述同步光探测器与光纤耦入模块(170，……M70)连接。

上述单光子探测器可以是基于锗、磷化铟或者铟镓砷的单光子探测器，上述同步光探测器可以是基于锗、磷化铟或者铟镓砷的同步光探测器。

在本发明的第三实施例中，公开实施例一量子密钥分配接收端芯片的封装结构，如图4所示，所述封装结构包括3N个光纤引脚和Q-3N个电极引脚；其中，引脚1，引脚2，……引脚N(N≥2)为芯片的光纤输入端口，分别连接芯片的光纤耦入模块；引脚N+1，引脚N+2，……引脚3N为芯片的光纤输出端口，分别连接芯片的光纤耦出模块；引脚3N+1，引脚3N+2，……引脚Q(Q>3N)为芯片的电极引脚。

上述引脚1，引脚2，……引脚N配置于封装结构的第一侧，引脚N+1，引脚N+2，……引脚3N配置于封装结构的第二侧；引脚3N+1，引脚3N+2，……引脚P配置于封装结构的第三侧，引脚P+1，引脚P+2，……引脚Q(Q>P>3N)配置于封装结构的第四侧；上述封装结构的第一侧与其第二侧位于相对的两侧，上述封装结构的第三侧与其第四侧位于相对的两侧。

在本发明的第四实施例中，公开实施例二量子密钥分配接收端芯片的封装结构，如图5所示，该封装结构包括N+M(N≥2，1≤M≤N)个光纤引脚和Q-N-M个电极引脚；其中，引脚1，引脚2，……引脚N+M为芯片的光纤输入端口，分别连接芯片的光纤耦入模块；引脚N+M+1，引脚N+M+2，……引脚Q(Q>N+M)为芯片的电极引脚。

上述引脚1，引脚2，……引脚N+M配置于封装结构的第一侧；上述引脚N+M+1，引脚N+M+2，……引脚P配置于封装结构的第二侧，引脚P+1，引脚P+2，……引脚Q(Q>P>N+M)配置于封装结构的第三侧；上述封装结构的第二侧与其第三侧位于相对的两侧，上述封装结构的第一侧位于其第二侧和第三侧之间。

在本发明的第五实施例中，公开一种使用实施例一的量子密钥分配接收端芯片搭建的量子密钥分配接收端设备，如图6所示，该设备配置有偏振控制器、波分复用器、2N(N≥2)个单光子探测器、M(1≤M≤N)个同步光探测器和实施例一中的量子密钥分配接收端芯片。

上述偏振控制器将入射的信号光偏振纠正到一个特定的偏振状态，上述偏振控制器的输出端与波分复用器的公共端通过保偏光纤连接；

上述波分复用器的N个输出通道与上述量子密钥分配接收端芯片的N个光纤输入端口通过保偏光纤连接，上述波分复用器的M个输出通道与上述M个同步光探测器连接；上述量子密钥分配接收端芯片的2N个光纤输出端口分别与上述2N个单光子探测器通过光纤连接。

以上所述实施例仅是为充分说明本发明而所举的较佳的实施例，本发明的保护范围不限于此。本技术领域的技术人员在本发明基础上所作的等同替代或变换，均在本发明的保护范围之内。本发明的保护范围以权利要求书为准。