上下行失步检测电路和通信设备的制作方法

本发明涉及通信
技术领域：
，特别是涉及一种上下行失步检测电路和通信设备。
背景技术：
：随着通信技术的发展，第四代移动通信技术已普及应用，第五代移动通信技术也已面世并逐步推广。商用的4g(第四代移动通信)较为广泛使用的是lte系统。lte系统有两种工作模式，一种是fdd(frequencydivisionduplexing，频分双工)-lte，另一种是tdd(timedivisionduplexing，时分双工)-lte。其中，tdd-lte模式是“共同的频率、不同的时间”，接收和发送是使用同一频率的不同时隙来区分上、下行信道，在时间上不连续。一个时间段由移动台发送给基站(即ul，上行)，另一个时间段由基站发送给移动台(即dl，下行)。因此基站和移动台之间，对时间同步的要求较为苛刻。传统的tdd-lte系统中，一般通过基站对接收的信号进行上下行失步判断，或者直接检测通信链路进行上下行失步判断。然而，在实现过程中，发明人发现在上述传统tdd-lte系统的上下行失步判断方式，存在着上下行失步判断效率不高的问题。技术实现要素：基于此，有必要针对上述传统tdd-lte系统的上下行失步判断方式中存在的问题，提供一种能够有效提高上下行失步判断效率的上下行失步检测电路和一种通信设备。为了实现上述目的，本发明实施例提供以下技术方案：一方面，本发明实施例提供一种上下行失步检测电路，包括：信号输入单元，用于获取信号源输出的td制式信号，并对td制式信号进行滤波与衰减输出；变频单元，输入端连接信号输入单元的输出端，用于将信号输入单元输出的td制式信号下变频至低频；抑制单元，输入端连接变频单元的输出端，用于对变频后的td制式信号进行干扰抑制；转换单元，输入端连接抑制单元的输出端，用于将干扰抑制后的td制式信号转换为数字信号；信号检出单元，输入端连接转换单元的输出端，用于从数字信号中检出td上行开关信号和td下行开关信号；状态检测单元，输入端连接信号检出单元的输出端，用于检测td上行开关信号和td下行开关信号的电平并确定失步状态。在其中一个实施例中，状态检测单元包括与非门、第一与门、第二与门以及或非门，与非门的第一输入端连接信号检出单元的第一输出端，与非门的第二输入端连接信号检出单元的第二输出端，与非门的输出端分别连接第一与门和第二与门的第一输入端；第一与门的第二输入端连接与非门的第一输入端，第一与门的输出端用于连接链路切换控制电路的第一开关信号端；第二与门的第二输入端连接与非门的第二输入端，第二与门的输出端用于连接链路切换控制电路的第二开关信号端；或非门的第一输入端连接第一与门的输出端，或非门的第二输入端连接第二与门的输出端，或非门的输出端用于连接状态提示单元。在其中一个实施例中，状态检测单元还包括非门，非门的输入端连接或非门的输出端，非门的输出端用于连接状态提示单元。在其中一个实施例中，信号检出单元包括fpga芯片或cpld器件。在其中一个实施例中，信号输入单元包括高频滤波器和数字衰减器，高频滤波器的输入端用于连接信号源，高频滤波器的输出端连接数字衰减器的输入端，数字衰减器的输出端连接变频单元的输入端。在其中一个实施例中，变频单元包括混频器、第一巴伦和本振源；混频器的第一输入端连接数字衰减器的输出端，混频器的第二输入端连接本振源的输出端，混频器的第一输出端连接第一巴伦的第一差分端口，混频器的第二输出端连接第一巴伦的第二差分端口；第一巴伦的单端端口连接抑制单元的输入端。在其中一个实施例中，抑制单元包括低频滤波器，低频滤波器的输入端连接第一巴伦的单端端口，低频滤波器的输出端连接转换单元的输入端。在其中一个实施例中，抑制单元还包括低频放大器，低频滤波器的输出端通过低频放大器连接转换单元的输入端。在其中一个实施例中，转换单元包括第二巴伦和模数转换器；第二巴伦的单端端口连接抑制单元的输出端，第二巴伦的第一差分端口连接模数转换器第一输入端，第二巴伦的第二差分端口连接模数转换器第二输入端；模数转换器的输出端连接信号检出单元的输入端。另一方面，提供一种通信设备，包括上述的上下行失步检测电路。在其中一个实施例中，上述的通信设备还包括状态提示单元，状态提示单元的信号端连接上下行失步检测电路中状态检测单元的输出端；状态提示单元用于接收到状态检测单元输出的失步告警信号时，进行失步告警。上述上下行失步检测电路和通信设备，通过信号输入单元获取信号源产生的td制式信号并调整功率后，经过变频单元下变频至低频的td制式信号，然后经抑制单元对低频的td制式信号进行干扰抑制，再转换单元将干扰抑制后的td制式信号转换为数字信号输出给信号检出单元。信号检出单元检出转换为数字信号后的td制式信号中包含的td上行开关信号和td下行开关信号，并输出给状态检测单元。最后由状态检测单元检测td上行开关信号和td下行开关信号的电平，即可依据td上行开关信号和td下行开关信号的电平状态，直接确定该两开关信号是否失步。基于电路硬件进行开关信号的同步判决，响应速度快和精度更高，且稳定性更好，达到了大幅提高上下行失步判断效率的目的。附图说明图1为一个实施例中上下行失步检测电路的第一结构示意图；图2为一个实施例中状态检测单元的结构示意图；图3为一个实施例中上下行失步检测电路的第二结构示意图；图4为一个实施例中上下行失步检测电路的第三结构示意图；图5为一个实施例中上下行失步检测电路的第四结构示意图；图6为一个实施例中上下行失步检测电路的第五结构示意图；图7为一个实施例中应用上下行失步检测电路的通信设备的电路结构示意图。具体实施方式为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。需要说明的是，除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的
技术领域：
的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体地实施方式的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。在tdd-lte系统中，采用了时分双工的双工方式，用时间来分离接收和发送信道。接收和发送使用同一频率载波的不同时隙作为信道的承载，时间资源在两个方向上进行了分配。在基于tdd的系统中，无论是3g时代的td-scdma系统，还是4g时代的tdd-lte系统，只要是使用tdd制式的系统，都离不开时间同步。因tdd制式的系统是按照时间来区分上下行链路的，因此所有的tdd制式的系统都会使用到tdd上行开关信号和tdd下行开关信号，简称为tdd-up信号和tdd-down信号。tdd-lte系统通过tdd-up信号和tdd-down信号两个信号，控制上行链路和下行链路的开启和关闭。请参阅图1，在一个实施例中，提供了一种上下行失步检测电路100，包括信号输入单元12、变频单元14、抑制单元16、转换单元18、信号检出单元20和状态检测单元22。信号输入单元12用于获取信号源201输出的td制式信号，并对td制式信号进行滤波与衰减输出。变频单元14的输入端连接信号输入单元12的输出端，用于将td制式信号下变频至低频。抑制单元16的输入端连接变频单元14的输出端，用于对变频后的td制式信号进行干扰抑制。转换单元18的输入端连接抑制单元16的输出端，用于将干扰抑制后的td制式信号转换为数字信号。信号检出单元20的输入端连接转换单元18的输出端，用于从数字信号中检出td上行开关信号和td下行开关信号。状态检测单元22的输入端连接信号检出单元20的输出端，用于检测td上行开关信号和td下行开关信号的电平并确定失步状态。可以理解，信号输入单元12为从信号源上接收td制式信号的电路单元，可以由本领域中的滤波器件、信号功率调整器件及其他辅助电路元件等组成，只要能够接入信号源输出的td制式信号，且能够按照检测需要提供所需的信号功率调整功能即可。变频单元14可以是本领域通信链路中常规的信号频率转换元件，只要能够提供对td制式信号的变频功能即可。抑制单元16可以是本领域通信链路中常规的信号干扰抑制元件或器件组合，例如信号滤波元件或，或者信号滤波与放大元件，只要能够提供对变频后的td制式信号的干扰抑制功能即可。转换单元18可以是本领域能够实现模拟信号转换为数字信号的功能的元件或器件组合，只要能够提供所需的数字信号转换功能即可。信号检出单元20为信号提取电路单元，可以是本领域中的控制器或者其他类型的逻辑电路，只要能够基于本领域中已有的开关信号提取方式，从td制式信号转换的数字信号中检出信号源传输的td上行开关信号和td下行开关信号均可。状态检测单元22为逻辑器件组成的电平检测电路，可以检测状态检测td上行开关信号和td下行开关信号的电平同步状态同时，能够向通信设备中控制上行链路与下行链路开关的单元，输出链路控制所需的td上行开关信号和td下行开关信号。信号源201为tdd-lte系统中，基站、移动台或者其他通信设备中，产生上行/下行td制式信号的信号源201，例如基带芯片。td制式信号也即tdd-lte系统中传输的上行/下行传输信号。td上行开关信号也即tdd-up信号。td下行开关信号也即tdd-down信号。在实际应用中，td上行开关信号和td下行开关信号的电平同时为高电平或者低电平，即表明上行链路和下行链路在相同时隙同时开启或关闭，也即td上行开关信号和td下行开关信号失步，tdd-lte系统异常。失步状态也即td上行开关信号和td下行开关信号当前失步或者同步的状态。具体的，信号输入单元12可以直接或者间接地接入到所应用的通信设备的信号源201，以从信号源201上获取td制式信号输入，并进行信号滤波与衰减，得到干扰水平和功率水平适于变频单元14处理的td制式信号。该td制式信号进入上下行失步检测电路100后，经过变频单元14时下变频为低频的td制式信号。该低频的td制式信号随后输出到抑制单元16。抑制单元16对下变频后的td制式信号进行干扰抑制，例如抑制相关杂散和干扰信号等，以确保后续单元对信号的处理的有效性。此后，干扰抑制后的td制式信号(为模拟信号)进入转换单元18，转换成对应的数字信号并输出到信号检出单元20。信号检出单元20即可从接收到的数字信号中检出信号源201传输至链路中的td上行开关信号和td下行开关信号。得到的td上行开关信号和td下行开关信号的电平由状态检测单元22进行检测，以通过td上行开关信号和td下行开关信号的电平，来判断td上行开关信号和td下行开关信号当前为失步还是同步的状态。上述上下行失步检测电路100，通过信号输入单元12获取信号源201产生的td制式信号并调整功率后，经过变频单元14下变频至低频的td制式信号，然后经抑制单元16对低频的td制式信号进行干扰抑制，再转换单元18将干扰抑制后的td制式信号转换为数字信号输出给信号检出单元20。信号检出单元20检出转换为数字信号后的td制式信号中包含的td上行开关信号和td下行开关信号，并输出给状态检测单元22。最后由状态检测单元22检测td上行开关信号和td下行开关信号的电平，即可依据td上行开关信号和td下行开关信号的电平状态，直接确定该两开关信号是否失步。基于电路硬件进行开关信号的同步判决，响应速度快和精度更高，且稳定性更好，达到了大幅提高上下行失步判断效率的目的，电路适用范围广。请参阅图2，在一个实施例中，状态检测单元22包括与非门221、第一与门222、第二与门223以及或非门224。与非门221的第一输入端连接信号检出单元20的第一输出端。与非门221的第二输入端连接信号检出单元20的第二输出端。与非门221的输出端分别连接第一与门222和第二与门223的第一输入端。第一与门222的第二输入端连接与非门221的第一输入端。第一与门222的输出端用于连接链路切换控制电路的第一开关信号端。第二与门223的第二输入端连接与非门221的第二输入端。第二与门223的输出端用于连接链路切换控制电路的第二开关信号端。或非门224的第一输入端连接第一与门222的输出端。或非门224的第二输入端连接第二与门223的输出端。或非门224的输出端用于连接状态提示单元。可以理解，与非门221可以是两个输入端和一个输出端的三端与非门221，也可以是多个输入端和一个输出端的多端与非门221，具体可以根据应用需要进行灵活选择，只要能够实现对td上行开关信号和td下行开关信号的电平判断与保护即可。对于第一与门222、第二与门223和或非门224的输入端数量可以同理理解。链路切换控制电路也即是指通信设备中控制上行链路与下行链路开关的单元。状态提示单元为通信设备中上行/下行开关信号的失步状态提示单元，可以但不限于是远程告警电路单元，用于向通信双端(如基站和移动台)的主控制器报告上行开关信号与下行开关信号当前处于失步的状态，或者是现场告警电路单元，用于向所属的通信设备(基站或移动台)的主控制器报告上行开关信号与下行开关信号失步。具体的，信号检出单元20上分别输出td上行开关信号和td下行开关信号的两个输出端，与非门221的两个输入端可以分别连接至信号检出单元20的两个输出端。以信号检出单元20的第一输出端输出的开关信号为td上行开关信号，信号检出单元20的第二输出端输出的开关信号为td下行开关信号为例：假设td上行开关信号是高电平1，td下行开关信号是低电平0。那么，进入了状态检测单元22后，各门电路的端口电平如下：与非门221的第一输入端a1＝1，第二输入端b1＝0。与非门221的输出端y1＝1。第一与门222的第一输入端b2＝1，第二输入端a2＝1，那么第一与门222的输出端y2＝1。第二与门223的第一输入端a3＝1，第二输入端b3＝0，那么第二与门223的输出端y3＝0。或非门224的第一输入端a4＝1，第二输入端b4＝0，那么或非门224的输出端y4＝0。由于td上行开关信号是高电平1，td下行开关信号是低电平0，该两开关信号是符合实际使用情况的。因此或非门224的输出端的电平(0)对应为当前同步的状态，状态提示单元不告警(状态提示单元默认设置为高电平时进行失步告警)。此外，在没有出现失步告警时，第一与门222的输出端y2的逻辑(电平)和td上行开关信号的逻辑(电平)是一致的，也即td上行开关信号受保护输出。第二与门223的输出端y3的逻辑(电平)的逻辑和td下行开关信号的逻辑(电平)也是一致的，也即td下行开关信号受保护输出。如此，链路切换控制电路可以接收到正常的td上行开关信号和td下行开关信号。假设td上行开关信号是高电平1，td下行开关信号是低电平1。那么，进入了状态检测单元22后，各门电路的端口电平如下：与非门221的第一输入端a1＝1，第二输入端b1＝1。与非门221的输出端y1＝0。第一与门222的第一输入端b2＝0，第二输入端a2＝1，那么第一与门222的输出端y2＝0。第二与门223的第一输入端a3＝0，第二输入端b3＝1，那么第二与门223的输出端y3＝0。或非门224的第一输入端a4＝0，第二输入端b4＝0，那么或非门224的输出端y4＝1。由于td上行开关信号是高电平1，td下行开关信号是高电平1，该两开关信号是不符合实际使用情况的。因此或非门224的输出端的电平(1)对应为当前失步的状态，状态提示单元告警。此外，在出现失步告警时，第一与门222的输出端y2的逻辑(电平)和td上行开关信号的逻辑(电平)是不一致的，也即td上行开关信号受保护输出。第二与门223的输出端y3的逻辑(电平)的逻辑和td下行开关信号的逻辑(电平)也是不一致的，也即td下行开关信号受保护输出。如此，链路切换控制电路可以接收到无法使用的td上行开关信号和td下行开关信号，从而上行链路与下行链路均不工作，起到了保护链路中器件的作用。对于td上行开关信号和td下行开关信号同为低电平0时，可以同理理解。关于td上行开关信号和td下行开关信号的电平变化情况，可以参见如表1所示的真值表：表1td-uptd-down或非门输出信号保护后的td-up保护后的td-down10010010010010011100以信号检出单元20的第一输出端输出的开关信号为td下行开关信号，信号检出单元20的第二输出端输出的开关信号为td上行开关信号为例时，可以同理理解。通过上述的状态检测单元22的电路硬件设计，可以通过td上行开关信号和td下行开关信号有效且更快速地实现开关信号的失步状态判断，且可以提高链路的电路可靠性。在一个实施例中，关于上述的状态检测单元22还包括非门。非门的输入端连接或非门224的输出端。非门的输出端用于连接状态提示单元。可以理解，在状态提示单元默认设置为低电平时进行失步告警的应用场景下，状态检测单元22还中还可以在或非门224的输出端接入非门，实现td上行开关信号和td下行开关信号同为高电平1或者低电平0时，向状态提示单元输出低电平，触发状态提示单元进行失步告警。通过本实施例的状态检测单元22的电路设计，可以有效实现开关信号的失步状态判断与失步告警触发，也能够有效提高链路的电路可靠性。请参阅图3，在一个实施例中，信号输入单元12包括高频滤波器122和数字衰减器124。高频滤波器122的输入端用于连接信号源201。高频滤波器122的输出端连接数字衰减器124的输入端。数字衰减器124的输出端连接变频单元14的输入端。可以理解，高频滤波器122的工作频段可以根据信号源201输出信号的频段来选择，用于接收信号源201输出的信号并输出所需的td制式信号。数字衰减器124可以是本领域中任一型信号衰减器，只要能够将高频滤波器122输出的td制式信号的信号功率调整至一定功率大小，以适于变频单元14处理即可。具体的，高频滤波器122的输入端，也即信号输入端可以直接接入信号源201，或者通过辅助器件间接接入信号源201，以从信号源201上获取输出信号并滤波得到所需的td制式信号。该td制式信号中可以包含上述的td上行开关信号和td下行开关信号，以及其他需要在链路中传输给对端设备的信号。高频滤波器122的输出端，也即信号输出端可以直接连接数字衰减器124的输入端，也可以通过辅助器件间接连接数字衰减器124的输入端，只要能够确保数字衰减器124能够有效接收到高频滤波器122的输出的td制式信号即可。数字衰减器124接收到高频滤波器122输出的td制式信号后，将该td制式信号的信号功率调整至一个合适td制式信号处理的信号功率，并输出功率调整后的td制式信号到变频单元14进行变频处理。通过上述的高频滤波器122和数字衰减器124，上下行失步检测电路100可以便捷地接入信号源201并获取td制式信号输入，输入的td制式信号经过功率衰减后输出给变频单元14进行后续处理，可靠性高且适用性好。在一个实施例中，如图3所示，变频单元14包括混频器142、第一巴伦144和本振源146。混频器142的第一输入端连接数字衰减器124的输出端。混频器142的第二输入端连接本振源146的输出端。混频器142的第一输出端连接第一巴伦144的第一差分端口。混频器142的第二输出端连接第一巴伦144的第二差分端口。第一巴伦144的单端端口连接抑制单元16的输入端。可以理解，在上述实施例中，变频单元14可以是混频器142和巴伦组成，变频单元14可以从应用的通信设备的本振电路上获取所需的本振信号，以完成对数字衰减器124输出的td制式信号的下变频处理。在本实施例中，可以采用独立设置的本振源146来提供所需的本振信号，本振源146所产生的本振信号的频率可以根据下变频处理后的td制式信号的频率需要来进行选择。本振源146可以是本领域中各型的本振电路单元或独立的时钟器件，只要能够提供下变频所需的本振信号均可。具体的，数字衰减器124输出的td制式信号进入混频器142后，在混频器142中与本振源146输出的本振信号进行混频处理，从而将数字衰减器124输出的、高频的td制式信号下变频为低频的td制式信号，以便后续单元的信号处理。下变频后的td制式信号，也即从混频器142输出的两路差分的信号，经过第一巴伦144完成差分信号转单端信号输出。输出的单端信号也即低频的td制式信号将会进入抑制单元16进行干扰抑制处理。通过上述的变频单元14的设计，可以有效且可靠地完成td制式信号的高频转低频。在一个实施例中，如图3所示，抑制单元16包括低频滤波器162。低频滤波器162的输入端连接第一巴伦144的单端端口。低频滤波器162的输出端连接转换单元18的输入端。可以理解，低频滤波器162的工作频率可以根据低频的td制式信号的频率进行选择。低频滤波器162可以是单个滤波器，也可以是由若干个滤波器组成的混合低频滤波器162，只要能够通过第一巴伦144输出的低频的td制式信号，并滤除信号中的相关杂散信号和其他干扰信号即可。具体的，下变频后的td制式信号从第一巴伦144的单端端口输出后，进入低频滤波器162。下变频后的td制式信号经过低频滤波器162时，信号中包含的相关杂散信号和其他干扰信号由于频率位于低频滤波器162的通带之外，而被低频滤波器162滤除。此后，低频滤波器162输出干扰抑制后的td制式信号到转换单元18进行信号转换处理。通过上述的低频滤波器162的干扰抑制处理，可以有效抑制杂散和其他干扰信号对下变频后的td制式信号的干扰，从而保障后续单元对td制式信号的处理的精确度和有效性，提高失步状态的判决准确度。请参阅图4，在一个实施例中，抑制单元16还包括低频放大器164。低频滤波器162的输出端通过低频放大器164连接转换单元18的输入端。可以理解，低频放大器164的工作频率可以根据低频的td制式信号的频率进行选择，用于对低频滤波器162输出的td制式信号进行信号功率放大。信号功率的放大程度可以根据转换单元18及信号检出单元20的处理需要进行确定。低频放大器164可以是单个放大器，也可以是由若干个放大器组成的多级低频放大器164，只要能够对低频滤波器162输出的td制式信号的信号功率放大到所需的功率即可。具体的，低频滤波器162输出的td制式信号的信号功率一般偏低，因此还可以通过低频放大器164对低频滤波器162输出的td制式信号进行信号功率放大处理，以将低频滤波器162输出的td制式信号的信号功率调整至一定的功率值，使得后续的转换单元18、信号检出单元20和状态检测单元22能够获得足够功率大小的输入信号，从而更好地保障后续单元对td制式信号的处理的精度，以进一步提高上/下行开关信号的失步状态的判断准确度。请参阅图5，在一个实施例中，转换单元18包括第二巴伦182和模数转换器184。第二巴伦182的单端端口连接抑制单元16的输出端。第二巴伦182的第一差分端口连接模数转换器184第一输入端。第二巴伦182的第二差分端口连接模数转换器184第二输入端。模数转换器184的输出端连接信号检出单元20的输入端。具体的，经过低频滤波，或者低频滤波和低频放大处理后的td制式信号从抑制单元16输出后，进入第二巴伦182的单端端口，并从第二巴伦182的两个差分端口上输出，形成两路差分的模拟信号输入模数转换器184。经过模数转换器184后的低频td制式信号，由模拟信号转变为数字信号输出到信号检出单元20，以便于信号检出单元20处理。通过上述的转换单元18后，可以将模拟的低频td制式信号转变为对应的数字信号，适于信号检出单元20进行信号提取处理，以得到所需的td上行开关信号和td下行开关信号，从而确保状态检测单元22能够有效实现信号的电平检测。请参阅图6，在一个实施例中，信号检出单元20包括fpga芯片或cpld器件。可选的，信号检出单元20为数字信号处理单元，可以通过本领域中常规的通用算法从数字信号中提取出tdd-up信号和tdd-down信号。信号检出单元20可以是本领域中的fpga芯片或cpld器件，还可以是本领域中其他的数字处理芯片，例如结构化asic芯片，只要能够用于实现tdd-up信号和tdd-down信号的提取均可。信号检出单元20的具体应用芯片类型可以根据应用中的信号检出效率及应用成本等进行灵活选择。以应用fpga芯片作为信号检出单元20为例，fpga芯片的主要功能是对基带信号(也即来源于信号源201的td制式信号)进行处理，负责完成信号的运算，找到td制式信号的下行导频时隙，以及找出同步到的小区的下行同步码，然后从基带信号中提取出td上行开关信号和td下行开关信号。提取出的td上行开关信号和td下行开关信号即可作为输入参考信号，进入状态检测单元22，由状态检测单元22进行电平检测和失步状态判断；在td上行开关信号和td下行开关信号仍保持同步时，状态检测单元22将保护后的td上行开关信号和td下行开关信号输出给链路切换控制电路，以保证准确的上下行链路切换控制。通过上述的fpga芯片或cpld器件的应用，可以高效地完成td上行开关信号和td下行开关信号的检出。在一个实施例中，还提供一种通信设备，包括上述的上下行失步检测电路100。可以理解，关于本实施例中的上下行失步检测电路100的具体结构及其解释说明，可以参见上述各实施例中关于上下行失步检测电路100的解释说明，此处不再展开进行重复详述。通信设备可以是本领域中tdd-lte系统中的各通信节点，例如基站和各类移动台。应用上述的上下行失步检测电路100的通信设备，信号源201产生的td制式信号，通过信号输入单元12进入上下行失步检测电路100后，经过上下行失步检测电路100的处理，得到信号中包含的td上行开关信号和td下行开关信号后，由状态检测单元22检测td上行开关信号和td下行开关信号的电平，即可依据td上行开关信号和td下行开关信号的电平状态，直接确定该两开关信号是否失步。基于电路硬件进行开关信号的同步判决，响应速度和精度更高，且稳定性更好，达到了有效提高上下行失步判断效率的目的。请参阅图7，在一个实施例中，通信设备200还包括状态提示单元202。状态提示单元202的信号端连接上下行失步检测电路的状态检测单元22的输出端。状态提示单元202用于接收到状态检测单元22输出的失步告警信号时，进行失步告警。可以理解，状态提示单元202为通信设备内设置的告警电路单元，用于向通信设备的主控器件进行失步告警，例如向主控器件输出失步指示信号(如高电平或者低电平)，以告知主控器件当前td上行开关信号和td下行开关信号失步，以使主控器件进行相应的失步处理，例如恢复td上行开关信号和td下行开关信号的同步状态，或者向网管设备上报上下行链路异常的报告等。状态提示单元202也可以用于当前连接的其他通信设备远程报告上下行开关信号失步的异常状态，以向当前连接的其他通信设备进行失步告警，通知当前连接的其他通信设备停止请求传输通信业务或者尝试进行远程同步恢复等。状态提示单元202还可以通过光或者声音提示的方式为所在的通信设备进行失步告警，例如但不限于采用发光二极管或者其他光指示元件作为主要告警器的光提示单元，采用蜂鸣器或者其他音频告警元件作为主要告警器的声提示单元。具体的，当状态检测单元22判断到td上行开关信号和td下行开关信号同步时，也即td上行开关信号和td下行开关信号的电平互为高低电平时，状态检测单元22输出的电平信号不会触发状态提示单元202进行失步告警。当状态检测单元22判断到td上行开关信号和td下行开关信号失步时，也即td上行开关信号和td下行开关信号的电平同为高电平或者低电平时，状态检测单元22输出的电平信号将会触发状态提示单元202进行失步告警，此时状态检测单元22输出的电平信号即为失步告警信号(可以是高电平也可以是低电平)。通过上述的状态提示单元202，可以在状态检测单元22检测到td上行开关信号和td下行开关信号失步，而控制上行链路和下行链路均不工作，保护链路中的电路器件同时，进行失步告警提示，更进一步的提高电路的可靠性，也便于维护。在一个实施例中，状态提示单元包括触发器或射频前端。可选的，在通信设备中，可以通过触发器实现失步告警，例如，当状态检测单元22判断到td上行开关信号和td下行开关信号失步时，状态检测单元22输出失步告警信号(高电平或者低电平)到触发器，触发器在失步告警信号的触发下向通信设备的主控器件输出失步指示信号(如高电平或者低电平)，以告知主控器件当前td上行开关信号和td下行开关信号失步。又例如，当状态检测单元22判断到td上行开关信号和td下行开关信号失步时，状态检测单元22输出失步告警信号(高电平或者低电平)到射频前端，以通过射频前端向当前连接的其他通信设备进行失步告警，通知当前连接的其他通信设备停止请求传输通信业务或者尝试进行远程同步恢复等。通过上述的状态提示单元202的应用，提供高效的失步告警功能，且失步告警实现简单。以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。当前第1页12