视频处理方法、装置和系统与流程

[0001]
本发明涉及视频处理技术领域，尤其涉及一种视频处理方法、一种视频处理装置和一种视频处理系统。


背景技术：

[0002]
视频处理设备往往可以具有多个视频输入接口，基于目前的应用市场，dvi接口占据了大部分视频处理设备的输入接口，同时也是客户应用中必不可少的一个功能接口。现有的视频处理设备通常对多路视频源进行独立缩放处理得到对应的处理后视频源，然后将多个处理后视频源进行拼接处理，得到整幅拼接图像输出。如图1所示，视频处理设备对每个接口接收的视频源进行独立缩放处理之后分别得到处理后的输出左上、输出右上、输出左下和输出右下这四部分图像，然后将各处理后的图像依次输出。然而，目前通用的缩放处理算法需要对相邻像素点进行插值运算，对上述各部分图像进行边界处理时经常会出现无法拿到多余的边界像素信息的情况，从而导致拼接图像中间会出现缝隙。


技术实现要素：

[0003]
因此，本发明实施例提出一种视频处理方法、一种视频处理装置和一种视频处理系统，以解决上述现有技术的不足。
[0004]
具体地，第一方面，本发明实施例提出一种视频处理方法，包括：接收多路视频源；将所述多路视频源根据各自对应的图像参数分别保存至存储器的指定位置以完成图像拼接，得到拼接图像；从所述存储器中读取所述拼接图像；对所述拼接图像进行图像处理，得到目标图像。
[0005]
现有技术中，视频处理设备对多路视频源进行独立缩放处理得到对应的处理后视频源，然后将多个处理后视频源进行拼接处理，得到整幅拼接图像输出时，常常会出现拼接图像中间出现缝隙的情况。本发明实施例通过将多路视频源根据各自对应的图像参数分别保存至存储器的指定位置以完成图像拼接，得到拼接图像，然后读取拼接图像进行图像处理，可以避免现有技术中视频处理器输出的拼接图像中间出现缝隙的情况，同时解决了视频源输入接口之间的拼接缝的问题，提高图像拼接处理的效率，降低成本。
[0006]
在本发明的一个实施例中，所述图像参数包括所述视频源的宽度和高度、所述拼接图像的宽度和高度以及所述视频源在所述存储器中的起始位置。
[0007]
在本发明的一个实施例中，所述将所述多路视频源根据各自对应的图像参数分别保存至存储器的指定位置以完成图像拼接，得到拼接图像，还包括判断所述视频源的宽度是否满足16的整数倍；在判断所述视频源的宽度不满足16的整数倍时，对相邻两路所述视频源的数据进行数据掩码处理。
[0008]
在本发明的一个实施例中，所述对所述拼接图像进行图像处理，得到目标图像，包括：对所述拼接图像进行缩放处理，得到所述目标图像。
[0009]
在本发明的一个实施例中，当垂直相邻的两行所述视频源的宽度不相同时，取宽
度的最大值作为所述拼接图像的宽度；当水平相邻的两列所述视频源的高度不相同时，取高度的最大值作为所述拼接图像的高度。
[0010]
第二方面，本发明实施例提出一种视频处理装置，包括：视频接收模块，用于接收多路视频源；存储控制模块，用于将所述多路视频源根据各自对应的图像参数分别保存至存储器的指定位置以完成图像拼接，得到拼接图像；图像读取模块，用于从所述存储器中读取所述拼接图像；图像处理模块，用于对所述拼接图像进行图像处理，得到目标图像。
[0011]
现有技术中，视频处理设备对多路视频源进行独立缩放处理得到对应的处理后视频源，然后将多个处理后视频源进行拼接处理，得到整幅拼接图像输出时，常常会出现拼接图像中间出现缝隙的情况。本发明实施例通过将多路视频源根据各自对应的图像参数分别保存至存储器的指定位置以完成图像拼接，得到拼接图像，然后读取拼接图像进行图像处理，可以避免现有技术中视频处理器输出的拼接图像中间出现缝隙的情况，同时解决了视频源输入接口之间的拼接缝的问题，提高图像拼接处理的效率，降低成本。
[0012]
第三方面，本发明实施例提出一种视频处理装置，包括：微控制器；存储器；可编程逻辑器件，连接于所述微控制器和所述存储器，用于：接收多路视频源；将所述多路视频源根据由所述微控制器发出的多个图像参数中各自对应的所述图像参数分别保存至所述存储器的指定位置以完成图像拼接，得到拼接图像；从所述存储器中读取所述拼接图像；对所述拼接图像进行图像处理，得到目标图像。
[0013]
现有技术中，视频处理设备对多路视频源进行独立缩放处理得到对应的处理后视频源，然后将多个处理后视频源进行拼接处理，得到整幅拼接图像输出时，常常会出现拼接图像中间出现缝隙的情况。本发明实施例提供的视频处理装置中可编程逻辑器件通过将多路视频源根据各自对应的图像参数分别保存至存储器的指定位置以完成图像拼接，得到拼接图像，然后读取拼接图像进行图像处理，可以避免现有技术中视频处理器输出的拼接图像中间出现缝隙的情况，同时解决了视频源输入接口之间的拼接缝的问题，提高图像拼接处理的效率，降低成本。
[0014]
在本发明的一个实施例中，所述图像参数包括所述视频源的宽度和高度、所述拼接图像的宽度和高度以及所述视频源在所述存储器中的起始位置；所述微控制器还用于：当垂直相邻的两行所述视频源的宽度不相同时，取宽度的最大值作为所述拼接图像的宽度输出至所述可编程逻辑器件；当水平相邻的两列所述视频源的高度不相同时，取高度的最大值作为所述拼接图像的高度输出至所述可编程逻辑器件。
[0015]
第四方面，本发明实施例提出一种视频处理系统，包括：视频处理器、连接于所述视频处理器的显示屏控制器以及连接于所述显示屏控制器的显示控制卡；其中，所述视频处理器用于执行如前述中任一项所述的视频处理方法。
[0016]
第五方面，本发明实施例提出一种视频处理系统，包括：处理器和连接所述处理器的存储器；其中所述存储器存储有所述处理器执行的指令，且所述指令使得所述处理器执行操作以进行如前述中任一项所述的视频处理方法。
[0017]
第六方面，本发明实施例提出一种计算机可读介质，所述计算机可读介质存储有计算机可读指令，所述计算机可读指令包括用于执行如前述中任一项所述的视频处理方法的指令。
[0018]
由上可知，本发明上述技术方案特征可以具有如下一个或多个有益效果：通过将
多路视频源根据各自对应的图像参数分别保存至存储器的指定位置以完成图像拼接，得到拼接图像，然后读取拼接图像进行图像处理，可以避免现有技术中视频处理器输出的拼接图像中间出现缝隙的情况，同时解决了视频源输入接口之间的拼接缝的问题，提高图像拼接处理的效率，降低成本。
[0019]
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
[0020]
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
[0021]
图1为现有技术中视频处理设备实现图像拼接的结构示意图；
[0022]
图2为本发明第一实施例提供的视频处理方法的流程示意图；
[0023]
图3为本发明第一实施例提供的视频处理方法的具体实施方式中涉及视频处理器的部分结构示意图；
[0024]
图4为本发明第一实施例提供的视频处理方法的具体实施方式中涉及的拼接图像示意图；
[0025]
图5为本发明第一实施例提供的视频处理方法的具体实施方式中涉及的部分信号时序图；
[0026]
图6为本发明第二实施例提供的视频处理装置的结构示意图；
[0027]
图7为本发明第三实施例提供的视频处理装置的结构示意图；
[0028]
图8为本发明第四实施例提供的视频处理系统的结构示意图；
[0029]
图9为本发明第五实施例提供的视频处理系统的结构示意图；
[0030]
图10为本发明第六实施例提供的计算机可读介质的结构示意图。
[0031]
【附图标记说明】
[0032]
s11-s17：视频处理方法的流程步骤；
[0033]
20：视频处理装置；21：视频接收模块；22：存储控制模块；23：图像读取模块；24：图像处理模块；
[0034]
30：视频处理装置；31：微控制器；32：存储器；33：可编程逻辑器件；
[0035]
40：视频处理系统；41：视频处理器；42：显示屏控制器；43：显示控制卡；
[0036]
50：视频处理系统；51：存储器；52：处理器；
[0037]
60：计算机可读介质。
具体实施方式
[0038]
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
[0039]
为了使本领域普通技术人员更好地理解本发明的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普
通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
[0040]
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应当理解这样使用的术语在适当情况下可以互换，以便这里描述的本发明实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其他步骤或单元。
[0041]
【第一实施例】
[0042]
参见图2，本发明第一实施例提出一种视频处理方法。如图2所示，视频处理方法例如包括步骤s11至步骤s17。
[0043]
步骤s11：接收多路视频源；
[0044]
步骤s13：将所述多路视频源根据各自对应的图像参数分别保存至存储器的指定位置以完成图像拼接，得到拼接图像；
[0045]
步骤s15：从所述存储器中读取所述拼接图像；
[0046]
步骤s17：对所述拼接图像进行图像处理，得到目标图像。
[0047]
具体地，步骤s11中提到的视频源例如为dvi输入源。
[0048]
步骤s13中提到的图像参数例如包括视频源的宽度和高度，即视频源分辨率、拼接图像的宽度和高度，即拼接图像分辨率以及视频源在存储器中的起始位置，即起始位置坐标。其中，当垂直相邻的两行所述视频源的宽度不相同时，取宽度的最大值作为所述拼接图像的宽度。当水平相邻的两列所述视频源的高度不相同时，取高度的最大值作为所述拼接图像的高度。第一个视频源在存储器中的起始位置即为拼接图像在存储器中的起始位置。提到的存储器例如为动态随机存储器，举例而言为ddr。
[0049]
进一步地，步骤s13例如包括判断所述视频源的宽度是否满足16的整数倍；在判断所述视频源的宽度不满足16的整数倍时，对相邻两路所述视频源的数据进行数据掩码(mask)处理。如此一来可以实现了多路视频源在存储器中存储的连续性，保证拼接图像无间隙。
[0050]
步骤s15例如包括根据拼接图像的起始位置、拼接图像的宽度和高度从存储器中读取拼接图像，其中拼接图像的起始位置即为第一个视频源的起始位置。
[0051]
步骤s17提到的图像处理例如为缩放处理，还可以包括色域空间转换等处理操作。步骤s17例如包括对所述拼接图像进行缩放处理，得到所述目标图像。
[0052]
为了更好地理解本实施例，下面结合图3至图5对本实施例的具体实施方式进行详细说明。
[0053]
本发明实施例提出的视频处理方法例如在视频处理器中实现。如图3所示，视频处理器例如包括mcu、存储器、参数接收模块、存储控制模块、读取参数模块、图像读取模块和缩放处理模块。其中参数接收模块、存储控制模块、读取参数模块、图像读取模块以及缩放处理模块整合于fpga内部。举例而言，图3为对4个视频源进行处理的方案，但本实施例并不以此为限。
[0054]
具体的，mcu负责进行参数计算并发出图像参数至fpga的参数接收模块和读取参数模块。其中图像参数包括每个视频源在存储器中的起始位置信息、视频源宽度和高度信息以及拼接图像的宽度和高度信息。参数接收模块接收mcu下发的图像参数并将图像参数分配至各个存储控制模块中。存储控制模块将每一个视频源根据对应的图像参数独立写入存储器的指定位置中，其中每一个视频源对应一个视频输入接口。读取参数模块同参数接收模块类似，负责接收读存储器相关的图像参数，例如包括拼接图像宽度和高度、拼接图像的起始位置等。图像读取模块负责根据读取参数模块下发的图像参数在存储器中读取已经拼接好的图像内容即完整的拼接图像。缩放处理模块负责对拼接图像进行缩放处理。
[0055]
图4为拼接图像的示意图，其中dvi1对应视频源1，dvi2对应视频源2，dvi3对应视频源3以及dvi4对应视频源4。因为拼接图像是经过前端写入存储器之后拼接起来的，此时没有进行任何图像处理操作，后端图像读取模块读取出完整的拼接图像之后再进行图像的缩放运算，此时的插值算法是对整体图像进行运算的，不会出现各部分图像独立缩放导致的缝隙问题。
[0056]
图4中的a、b、c和d分别表示各个视频源在拼接图像的起始位置。在存储器中，各个视频源在存储器中的位置信息为b点在视频源1的第一行数据存储结束之后存放，c点在视频源2的最后一行数据存储结束之后存放，d点在视频源3的第一行数据存储结构之后存放。数据的存储方式严格按照1维索引，拼接图像在存储器内不存在无效点，拼接图像的帧地址存放的全部是有效数据。
[0057]
下面对每一个视频源的每行数据的起始位置和结束位置的计算过程进行简要说明。以视频源1为例，视频源1的第1行数据的起始位置等于拼接图像的起始位置。第一行数据的结束位置等于第一行数据的起始位置加上视频源1宽度。视频源1的第2行数据的起始位置等于第1行数据的起始位置加上视频源1宽度和视频源2宽度之和，第2行数据的结束位置等于第2行数据的起始位置加上视频源1宽度。视频源1的第n行数据的第n起始位置等于第n-1数据的起始位置加上n-1倍的视频源1宽度和视频源2宽度之和，第n数据的结束位置等于第n数据的起始位置加上视频源1宽度。其中n最大等于视频源1高度和视频源3高度中的最大值。
[0058]
其中，拼接图像的起始位置即视频源1的a起始位置、视频源2的b位置信息、视频源3的c位置信息和视频源4的d位置信息、视频源1的宽度和高度、视频源2的宽度和高度、视频源3的宽度和高度、视频源4的宽度和高度以及拼接图像的宽度和高度均由mcu给出。如此一来可以简单处理步骤。
[0059]
需要说明的是由于视频源1、视频源2、视频源3和视频源4可能存在原始图像大小不同的情况，此时mcu需控制视频源1宽度和视频源2宽度之和与视频源3宽度和视频源4宽度之和的最大值作为实际的拼接图像的宽度，垂直方向也需要做同样的处理。
[0060]
进一步地，为了实现存储器例如ddr中任意地址的写入操作，写ddr处理逻辑中需要使用数据掩码(mask)处理功能。举例而言，在xilinx mig控制器下实现ddr任意地址的写入操作。由于mig控制器的最小执行单元为512比特即16个像素，图像处理的位宽为32比特即2个像素，如此一来每访问一次ddr的最小读写单元是16个像素，如果输入的视频源的图像宽度是非16的整数倍，那么两幅图像会共用一个执行单元。为了不产生空隙，需要在第二次写入相同执行单元的时候，不能覆盖已经写入的像素。
[0061]
其中针对不同的图像拼接方式，数据掩码处理的值是不同的。举例而言，就图4所示的2*2的拼接方式，假设每一视频源的宽度大小为1919，高度方向大小为1080。
[0062]
视频源1的宽度为1919像素并非16的整数倍，剩余有15个像素。在图5所示的mask1时不需要对视频源1的数据进行数据掩码处理。在mask2时对视频源1最后15个像素占用的执行单元中的最后1个像素进行掩码处理，即最后一个像素不写入ddr。
[0063]
对于视频源2而言，因为视频源1的第一行数据存储结束的位置占用了1个执行单元中的前15个像素，所以视频源2的起始位置(512bit为单位)应该和视频源1的结束位置(512bit为单位)相同，即视频源2在mask1对前15个像素做数据掩码处理，目的是将视频源2的第1个像素存放至执行单元的最后一个位置。视频源2的结束位置为1919*2＝3838，3838除以16剩余14个像素，因此视频源2对应的最后一个执行单元的位置应该写入14个像素，同时对最后两个像素进行数据掩码处理，不写入ddr。视频源3和视频源4的mask位置计算方式同视频源1和视频源2类似，为了简洁，在此不再赘述。
[0064]
综上所述，本发明第一实施例提供的视频处理方法通过将多路视频源根据各自对应的图像参数分别保存至存储器的指定位置以完成图像拼接，得到拼接图像，然后读取拼接图像进行图像处理，可以避免现有技术中视频处理器输出的拼接图像中间出现缝隙的情况，同时解决了视频源输入接口之间的拼接缝的问题，提高图像拼接处理的效率，降低成本。
[0065]
【第二实施例】
[0066]
参见图6，本发明第二实施例提供一种视频处理装置。如图6所示，视频处理装置20例如包括：视频接收模块21、存储控制模块22、图像获取模块23和图像处理模块24。
[0067]
其中，视频接收模块21用于接收多路视频源。存储控制模块22用于将所述多路视频源根据各自对应的图像参数分别保存至存储器的指定位置以完成图像拼接，得到拼接图像。图像读取模块23用于从所述存储器中读取所述拼接图像。图像处理模块24用于对所述拼接图像进行图像处理，得到目标图像。
[0068]
需要说明的是，本发明实施例提供的视频处理装置20所实现的视频处理方法如前述第一实施例所述，故在此不再进行详细讲述。可选地，第二实施例中的各个模块和上述其他操作或功能分别为了实现本发明第一实施例中的方法，为了简洁，不在此赘述。
[0069]
综上所述，本发明第二实施例提供的视频处理装置通过将多路视频源根据各自对应的图像参数分别保存至存储器的指定位置以完成图像拼接，得到拼接图像，然后读取拼接图像进行图像处理，可以避免现有技术中视频处理器输出的拼接图像中间出现缝隙的情况，同时解决了视频源输入接口之间的拼接缝的问题，提高图像拼接处理的效率，降低成本。
[0070]
【第三实施例】
[0071]
参见图7，本发明第三实施例提供一种视频处理装置。如图7所示，视频处理装置30例如包括：微控制器31、存储器32和连接微控制器31和存储器32的可编程逻辑器件33。
[0072]
其中，可编程逻辑器件33用于接收多路视频源；将所述多路视频源根据由微控制器31发出的多个图像参数中各自对应的所述图像参数分别保存至存储器32的指定位置以完成图像拼接，得到拼接图像；从存储器32中读取所述拼接图像；对所述拼接图像进行图像处理，得到目标图像。
[0073]
进一步地，提到的图像参数例如包括视频源的宽度和高度、拼接图像的宽度和高度以及视频源在存储器32中的起始位置；
[0074]
进一步地，微控制器31还用于当垂直相邻的两行所述视频源的宽度不相同时，取宽度的最大值作为所述拼接图像的宽度输出至可编程逻辑器件33。当水平相邻的两列所述视频源的高度不相同时取高度的最大值作为所述拼接图像的高度输出至可编程逻辑器件33。
[0075]
本发明实施例提供的视频处理装置30例如为视频处理器，还可以包括：视频输入接口和视频解码芯片等器件。提到的视频输入接口例如为dvi接口。提到的视频解码芯片例如为adv7612。
[0076]
具体地，微控制器31例如为mcu(microcontroller unit：微控制单元)，又称单片微型计算机(single chip microcomputer)或者单片机。或者，是其他具有一定的数据处理及运算能力的微处理器，比如arm处理器和dsp处理器等。存储器32例如为动态随机存储器，举例而言为ddr。可编程逻辑器件33例如为fpga(field－programmable gate array，现场可编程门阵列)或其他类似逻辑器件。
[0077]
本发明实施例提供的视频处理装置30用于执行如前述第一实施例所述的方法，故在此不再进行详细讲述。具体方法步骤的相关介绍可参考第一实施例，本实施例提供的视频处理装置30的工作过程可参考第一实施例具体实施方式中视频处理器的相关描述，为了简洁，不在此赘述。
[0078]
综上所述，本发明第三实施例提供的视频处理装置30通过将多路视频源根据各自对应的图像参数分别保存至存储器的指定位置以完成图像拼接，得到拼接图像，然后读取拼接图像进行图像处理，可以避免现有技术中视频处理器输出的拼接图像中间出现缝隙的情况，同时解决了视频源输入接口之间的拼接缝的问题，提高图像拼接处理的效率，降低成本。
[0079]
【第四实施例】
[0080]
参加图8，本发明第四实施例提供一种视频处理系统。如图8所示，视频处理系统40例如包括视频处理器41、连接于视频处理器41的显示屏控制器42和连接于显示屏控制器42的显示控制卡43。其中，视频处理器41用于执行前述第一实施例提供的视频处理方法。举例而言，视频处理器41用于：
[0081]
(a)接收多路视频源；
[0082]
(b)将所述多路视频源根据各自对应的图像参数分别保存至存储器的指定位置以完成图像拼接，得到拼接图像；
[0083]
(c)从所述存储器中读取所述拼接图像；
[0084]
(d)对所述拼接图像进行图像处理，得到目标图像。
[0085]
具体地，提到的显示屏控制器42为显示屏控制系统中的发送卡。提到的显示控制卡43为显示屏控制系统中的接收卡。发送卡和接收卡之间例如通过网线进行连接。显示屏控制器42例如接收由视频处理器41发出的目标图像，并对其进行处理得到处理后目标图像发给显示控制卡43，显示控制卡43将处理后目标图像输出到显示屏进行显示。
[0086]
本实施例提供的视频处理系统40中视频处理器41执行的视频处理方法如前述第一实施例所述，故在此不再进行详细讲述。本实施例提供的视频处理系统40的技术效果与
第一实施例中视频处理方法的技术效果相同，在此不再赘述。
[0087]
【第五实施例】
[0088]
参见图9，本发明第五实施例提供一种视频处理系统。如图9所示，视频处理系统50例如包括存储器51和处理器52。其中存储器51存储有处理器52执行的指令，且所述指令使得处理器52执行操作以进行如第一实施例所述的视频处理方法。举例而言，处理器52执行如下操作：
[0089]
(a)接收多路视频源；
[0090]
(b)将所述多路视频源根据各自对应的图像参数分别保存至存储器的指定位置以完成图像拼接，得到拼接图像；
[0091]
(c)从所述存储器中读取所述拼接图像；
[0092]
(d)对所述拼接图像进行图像处理，得到目标图像。
[0093]
本实施例提供的视频处理系统50其指令使得处理器52执行操作以进行的视频处理方法如前述第一实施例所述，故在此不再进行详细讲述。可选地，本实施例中的各个处理器、存储器分别为了实现本发明第一实施例中的方法步骤，为了简洁，不在此赘述。本实施例提供的视频处理系统50的技术效果与第一实施例中视频处理方法的技术效果相同，在此不再赘述。
[0094]
【第六实施例】
[0095]
参见图10，本发明第六实施例提供了一种计算机可读介质。如图10所示，计算机可读介质60存储有计算机可读指令，所述计算机可读指令例如包括用于执行如第一实施例所述的视频处理方法的指令。举例而言，所述计算机可读指令执行如下操作：
[0096]
(a)接收多路视频源；
[0097]
(b)将所述多路视频源根据各自对应的图像参数分别保存至存储器的指定位置以完成图像拼接，得到拼接图像；
[0098]
(c)从所述存储器中读取所述拼接图像；
[0099]
(d)对所述拼接图像进行图像处理，得到目标图像。
[0100]
本发明实施例提供的计算机可读介质60其计算机可读指令执行的视频处理方法如前述第一实施例所述，故在此不再进行详细讲述。可选地，本实施例中的计算机可读介质60为了实现本发明第一实施例中的方法步骤，为了简洁，不在此赘述。本实施例提供的计算机可读介质60的技术效果与第一实施例中视频处理方法的技术效果相同，在此不再赘述。
[0101]
需要说明的是，在本发明所提供的几个实施例中，应该理解到，所揭露的系统，装置和/或方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多路单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
[0102]
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多路网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
[0103]
另外，在本发明各个实施例中的各功能单元/模块可以集成在一个处理单元/模块中，也可以是各个单元/模块单独物理存在，也可以两个或两个以上单元/模块集成在一个单元/模块中。上述集成的单元/模块既可以采用硬件的形式实现，也可以采用硬件加软件功能单元/模块的形式实现。
[0104]
上述以软件功能单元/模块的形式实现的集成的单元/模块，可以存储在一个计算机可读取存储介质中。上述软件功能单元存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)的一个或多个处理器执行本发明各个实施例所述方法的部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(read-only memory，简称rom)、随机存取存储器(random access memory，简称ram)、磁碟或者光盘等各种可以存储程序代码的介质。
[0105]
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容做出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。