配置为调整用于恢复数据的采样定时的电子电路的制作方法

本申请要求于2018年11月22日在韩国知识产权局提交的韩国专利申请no.10-2018-0145025的优先权，其公开内容通过引用整体地并入本文。

本文描述的发明构思的实施例涉及电子电路，更具体地，涉及配置为调整用于恢复数据的采样定时的电子电路。

背景技术：

电子装置执行取决于包括在该电子装置中的电子电路的操作的独有功能。电子装置可以独立地操作或者可以与另一电子装置协同操作。为了与另一电子装置进行通信，电子装置可以包括发射器和接收器。

电子装置的接收器可以从另一电子装置的发射器接收数据。接收器可以包括时钟和数据恢复(cdr)电路，其根据接收到的数据恢复时钟信号并且根据恢复的时钟信号恢复数据。cdr电路可以降低发射器和接收器之间的通信信道的复杂性，并且改善通信速度。

在cdr电路的操作中，当出现数据抖动时，接收到的数据之间的间隔可变化。因此，用于恢复数据的采样定时可随着恢复时钟信号的时间点而变化。在这种情况下，接收数据的定时和采样定时之间的不匹配导致采样定时错误。采样定时错误可导致所恢复的接收到的数据中的位错误。特别是在抖动容限不高的情况下，由于采样定时导致出现位错误的概率会变高。

技术实现要素：

本发明构思的至少一个实施例提供了一种能够调整用于恢复数据的采样定时的电子电路，用于改善抖动容限。

根据本发明构思的示例性实施例，电子电路包括：时钟恢复电路，其基于第一接收数据生成第一参考时钟信号并且基于在第一接收数据之后接收的第二接收数据生成第二参考时钟信号；采样时钟生成器，其生成采样时钟信号，采样时钟信号具有基于第一参考时钟信号与第二参考时钟信号之间的相位差的相位；以及采样器，其基于所生成的采样时钟信号恢复第二接收数据。

根据本发明构思的示例性实施例，电子电路包括：时钟恢复电路，其基于接收数据生成参考时钟信号；以及数据恢复电路，其基于采样时钟信号恢复接收数据，所述采样时钟信号具有根据接收数据在参考时钟信号的恢复点处的抖动值选择的相位。

根据本发明构思的示例性实施例，电子电路包括：延迟锁定环路，其通过将基于接收数据生成的第一参考时钟信号延迟参考延迟时间来输出第一延迟时钟信号；采样时钟生成器，其基于第二参考时钟信号与第一延迟时钟信号之间的第一相位差选择第一参考时钟信号的第一相位，第二参考时钟信号基于接收数据生成；以及采样器，其基于具有所选择的第一相位的第一采样时钟信号恢复接收数据。在生成第一参考时钟信号之后生成第二参考时钟信号。

附图说明

通过参考附图详细描述本发明构思的示例性实施例，本发明构思将变得明显。

图1是示出根据本发明构思的示例性实施例的电子系统的框图。

图2a是示出图1的接收数据的抖动值的示例的时序图。

图2b是示出图1的接收数据的抖动值的示例的曲线图。

图3a是用于描述根据本发明构思的示例性实施例的当接收数据的抖动值在参考范围内时生成的采样时钟信号的示例的曲线图。

图3b是示出根据本发明构思的示例性实施例的当接收数据的抖动值在参考范围内时生成的采样时钟信号的示例的时序图。

图4a是用于描述根据本发明构思的示例性实施例的当接收数据的抖动值超出参考范围时生成的采样时钟信号的示例的曲线图。

图4b是示出根据本发明构思的示例性实施例的当接收数据的抖动值超出参考范围时生成的采样时钟信号的示例的时序图。

图5是示出图1的时钟恢复电路和数据恢复电路的示例性操作的流程图。

图6是示出根据图5的操作生成的采样时钟信号的示例的时序图。

图7是示出图1的数据恢复电路的配置的框图。

图8是用于描述图7的数据恢复电路的示例性操作的时序图。

图9是示出图7的采样时钟生成器的示例性配置的框图。

图10a是示出图9的采样时钟生成器的示例性扩展配置的框图。

图10b示出了用于描述图10a的采样时钟生成器的操作的表格的示例。

图11a至图11c是用于描述图10a的采样时钟生成器的操作的示例的时序图。

图12是示出根据本发明构思的示例性实施例的仿真结果的曲线图。

图13是示出根据本发明构思的示例性实施例的电子系统的示例性配置的框图。

具体实施方式

下面将描述结合附图的本发明构思的示例性实施例。下面，诸如详细配置和结构之类的细节用于帮助读者理解本发明构思的实施例。因此，本文所描述的实施例可以在不背离本发明构思的实施例的情况下不同地改变或修改。在整个附图中，相同的参考标记表示相同的部分。

图1是示出根据本发明构思的示例性实施例的电子系统1000的框图。参照图1，电子系统1000可以包括电子装置1100和1200。

电子装置1100和1200可以为各种电子装置。例如，电子装置1100和1200中的每一个可以为以下各项之一：台式计算机、笔记本计算机、平板计算机、智能电话、可穿戴装置、电动车辆、工作站和服务器系统。本发明构思不限于此，并且电子装置1100和1200可以用能够彼此通信的任何电子装置来实现。

电子装置1100可以通过通信信道1001和1002与电子装置1200通信。为了与电子装置1200进行通信，电子装置1100可以包括发射器1101和接收器1102。在实施例中，发射器1101和接收器1102可以由收发器来实现。为了与电子装置1100进行通信，电子装置1200可以包括发射器1202和接收器1201。在示例性实施例中，发射器1202和接收器1201可以由收发器来实现。通信信道1001和1002中的每一个可以包括用于电子装置1100和1200之间的有线通信的有线信道(例如，导电线、线缆、或金属图案)和/或用于电子装置1100和1200之间的无线通信的无线信道(例如，空气或水)。

下面，为了便于描述，省略与发射器1202和接收器1102相关联的描述内容。发射器1202和接收器1102的操作与发射器1101和接收器1201的操作实质上相同或类似。

发射器1101输出与发送数据tdat相对应的信号。发送数据tdat可以包括在电子装置1100内生成并且将要发送至电子装置1200的信息。从发射器1101输出的信号可以通过通信信道1001提供至接收器1201。发射器1101可以包括用于适当地输出与发送数据tdat相对应的信号的各种硬件电路(例如，放大器电路、调制器电路和编码器电路)。

接收器1201可以基于通过通信信道1001提供的信号输出接收数据rdat。接收数据rdat可以包括与发送数据tdat中所包括的信息相对应的信息。接收器1201可以包括用于适当地输出来自于接收到的信号的接收数据rdat的各种硬件电路(例如，放大器电路、解调器电路和解码器电路)。

取决于通信信道1001的类型，发射器1101和接收器1201可以配置为按照各种接口协议中的一种或多种接口协议操作。例如，发射器1101和接收器1201可以支持各种有线通信协议(诸如传输控制协议/互联网协议(tcp/ip)、通用串行总线(usb)和火线)中的至少一种和/或各种无线通信协议(诸如长期演进(lte)、微波存取全球互通(wimax)、全球移动通讯系统(gsm)、码分多址接入(cdma)、蓝牙、无线保真(wi-fi)和射频识别(rfid))中的至少一种。

电子装置1200包括时钟恢复电路100和数据恢复电路200。时钟恢复电路100和数据恢复电路200可以用包括各种模拟和/或数字电路的电子电路来实现，以执行下面描述的操作。时钟恢复电路100和数据恢复电路200可以用一个时钟数据恢复(cdr)电路来实现。然而，本发明构思不限于此。例如，时钟恢复电路100和数据恢复电路200可以用单独的电路来分别实现。

时钟恢复电路100基于接收数据rdat生成参考时钟信号rclk。在实施例中，时钟恢复电路100基于接收数据rdat的数据值的转变来生成参考时钟信号rclk。例如，时钟恢复电路100可以感测接收数据rdat的数据值的转变定时，并且生成具有该转变定时处的上升沿或下降沿的参考时钟信号rclk。

在实施例中，接收数据rdat包括多个包(例如，数据包)。接收数据rdat中所包括的每个包的长度可以按照发射器1101与接收器1201之间的接口协议来定义。时钟恢复电路100可以生成以包为单位的参考时钟信号rclk。例如，时钟恢复电路100可以在第一包的开始点处基于数据值的转变来生成第一参考时钟信号rclk，并且可以在第二包的开始点处基于数据值的转变来生成第二参考时钟信号rclk。即，生成参考时钟信号rclk的点可随着接收数据rdat的包长度而变化。

数据恢复电路200从时钟恢复电路100接收参考时钟信号rclk，并且从接收器1201接收接收数据rdat。数据恢复电路200可以基于参考时钟信号rclk来恢复接收数据rdat。如此，数据恢复电路200可以生成恢复的数据sdat。恢复的数据sdat可以对应于电子装置1100想要发送至电子装置1200的发送数据tdat。电子装置1200可以基于恢复的数据sdat提供独有的功能。

数据恢复电路200可以包括采样时钟生成器210。采样时钟生成器210生成采样时钟信号sclk。在实施例中，基于参考时钟信号rclk生成采样时钟信号sclk。例如，采样时钟信号sclk可以生成为具有相对于参考时钟信号rclk的相位的给定相位差。数据恢复电路200基于采样时钟信号sclk对接收数据rdat进行采样。即，数据恢复电路可以对接收数据rdat进行采样以恢复接收数据rdat。

在实施例中，采样时钟生成器210确定接收数据rdat的抖动值。抖动值表示理想的接收数据irdat的数据值的转变点与实际的接收数据rdat的数据值的转变点之间的相位差。例如，由于诸如通信信道1001的影响之类的各种因素，导致接收数据rdat的抖动值可以随时间变化。

在实施例中，采样时钟生成器210确定参考时钟信号rclk的恢复时间点处接收数据rdat的抖动值，并且根据所确定的抖动值来选择采样时钟信号sclk的相位。例如，在抖动值在参考范围内的情况下，采样时钟生成器210基于具有预设相位的采样时钟信号sclk恢复接收数据rdat。在抖动值超出参考范围的情况下，采样时钟生成器210根据抖动值来纠正采样时钟信号sclk的相位，并且基于纠正后的采样时钟信号sclk恢复接收数据rdat。在示例性实施例中，预设相位是在不考虑抖动值的情况下根据参考时钟信号rclk的相位而确定的相位。即，具有预设相位的采样时钟信号sclk和参考时钟信号rclk之间的相位差可以为预设特定值。

如上所述，采样时钟生成器210可以根据参考时钟信号rclk的恢复点处接收数据rdat的抖动值来动态地调整采样时钟信号sclk的相位。如此，可以根据接收数据rdat的抖动值来调整对接收数据rdat进行采样的定时。在这种情况下，可以调整采样裕量，并且可以改善抖动容限。

图2a是示出图1的接收数据rdat的抖动值的示例的时序图，并且图2b是示出图1的接收数据rdat的抖动值的示例的曲线图。参照图2a，示出了随时间的理想的接收数据irdat和实际的接收数据rdat的眼图。在图2a中，水平轴表示时间。接收数据irdat可以包括第一数据符号d1至第八数据符号d8。接收数据irdat的数据符号d1至d8中的每一个可以在相同时间间隔期间保持数据值。即，接收数据irdat的数据值可以以给定周期改变。例如，接收数据irdat的数据值可以以1单位间隔(ui)来改变。这里，“1ui”可以表示理想的接收数据irdat中所包括的一个数据符号的时间间隔。

接收数据rdat可以包括第一数据符号d1至第八数据符号d8。接收数据rdat的数据符号d1至d8的时间间隔可以不同。由于接收接收数据rdat的过程中的各种因素，导致数据符号d1至d8中的每一个的时间间隔可以变化。因此，接收数据rdat中可出现抖动，并且接收数据rdat的抖动值可改变。这里，接收数据rdat的抖动值由接收数据rdat的数据符号的边缘点与接收数据irdat的数据符号的边缘点之间的相位差来确定。

如图2a所示，第一时间t1至第九时间t9表示接收数据rdat的数据符号的边缘点。可以通过比较第一时间t1至第九时间t9处接收数据rdat的相位与接收数据irdat的相位，来确定接收数据rdat的抖动值。

在第一时间t1、第五时间t5和第九时间t9，接收数据rdat的相位和接收数据irdat的相位相同。因此，在第一时间t1、第五时间t5和第九时间t9，接收数据rdat的抖动值为“0ui”。在第二时间t2，接收数据rdat的相位相对于接收数据irdat的相位延迟了“aui”。因此，在第二时间t2，接收数据rdat的抖动值为“aui”。同样，在第三时间t3，接收数据rdat的抖动值为“bui”；在第四时间t4，接收数据rdat的抖动值为“cui”。由于在第二时间t2至第四时间t4接收数据rdat的相位相对于接收数据irdat的相位延迟，因此所确定的抖动值为正值。例如，抖动值可以为“0ui”与“1ui”之间的值，但是本发明构思不限于此。

在第六时间t6，接收数据rdat的相位相对于接收数据irdat的相位提前了“dui”。因此，在第六时间t6，接收数据rdat的抖动值为“dui”。同样，在第七时间t7，接收数据rdat的抖动值为“eui”；在第八时间t8，接收数据rdat的抖动值为“fui”。由于在第六时间t6至第八时间t8接收数据rdat的相位相对于接收数据irdat的相位提前，因此所确定的抖动值为负值。例如，抖动值可以为“-1ui”与“0ui”之间的值，但是本发明构思不限于此。

参照图2b，示出了接收数据rdat的抖动值随时间的改变。在图2b中，水平轴表示时间，并且竖直轴表示抖动值。抖动值的单位可以为“ui”。如图2b所示，接收数据rdat的抖动值的改变可以为正弦波的形式。图2b的接收数据rdat的抖动值包括在第一时间t1至第九时间t9处所确定的抖动值。如图2b所示，在第一时间t1、第五时间t5和第九时间t9的抖动的幅度处于最小值，并且在第三时间t3和第七时间t7的抖动的幅度处于最大值。即，接收数据rdat的抖动值随时间变化。

图2a和图2b示出的接收数据rdat的抖动值的示例可以按照正弦波的形式在一段时间重复，但是本发明构思不限于此。例如，接收数据rdat的抖动值可以改变为各种值而与时段无关。下面，为了便于表述，假设接收数据rdat的抖动值按照图2b的正弦波的形式改变。

参照图1至图2b，时钟恢复电路100在第一时间t1至第九时间t9之一处恢复参考时钟信号rclk。在使用基于接收数据irdat恢复的参考时钟信号rclk的相位作为参考的情况下，参考时钟信号rclk的相位可以随着接收数据rdat的抖动值而变化。即，参考时钟信号rclk的相位可以随着参考时钟信号rclk的恢复点而变化。例如，在参考时钟信号rclk在第一时间t1恢复的情况下，参考时钟信号rclk的相位为“0ui”。在参考时钟信号rclk在第三时间t3恢复的情况下，参考时钟信号rclk的相位为“bui”。

在实施例中，数据恢复电路200根据参考时钟信号rclk的恢复点处接收数据rdat的抖动值来选择采样时钟信号sclk的相位。例如，在第一时间t1恢复参考时钟信号rclk时选择的采样时钟信号sclk的相位可以不同于在第三时间t3恢复参考时钟信号rclk时选择的采样时钟信号sclk的相位。下面，将参照图3a至图4b来更全面地描述数据恢复电路200根据参考时钟信号rclk的恢复点进行的操作。

图3a是用于描述根据本发明构思的示例性实施例的当接收数据rdat的抖动值在参考范围内时生成的采样时钟信号sclk的示例的曲线图。图3b是示出根据本发明构思的示例性实施例的当接收数据rdat的抖动值在参考范围内时生成的采样时钟信号sclk的示例的时序图。

参照图3a，以正弦波的形式示出了接收数据rdat的抖动值随时间的改变。在图3a中，水平轴表示时间，并且竖直轴表示抖动值和时钟信号相位。在时间ta恢复参考时钟信号rclk的情况下，在参考时钟信号rclk的恢复点ta处，接收数据rdat的抖动值为“0ui”。在这种情况下，接收数据rdat的抖动值是参考范围内的值。在示例性实施例中，参考范围是其中即使基于具有预设相位的采样时钟信号sclk(即，相位未被纠正的采样时钟信号sclk)恢复接收数据rdat也不会出现位错误的参考范围。可以基于接收数据rdat的抖动值的改变程度预先设置参考范围。例如，如图3a所示，参考范围可以是抖动值不小于“-rui”并且不大于“rui”的范围，但是本发明构思不限于此。

在抖动值处于参考范围内的情况下，生成具有预设相位的采样时钟信号sclk。在这种情况下，采样时钟信号sclk可以相对于参考时钟信号rclk的相位提前或延迟“0.5ui”或“-0.5ui”。即，预设相位可以是与参考时钟信号rclk的相位具有“0.5ui”的相位差的相位。如图3a所示，假设在时间点ta处(接收数据rdat在该处的抖动值为“0ui”)恢复的参考时钟信号rclk的相位，则采样时钟信号sclk的相位可以为“0.5ui”或“-0.5ui”。例如，采样时钟信号sclk的相位相对于参考时钟信号rclk可以为“0.5ui”或“-0.5ui”。例如，在采样时钟信号sclk[n]的相位为“-0.5ui”的情况下，采样时钟信号sclk[n+1]的相位可以为“0.5ui”。即，所生成的采样时钟信号sclk[n]和sclk[n+1]的相位可以与预设相位相同。

参照图1和图3b，时钟恢复电路100基于包括第一数据符号d1至第三数据符号d3的接收数据rdat来恢复参考时钟信号rclk。时钟恢复电路100可以恢复抖动值为“0ui”的时间点ta处的参考时钟信号rclk。数据恢复电路200可以确定在参考时钟信号rclk的恢复时间点ta处接收数据rdat的抖动值是否在参考范围内。如此，数据恢复电路200可以基于具有预设相位的采样时钟信号sclk来恢复接收数据rdat。

数据恢复电路200可以基于从参考时钟信号rclk延迟了“0.5ui”的采样时钟信号sclk[1]、从采样时钟信号sclk[1]延迟了“1ui”的采样时钟信号sclk[2]和从采样时钟信号sclk[2]延迟了“1ui”的采样时钟信号sclk[3]来采样接收数据rdat。即，在第一时间t1，第二时间t2和第三时间t3，可以采样接收数据rdat。在这种情况下，即使接收数据rdat的抖动值改变，也可以在没有位错误的情况下恢复接收数据rdat。

图4a是用于描述根据本发明构思的示例性实施例的当接收数据rdat的抖动值超出参考范围时生成的采样时钟信号sclk的示例的曲线图。图4b是示出根据本发明构思的示例性实施例的当接收数据rdat的抖动值超出参考范围时生成的采样时钟信号sclk的示例的时序图。

参照图4a，以正弦波的形式示出了接收数据rdat的抖动值随时间的改变。在图4a中，水平轴表示时间，并且竖直轴表示抖动值和时钟相位。在时间tb恢复参考时钟信号rclk的情况下，在参考时钟信号rclk的恢复点tb处，接收数据rdat的抖动值为“cui”。在这种情况下，接收数据rdat的抖动值是超出参考范围内的值。

在抖动值超出参考范围的情况下，生成具有通过与预设相位进行比较而纠正的相位(下文称作“纠正相位”)的采样时钟信号sclk。如图4a所示，假设在时间点tb处(接收数据rdat在该处的抖动值为“cui”)恢复的参考时钟信号rclk的相位，则预设相位可以为“c+0.5ui”或“c-0.5ui”。根据预设相位纠正的纠正相位可以为“cp1ui”或“cp2ui”。例如，在采样时钟信号sclk[n]的相位为“cp2ui”的情况下，采样时钟信号sclk[n+1]的相位可以为“cp1ui”。由于采样时钟信号sclk[n]和sclk[n+1]的相位基于相同的相位纠正值进行纠正，因此所生成的采样时钟信号sclk[n]和sclk[n+1]的相位可以与纠正相位相同。

可以根据在参考时钟信号rclk的恢复点tb处接收数据rdat的抖动值来确定纠正相位值“cp1ui”和“cp2ui”。例如，纠正相位可以相对于预设相位提前作为接收数据rdat的抖动值的“cui”。然而，本发明构思不限于此。例如，纠正相位可以相对于预设相位提前与接收数据rdat的抖动值成比例的相位。

在即使抖动值超出参考范围也没有纠正采样时钟信号sclk的相位的情况下(即，在采样时钟信号sclk的相位是预设相位的情况下)，在恢复的接收数据rdat(即，恢复的数据sdat)中会出现位错误。如图4a所示，在时段“a”(其中接收数据rdat的抖动值小于“c-0.5ui”)中出现位错误。相反，在纠正了采样时钟信号sclk的相位的情况下，在时段a(其中接收数据rdat的抖动值小于“c-0.5ui”)中未出现位错误。

参照图4b，时钟恢复电路100基于包括第一数据符号d1至第三数据符号d3的接收数据rdat来恢复参考时钟信号rclk。时钟恢复电路100恢复抖动值为“cui”的时间点tb处的参考时钟信号rclk。数据恢复电路200确定在参考时钟信号rclk的恢复时间点tb处接收数据rdat的抖动值是否超出参考范围。如此，数据恢复电路200基于具有纠正相位的采样时钟信号sclk来恢复接收数据rdat。

数据恢复电路200基于从参考时钟信号rclk延迟了“0.125ui”的采样时钟信号sclk[1]、从采样时钟信号sclk[1]延迟了“1ui”的采样时钟信号sclk[2]和从采样时钟信号sclk[2]延迟了“1ui”的采样时钟信号sclk[3]来采样接收数据rdat。即，在第一时间t1’、第二时间t2’和第三时间t3’，采样接收数据rdat。在这种情况下，即使接收数据rdat的抖动值改变，也可以在没有位错误的情况下恢复接收数据rdat。

如此，具有纠正相位的采样时钟信号sclk具有在第一时间t1’、第二时间t2’和第三时间t3’处的上升沿。相反，在未纠正采样时钟信号sclk的相位的情况下(即，在采样时钟信号sclk的相位为预设相位的情况下)，采样时钟信号sclk具有在第一时间t1、第二时间t2和第三时间t3处的上升沿。在这种情况下，如图4b所示，会出现关于接收数据rdat的采样定时错误。例如，会可出现与第三数据符号d3相关联的位错误。

图5是示出图1的时钟恢复电路100和数据恢复电路200的示例性操作的流程图。参照图1和图5，在操作s101中，时钟恢复电路100基于第一接收数据rdat1生成第一参考时钟信号rclk1。例如，时钟恢复电路100可以基于第一接收数据rdat1的数据值的转变来生成第一参考时钟信号rclk1。在操作s102中，时钟恢复电路100基于第二接收数据rdat2生成第二参考时钟信号rclk2。例如，时钟恢复电路100可以基于第二接收数据rdat2的数据值的转变来生成第二参考时钟信号rclk2。第一接收数据rdat1可以对应于第一包，并且第二接收数据rdat2可以对应于在第一包之后接收到的第二包。由于在第二接收数据rdat2之前将第一接收数据rdat1提供至时钟恢复电路100，因此时钟恢复电路100可以生成第一参考时钟信号rclk1，并且可以随后生成第二参考时钟信号rclk2。

如此，每当提供与一个包对应的接收数据rdat时，时钟恢复电路100都可以顺序地生成参考时钟信号rclk(即，周期性地生成参考时钟信号rclk)。

在操作s103中，数据恢复电路200基于第一参考时钟信号rclk1与第二参考时钟信号rclk2之间的相位差，确定第二接收数据rdat2的抖动值。在实施例中，数据恢复电路200累积第一参考时钟信号rclk1与第二参考时钟信号rclk2之间的相位差，并且计算累积的相位差。累积的相位差可以是通过将顺序生成的两个参考时钟信号rclk之间的相位差累积而获得的值。例如，数据恢复电路200可以将第一参考时钟信号rclk1之前的参考时钟信号rclk与第一参考时钟信号rclk1之间的相位差和第一参考时钟信号rclk1与第二参考时钟信号rclk2之间的相位差累积来计算累积的相位差。数据恢复电路200可以基于累积的相位差来确定第二接收数据rdat2的抖动值。下文将描述如何基于两个参考时钟信号rclk之间的相位差来确定接收数据rdat的抖动值。

在操作s104中，数据恢复电路200基于具有根据所确定的抖动值选择的相位的采样时钟信号sclk来恢复第二接收数据rdat2。例如，在所确定的抖动值处于参考范围内的情况下，数据恢复电路200选择预设相位作为采样时钟信号sclk的相位并且基于具有预设相位的采样时钟信号sclk来恢复第二接收数据rdat2。在所确定的抖动值超出参考范围的情况下，数据恢复电路200选择纠正相位作为采样时钟信号sclk的相位并且基于具有纠正相位的采样时钟信号sclk来恢复第二接收数据rdat2。

图6是示出根据图5的操作生成的采样时钟信号sclk的示例的时序图。参照图1和图6，顺序地提供第一接收数据rdat1至第三接收数据rdat3。第一接收数据rdat1包括第一数据符号d1和第二数据符号d2，第二接收数据rdat2包括第三数据符号d3和第四数据符号d4，并且第三接收数据rdat3包括第五数据符号d5和第六数据符号d6。

时钟恢复电路100基于第一接收数据rdat1生成第一参考时钟信号rclk1。例如,第一参考时钟信号rclk1可以包括具有在恢复点t1处的上升沿的脉冲，在该恢复点t1处检测到第一接收数据rdat1的开始。在第一参考时钟信号rclk1的恢复点t1处，第一接收数据rdat1的抖动值为“0ui”。即，第一参考时钟信号rclk1的相位可以与理想的接收数据irdat的相位相同。在实施例中，通过训练操作来生成第一参考时钟信号rclk1以具有与接收数据irdat的相位相同的相位。

在生成第一参考时钟信号rclk1之前未提供接收数据rdat的情况下(即，在未生成先前的参考时钟信号rclk的情况下)，数据恢复电路200可以在第一参考时钟信号rclk1的恢复点t1处抖动值为“0ui”的假设下生成采样时钟信号sclk[1]和sclk[2]。如此，可以选择预设相位作为采样时钟信号sclk[1]和sclk[2]的相位。即，采样时钟信号sclk[1]和sclk[2]与第一参考时钟信号rclk1之间的相位差可以为“0.5ui”。数据恢复电路200可以基于采样时钟信号sclk[1]和sclk[2]在第二时间t2和第三时间t3处采样第一接收数据rdat1。例如，数据恢复电路200可以基于第一采样时钟信号sclk[1]在第二时间t2处采样第一接收数据rdat1并且基于第二采样时钟信号sclk[2]在第三时间t3处采样第一接收数据rdat1。如此，可以恢复第一接收数据rdat1。

在生成第一参考时钟信号rclk1之后，时钟恢复电路100基于第二接收数据rdat2生成第二参考时钟信号rclk2。例如,第二参考时钟信号rclk2可以包括具有在恢复点t4处的上升沿的脉冲，在该恢复点t4处检测到第二接收数据rdat2的开始。在第二参考时钟信号rclk2的恢复点t4处，第二接收数据rdat2的抖动值为“0.25ui”。由于第二参考时钟信号rclk2的相位与第二接收数据rdat2的相位相同，因此，第一参考时钟信号rclk1与第二参考时钟信号rclk2之间的相位差为“0.25ui”。数据恢复电路200基于该相位差确定第二接收数据rdat2的抖动值为“0.25ui”。

数据恢复电路200根据所确定的抖动值来生成采样时钟信号sclk[3]和sclk[4]。数据恢复电路200选择相对于预设相位延迟了“0.25ui”的相位作为采样时钟信号sclk[3]和sclk[4]的相位。即，采样时钟信号sclk[3]和sclk[4]与第二参考时钟信号rclk2之间的相位差可以为“0.25ui”。数据恢复电路200基于采样时钟信号sclk[3]和sclk[4]在第五时间t5和第六时间t6处采样第二接收数据rdat2。例如，数据恢复电路200可以基于第三采样时钟信号sclk[3]在第五时间t5处采样第二接收数据rdat2并且基于第四采样时钟信号sclk[4]在第六时间t6处采样第二接收数据rdat2。如此，可以恢复第二接收数据rdat2。

在生成第二参考时钟信号rclk2之后，时钟恢复电路100基于第三接收数据rdat3生成第三参考时钟信号rclk3。例如,第三参考时钟信号rclk3可以包括具有在恢复点t7处的上升沿的脉冲，在该恢复点t7处检测到第三接收数据rdat3的开始。在第三参考时钟信号rclk3的恢复点t7处，第三接收数据rdat3的抖动值为“-0.25ui”。在这种情况下，第二参考时钟信号rclk2与第三参考时钟信号rclk3之间的相位差可以为“-0.5ui”。数据恢复电路200可以将作为第二参考时钟信号rclk2与第三参考时钟信号rclk3之间的相位差的“-0.5ui”累积到作为第一参考时钟信号rclk1与第二参考时钟信号rclk2之间的相位差的“0.25ui”上。数据恢复电路200可以基于作为累积的相位差的“-0.25ui”来确定第三接收数据rdat3的抖动值为“-0.25ui”。

数据恢复电路200根据所确定的抖动值来生成采样时钟信号sclk[5]和sclk[6]。数据恢复电路200选择相对于预设相位延迟了“0.75ui”的相位作为采样时钟信号sclk[5]和sclk[6]的相位。即，采样时钟信号sclk[5]和sclk[6]与第三参考时钟信号rclk3之间的相位差可以为“0.75ui”。数据恢复电路200基于采样时钟信号sclk[5]和sclk[6]在第八时间t8和第九时间t9处采样第三接收数据rdat3。例如，数据恢复电路200基于第五采样时钟信号sclk[5]在第八时间t8处采样第三接收数据rdat3并且基于第六采样时钟信号sclk[6]在第九时间t9处采样第三接收数据rdat3。如此，可以恢复第三接收数据rdat3。

如上所述，根据本发明构思的实施例的数据恢复电路200基于连续提供的两个参考时钟信号rclk之间的相位差来确定接收数据rdat的抖动值。例如，数据恢复电路200可以基于顺序提供的两个参考时钟信号之间的相位差来确定接收数据rdat的抖动值。下面，将更全面地描述数据恢复电路200计算参考时钟信号rclk之间的相位差的操作。

图7是示出图1的数据恢复电路200的示例性配置的框图。参照图7，电子装置1200包括接收器1201、时钟恢复电路100和数据恢复电路200。图7的接收器1201和时钟恢复电路100与图1的接收器1201和时钟恢复电路100实质上相同或类似，因此，将省略额外的描述以避免冗余。

如图7所示，时钟恢复电路100将基于接收数据rdat恢复的参考时钟信号rclk提供至数据恢复电路200。例如，时钟恢复电路100可以将基于第一接收数据rdat1恢复的第一参考时钟信号rclk1提供至数据恢复电路200。之后，时钟恢复电路100将基于第二接收数据rdat2恢复的第二参考时钟信号rclk2提供至数据恢复电路200。

数据恢复电路200包括采样时钟生成器210、延迟锁定环路(delaylockedloop，dll)220和采样器230(例如，采样电路)。延迟锁定环路220从时钟恢复电路100接收参考时钟信号rclk。延迟锁定环路220延迟参考时钟信号rclk以生成延迟时钟信号dclk。在实施例中，dll是数字电路。dll可以类似于锁相环，主要区别在于将内部压控振荡器替换为延迟线。

延迟锁定环路220可以通过根据不同的延迟时间延迟参考时钟信号rclk来生成延迟时钟信号dclk。例如，延迟时钟信号dclk可以包括相对于参考时钟信号rclk延迟了“0.5ui”的时钟脉冲，以及相对于延迟了“0.5ui”的该时钟脉冲以“1ui”的间隔延迟的时钟脉冲。即，在抖动值处于参考范围内的情况下，延迟时钟信号dclk可以包括具有被选择为采样时钟信号sclk的相位的相位(即，当前相位)的时钟脉冲。

延迟时钟信号dclk可以包括参考延迟时钟信号rdclk。参考延迟时钟信号rdclk相对于参考时钟信号rclk延迟了参考延迟时间。参考延迟时间可以为与接收数据rdat的一个包的长度相对应的时间。例如，假设第一接收数据rdat1对应于理想的接收数据irdat的一个包并且第一接收数据rdat1的长度为“14ui”，则参考延迟时间为“14ui”。如此，相对于参考时钟信号rclk延迟了参考延迟时间的参考延迟时钟信号rdclk的相位可以与参考时钟信号rclk的相位相同。

采样时钟生成器210通过使用参考延迟时钟信号rdclk来确定参考时钟信号rclk的恢复点处接收数据rdat的抖动值。例如，采样时钟生成器210可以确定根据第一参考时钟信号rclk1生成的参考延迟时钟信号rdclk与第二参考时钟信号rclk2之间的相位差。由于参考延迟时钟信号rdclk的相位与第一参考时钟信号rclk1的相位相同，因此，参考延迟时钟信号rdclk与第二参考时钟信号rclk2之间的相位差可以与第一参考时钟信号rclk1和第二参考时钟信号rclk2之间的相位差相同。采样时钟生成器210可以基于该相位差来确定第二接收数据rdat2的抖动值。

采样时钟生成器210生成具有根据所确定的抖动值选择的相位的采样时钟信号sclk。采样时钟生成器210可以生成具有通过使用延迟时钟信号dclk而选择的相位的采样时钟信号sclk。例如，在根据第二接收数据rdat2的抖动值将预设相位选择作为采样时钟信号sclk的相位的情况下，采样时钟生成器210通过使用根据第二参考时钟信号rclk2生成的延迟时钟信号dclk来生成具有预设相位的采样时钟信号sclk。在延迟时钟信号dclk包括具有预设相位的时钟信号的情况下，采样时钟生成器210在不做改变的情况下使用延迟时钟信号dclk(例如，可以将延迟时钟信号dclk旁路(bypass))来生成采样时钟信号sclk。

例如，在根据第二接收数据rdat2的抖动值将纠正相位选择作为采样时钟信号sclk的相位的情况下，采样时钟生成器210通过使用根据第二参考时钟信号rclk2生成的延迟时钟信号dclk来生成具有纠正相位的采样时钟信号sclk。在延迟时钟信号dclk不包括具有纠正相位的时钟信号的情况下，采样时钟生成器210纠正延迟时钟信号dclk(例如，可以对延迟时钟信号dclk执行相位插值或相位偏移)并且生成具有纠正相位的采样时钟信号sclk。

采样器230基于从采样时钟生成器210输出的采样时钟信号sclk恢复接收数据rdat。采样器230可以输出根据接收数据rdat的恢复而生成的恢复的数据sdat。

图8是用于描述图7的数据恢复电路200的示例性操作的时序图。参照图7和图8，在第一时间t1处，时钟恢复电路100基于第一接收数据rdat1生成第一参考时钟信号rclk1。延迟锁定环路220将第一参考时钟信号rclk1延迟参考延迟时间以生成参考延迟时钟信号rdclk。在这种情况下，参考延迟时钟信号rdclk具有在第二时间t2处的上升沿。在第三时间t3处，时钟恢复电路100基于第二接收数据rdat2生成第二参考时钟信号rclk2。

采样时钟生成器210确定第二参考时钟信号rclk2与参考延迟时钟信号rdclk之间的相位差为“0.25ui”。如此，采样时钟生成器210将第二接收数据rdat2的抖动值确定为“0.25ui”。采样时钟生成器210根据所确定的抖动值选择采样时钟信号sclk的相位。采样时钟信号sclk的所选择的相位相对于第二参考时钟信号rclk2的相位延迟“0.25ui”。采样时钟生成器210通过使用延迟时钟信号dclk[1]和dclk[2]来生成采样时钟信号sclk[1]和sclk[2]。延迟时钟信号dclk[1]和dclk[2]可以通过延迟锁定环路220从第二参考时钟信号rclk2生成。延迟时钟信号dclk[1]相对于第二参考时钟信号rclk2延迟“0.5ui”，并且延迟时钟信号dclk[2]相对于延迟时钟信号dclk[1]延迟“1ui”。采样时钟生成器210将延迟时钟信号dclk[1]和dclk[2]的相位纠正“-0.25ui”，并且生成采样时钟信号sclk[1]和sclk[2]。采样器230基于采样时钟信号sclk[1]和sclk[2]在第四时间t4和第六时间t6处采样第二接收数据rdat2。例如，采样器230基于采样时钟信号sclk[1]在第四时间t4处采样第二接收数据rdat2并且基于采样时钟信号sclk[2]在第六时间t6处采样第二接收数据rdat2。

图9是示出图7的采样时钟生成器210的示例性配置的框图。参照图9，采样时钟生成器210包括相位检测器211(例如，相位检测电路)、累积器212和相位选择器213(例如，相位选择电路)。

相位检测器211可以检测参考时钟信号rclk与参考延迟时钟信号rdclk之间的相位差pdi。参考延迟时钟信号rdclk可以通过延迟锁定环路220从先前的参考时钟信号rclk生成。相位检测器211将相位差pdi提供至累积器212。

累积器212可以累积相位差pdi以计算累积的相位差apdi。累积器212将累积的相位差apdi提供至相位选择器213。

相位选择器213基于累积的相位差apdi选择采样时钟信号sclk的相位。相位选择器213输出具有所选择的相位的采样时钟信号sclk。输出的采样时钟信号sclk被提供至采样器230。相位选择器213通过使用延迟时钟信号dclk来生成采样时钟信号sclk。延迟时钟信号dclk可以通过延迟锁定环路220从参考时钟信号rclk生成。

图10a是示出图9的采样时钟生成器210的示例性扩展配置的框图，并且图10b示出了用于描述图10a的采样时钟生成器210的操作的表格mt的示例。详细地，图10a的采样时钟生成器210可以基于图10b的表格mt来操作。

参照图10a和图10b，采样时钟生成器210包括相位检测器211、加法器212a(例如，加法器电路)、代码选择器212b、相位选择器213和插值器214(例如，插值电路)。加法器212a和代码选择器212b可以包括在图9的累积器212中。

插值器214从延迟锁定环路220接收扩展延迟时钟信号edclk[1]至edclk[4]和参考延迟时钟信号rdclk。扩展延迟时钟信号edclk[1]至edclk[4]和参考延迟时钟信号rdclk可以包括在从延迟锁定环路220生成的延迟时钟信号dclk中。扩展延迟时钟信号edclk[1]至edclk[4]的延迟时间可以相对于参考延迟时钟信号rdclk的延迟时间(即，参考延迟时间)处于特定范围内。例如，扩展延迟时钟信号edclk[1]至edclk[4]的延迟时间可以相对于参考延迟时间处于“-0.5ui”至“0.5ui”内。假设参考延迟时钟信号rdclk的相位为“0ui”，则扩展延迟时钟信号edclk[1]至edclk[4]的相位可以分别为“-0.5ui”、“-0.25ui”、“0.25ui”和“0.5ui”，但是本发明构思不限于此。

插值器214基于扩展延迟时钟信号edclk[1]至edclk[4]和参考延迟时钟信号rdclk通过相位插值来生成插值时钟信号iclk[1]至iclk[4]。例如，通过相位插值生成的插值时钟信号iclk[1]至iclk[4]的相位可以为“0.375ui”、“0.125ui”“-0.125ui”和“-0.375ui”。插值器214将插值时钟信号iclk[1]至iclk[4]提供至相位检测器211。

相位检测器211包括第一相位检测电路(pd1)211a至第四相位检测电路(pd4)211d。第一相位检测电路211a将参考时钟信号rclk的相位与插值时钟信号iclk[1]的相位进行比较并且可以输出比较结果。例如，当参考时钟信号rclk的相位相对于插值时钟信号iclk[1]的相位提前时，第一相位检测电路211a可以输出“1”作为比较结果。当参考时钟信号rclk的相位相对于插值时钟信号iclk[1]的相位延迟时，第一相位检测电路211a可以输出“0”作为比较结果。然而，本发明构思不限于此。类似地，第二相位检测电路211b至第四相位检测电路211d将参考时钟信号rclk的相位与插值时钟信号iclk[2]至iclk[4]的相位进行比较并且可以输出比较结果。

即，从相位检测器211输出的比较结果可以为二进制代码形式，如图10b所示。即，从相位检测器211输出的相位差pdi可以为代码形式。相位检测器211可以将相位差pdi提供至加法器212a。

加法器212a可以累积相位差pdi。在接收到以代码形式表达的相位差pdi的情况下，加法器212a将相位差pdi确定为与代码相对应的十进制值。例如,如图10b所示,在接收到代码“0000”的情况下，加法器212a可以确定相位差pdi为“-2”。在接收到代码“1100”的情况下，加法器212a可以确定相位差pdi为“0”。

加法器212a可以基于所确定的相位差pdi计算累积值。例如，从加法器212a计算的累积值可以为“-2”、“-1”、“0”、“1”和“2”。即，加法器212a可以计算累积值以使得累积值对应于图10的表格mt的十进制值。例如，加法器212a可以以预见性方式提前计算累积值，并且可以基于接收到的相位差pdi选择提前计算的累积值中的一个。

加法器212a可以将与累积值相对应的累积信号as提供至代码选择器212b。例如，在累积值为“-2”的情况下，加法器212a可以将累积信号as[1]提供至代码选择器212b。

代码选择器212b可以基于从加法器212a提供的累积信号as输出预先存储的多个代码之一。代码选择器212b可以预先存储图10b的代码。例如，在提供了对应于“-2”的累积信号as[1]的情况下，代码选择器212b可以输出代码“0000”。如此，从代码选择器212b输出的累积相位差apdi可以以代码的形式表达。代码选择器212b将累积的相位差apdi提供至相位选择器213。

相位选择器213基于累积的相位差apdi选择采样时钟信号sclk的相位。为了选择相位，相位选择器213可以使用图10b的表格mt。相位选择器213可以应用与累积的相位差apdi对应的相位纠正值。例如，在累积的相位差apdi为“1100”的情况下，相位选择器213可以应用“0ui”作为相位纠正值。即，相位选择器213可以选择预设相位作为采样时钟信号sclk的相位。在累积的相位差apdi为“1110”的情况下，相位选择器213可以应用“0.25ui”作为相位纠正值。即，相位选择器213可以选择相对于预设相位延迟了“0.25ui”的相位作为采样时钟信号sclk的相位。相位选择器213可以生成具有通过使用延迟时钟信号dclk而选择的相位的采样时钟信号sclk。

参照图10a和图10b描述的示例用于描述采样时钟生成器210的详细操作，但是本发明构思不限于此。例如，由插值器214产生的插值时钟信号iclk的相位间隔减小的情况下(即，在插值时钟信号iclk的数量增多的情况下)，要从相位检测器211输出的代码的数量可增多。在这种情况下，采样时钟生成器210可以根据与每个代码相对应的相位纠正值来更准确地执行相位纠正。

如图10a所示，根据本发明构思的实施例的采样时钟生成器210可以仅用门级数字电路来实现，而无需包括模拟电路。然而，本发明构思不限于此。例如，根据本发明构思的实施例的采样时钟生成器210包括模拟电路。

图11a至图11c是用于描述图10a的采样时钟生成器210的操作的示例的时序图。假设采样时钟生成器210顺序地执行将参照图11a至图11c描述的操作。

图11a示出了在第一参考时钟信号rclk1的恢复点处接收数据rdat的抖动值为“0ui”的情况下由采样时钟生成器210生成的第一采样时钟信号sclk1。在第一参考时钟信号rclk1之前的先前的参考时钟信号rclk的恢复点处接收数据rdat的抖动值为“0ui”的情况下，根据先前的参考时钟信号rclk生成的第一参考延迟时钟信号rdclk1的相位与第一参考时钟信号rclk1的相位相同。在这种情况下，从第一相位检测电路211a至第四相位检测电路211d输出的相位差pdi可以为“1100”。加法器212a可以基于所提供的相位差pdi来输出与“0”相对应的累积信号as[3]。代码选择器212b可以响应于累积信号as[3]输出“1100”作为累积的相位差apdi。相位选择器213可以应用与“1100”相对应的“0ui”作为相位纠正值。如此，相位选择器213可以选择预设相位作为第一采样时钟信号sclk1的相位。即，第一采样时钟信号sclk1的相位相对于第一参考时钟信号rclk1的相位延迟“0.5ui”。

图11b示出了在第二参考时钟信号rclk2的恢复点处接收数据rdat的抖动值为“0.25ui”的情况下由采样时钟生成器210生成的第二采样时钟信号sclk2。由于在第一参考时钟信号rclk1的恢复点处接收数据rdat的抖动值为“0ui”，因此根据第一参考时钟信号rclk1生成的第二参考延迟时钟信号rdclk2的相位相对于第二参考时钟信号rclk2的相位提前“0.25ui”。在这种情况下，从第一相位检测电路211a至第四相位检测电路211d输出的相位差pdi可以为“1000”。加法器可以通过将与相位差pdi相对应的“-1”和先前存储的“0”相加在一起来计算累积值。如此，加法器212a可以输出与“-1”相对应的累积信号as[2]。代码选择器212b可以响应于累积信号as[2]输出“1000”作为累积的相位差apdi。相位选择器213可以应用与“1000”相对应的“-0.25ui”作为相位纠正值。如此，相位选择器213可以选择相对于预设相位提前了“0.25ui”的相位作为第二采样时钟信号sclk2的相位。即，第二采样时钟信号sclk2的相位可以相对于第二参考时钟信号rclk2的相位延迟“0.25ui”。

图11c示出了在第三参考时钟信号rclk3的恢复点处接收数据rdat的抖动值为“-0.25ui”的情况下由采样时钟生成器210生成的第三采样时钟信号sclk3。由于在第二参考时钟信号rclk2的恢复点处接收数据rdat的抖动值为“0.25ui”，因此根据第二参考时钟信号rclk2生成的第三参考延迟时钟信号rdclk3的相位可以相对于第三参考时钟信号rclk3的相位延迟“0.5ui”。在这种情况下，从第一相位检测电路211a至第四相位检测电路211d输出的相位差pdi可以为“1111”。加法器212a可以通过将与相位差pdi相对应的“2”和先前存储的“-1”相加在一起来计算累积值。如此，加法器212a可以输出与“1”相对应的累积信号as[4]。代码选择器212b可以响应于累积信号as[4]输出“1110”作为累积的相位差apdi。相位选择器213可以应用与“1110”相对应的“0.25ui”作为相位纠正值。如此，相位选择器213可以选择相对于预设相位延迟了“0.25ui”的相位作为第三采样时钟信号sclk3的相位。即，第三采样时钟信号sclk3的相位可以相对于第三参考时钟信号rclk3的相位延迟“0.75ui”。

如上所述，根据参照图10a描述的采样时钟生成器210，在参考时钟信号rclk的恢复点处的抖动值处于从“-0.125ui”至“0.125ui”的范围内的情况下(或者在累积的相位差apdi处于从“-0.125ui”至“0.125ui”的范围内的情况下)，相位纠正值可以为“0ui”。即，不纠正采样时钟信号sclk的相位。在参考时钟信号rclk的恢复点处的抖动值超出从“-0.125ui”至“0.125ui”的范围的情况下(或者在累积的相位差apdi超出从“-0.125ui”至“0.125ui”的范围的情况下)，纠正采样时钟信号sclk的相位。在这种情况下，参考范围可以为“-0.125ui”至“0.125ui”。

如上所述，根据本发明构思的实施例的数据恢复电路200可以根据接收数据rdat的抖动值来调整采样定时。如此，在恢复接收数据rdat时可以减少位错误。此外，在调整了采样定时的情况下，可以增大采样裕度，并且可以改善抖动容限。

图12是示出根据本发明构思的实施例的仿真结果的曲线图。参照图12，示出了根据抖动频率的抖动容限的改变。在图12中，水平轴表示抖动频率，并且竖直轴表示抖动容限。

在抖动频率相对低的情况下(例如，在抖动频率低于10mhz的情况下)，根据相关技术和本发明构思的实施例，抖动容限不小于“1ui”。然而，在抖动频率相对高的情况下(例如，在抖动频率高于70mhz的情况下)，根据相关技术，抖动容限可以为大约“0.5ui”。相反，在抖动频率相对高的情况下，根据本发明构思的实施例，抖动容限可以为大约“0.7ui”。即，根据本发明构思的实施例，与相关技术相比，可以改善抖动容限的最小值。因此，根据本发明构思的实施例，可以减少位错误的发生。

根据本发明构思的实施例，抖动容限可以随着接收数据rdat的一个包的长度“1t”而变化。可以根据接口协议(即，通信协议)来确定一个包的长度“1t”。如图12所示，在抖动频率相对低的时间段中，与一个包的长度“1t”为“14ui”的情况相对应的抖动容限小于根据相关技术的抖动容限。然而，在抖动频率相对低的时间段中，与一个包的长度“1t”为“7ui”的情况相对应的抖动容限可类似于根据相关技术的抖动容限。即，根据本发明构思的实施例，可以改善抖动容限的最小值，而不损失抖动频率相对低的时段中的抖动容限。

图13是示出根据本发明构思的示例性实施例的电子系统2000的示例性配置的框图。

电子系统2000包括主处理器2100、工作存储器2200、存储装置2300、通信块2400、用户接口2500和总线2600。例如，电子系统可以为以下各项之一：台式计算机、笔记本计算机、平板计算机、智能电话、可穿戴装置、电动车辆和工作站。电子系统2000可以为终端用户使用的电子装置，或者可以为诸如服务器系统或数据中心之类的大规模系统的元件。

主处理器2100可以控制电子系统2000的整体操作。主处理器2100可以处理各种算数运算和/或逻辑运算。例如，主处理器2100可以用通用计算机、专用计算机或应用处理器来实现。

工作存储器2200可以存储用于电子系统2000的操作的数据。在实施例中，工作存储器2200可以临时存储由主处理器2100处理或将要处理的数据。例如，工作存储器2200可以包括易失性存储器(诸如动态随机存取存储器(dram)、同步dram(sdram)等)和/或非易失性存储器(诸如相变ram(pram)、磁阻ram(mram)、电阻ram(reram)或铁电ram(fram)等)。

存储装置2300可以与是否供电无关地存储数据。例如，存储装置2300可以包括非易失性存储器，诸如闪速存储器、pram、mram、reram、fram等。例如，存储装置2300可以包括诸如硬盘驱动器(hdd)、固态盘(ssd)、卡式存储器或嵌入式存储器之类的存储介质。

通信块2400可以与电子系统2000的外部装置或外部系统通信。通信块2400可以为能够提供通信服务的元件，诸如调制器/解调器(modem)芯片或装置、网卡、通信交换机、集线器或路由器。例如，通信块2400可以支持各种无线通信协议(诸如lte、wimax、gsm、cdma、蓝牙、近场通信(nfc)、wi-fi和rfid)中的至少一种以及/或者各种有线通信协议(诸如tcp/ip、usb和火线)中的至少一种。

通信块2400可以包括各种电子电路，诸如发射器、接收器和cdr电路2410，以提供通信服务。cdr电路2410可以包括参照图1至图12描述的时钟恢复电路100和数据恢复电路200。即，cdr电路2410可以基于接收数据的抖动值调整采样定时。因此，可以防止采样定时错误，并且可以提高抖动容限。

用户接口2500可以执行用户与电子系统2000之间的通信仲裁。例如，用户接口2500可以包括输入接口，诸如键盘、鼠标、小键盘、按钮、触摸面板、触摸屏、触摸板、触摸球、相机、麦克风、陀螺仪传感器、振动传感器。例如，用户接口2500可以包括输出接口，诸如液晶显示(lcd)装置、发光二极管(led)显示装置、有机led(oled)显示装置、有源矩阵oled(amoled)显示装置、扬声器、以及马达。

总线2600可以提供电子系统2000的各个组件之间的通信路径。电子系统2000的各个组件可以基于总线2600的总线格式来彼此交换数据。例如，总线格式可以包括各种接口协议(诸如usb、小型计算机系统接口(scsi)、外围组件互连快速(pcie)、移动pcie(m-pcie)、高级技术附件(ata)、并行ata(pata)、串行ata(sata)、串行连接scsi(sas)、集成驱动电子设备(ide)、增强型ide(eide)、非易失性存储器快速(nvme)和通用闪存(ufs))中的一种或多种。

根据本发明构思的至少一个实施例，可以提供电子电路以根据接收数据的抖动值来调整采样定时。

根据本发明构思的至少一个实施例，可以减少恢复的接收数据中的位错误，并且由于采样裕量增大，可以改善抖动容限。

虽然已经参照本发明构思的示例性实施例描述了本发明构思，但是对于本领域普通技术人员而言，显然可以在不脱离本公开的精神和范围的情况下做出各种改变和修改。