一种基于SRAM的强PUF工作电路和方法与流程

本发明涉及信息安全技术领域，特别涉及一种基于sram的强puf工作电路和方法。

背景技术：

sram（staticrandomaccessmemory，静态随机存储器），是嵌入式设备、移动智能终端设备上常见的存储单元，其典型结构为交叉耦合回路。每个交叉耦合回路单元在上电的瞬间，其单元逻辑状态将会发生改变。由于制作工艺的差异，每个单元都有可能输出“0”和“1”两种状态，每个逻辑单元的输出是不可预测的。多个存储单元按照一定的方式排布构成了一个常用的sram，这个sram的每个单元会在上电瞬间产生一个随机的、不可复制的上电值，而这一组上电值受到具体物理实体的影响，在测量时呈现出物理不可克隆的特性。

截止目前，国外市场已经有成熟的puf（physicalunclonablefunction，物理不可克隆函数）产品商用。美国intrinsic-id公司作为行业领导者，近年来，先后将自己的产品应用到智能卡、汽车、fpga、物流和政府领域，尤其是与nxp、altera的深度合作。该公司的解决方案不仅为下一代芯片免除了存储密钥对非易失性存储器的需求，还可以应用于现有系统。利用puf，能在需要时从芯片的硬件特性中（就像芯片的生物指纹）提取密钥。因为在电源关闭状态下并没有密钥，黑客便无法破解任何信息，而传统上密钥都是永久存储在非易失性存储器中。

现有数字puf技术中，通常采用环形振荡器结构、仲裁器结构和sram存储器结构等。与强puf具有海量的激励-响应对的特性相比，传统常规puf只能产生很少数量的随机比特序列，性能无法达到要求。

技术实现要素：

本发明的目的在于提供一种基于sram的强puf工作电路和方法，以解决现有的puf只能产生很少数量的随机比特序列，性能无法达到要求的问题。

为解决上述技术问题，本发明提供一种基于sram的强puf工作电路，包括sram及其控制器电路、数据位宽转换电路以及aes加密电路；其中，

所述sram及其控制器电路的数据输出端与所述数据位宽转换电路的数据输入端连接；

所述数据位宽转换电路的输出端与所述aes加密电路的密钥输入端连接。

可选的，所述sram及其控制器电路的数据输入端连接读写控制信号。

可选的，所述sram及其控制器电路包括128×nbitsram容量，n是大于0的自然数。

本发明还提供了一种基于sram的强puf工作方法，包括：

步骤1、sram及其控制电路在读写控制信号控制下，依次读取地址内数据，最多产生128×nbits输出至数据位宽转换电路；

步骤2、所述数据位宽转换电路将若干个地址产生的数据缓存、拼接成128位并行数据输出，并作为密钥送至aes加密电路；

步骤3、所述aes加密电路使用该密钥，对128位长度的激励进行加密处理，得到128位长度的响应，构成激励-响应对。

可选的，所述sram及其控制器电路上电稳定后，在读写控制信号控制下进行读取操作，且不需要进行复位。

可选的，所述aes加密电路的密钥采用128位长度，其激励与响应也分别为128位长度。

在本发明中提供了一种基于sram的强puf工作电路和方法，包括sram及其控制器电路、数据位宽转换电路以及aes加密电路；其中，所述sram及其控制器电路的数据输出端与所述数据位宽转换电路的数据输入端连接；所述数据位宽转换电路的输出端与所述aes加密电路的密钥输入端连接。sram及其控制电路在读写控制信号控制下，依次读取地址内数据，最多产生128×nbits输出至数据位宽转换电路；所述数据位宽转换电路将若干个地址产生的数据缓存、拼接成128位并行数据输出，并作为密钥送至aes加密电路；所述aes加密电路使用该密钥，对128位长度的激励进行加密处理，得到128位长度的响应，构成激励-响应对。

本发明提供的基于sram的强puf工作电路和方法，通过利用srampuf产生芯片间独一无二的密钥，使得aes加密电路能够产生芯片间独一无二的响应，构成强puf。其结构灵活、精简，密钥生成速度快、成本低、可靠性高，能满足强puf具有海量激励-响应对的要求。

附图说明

图1是本发明提供的基于sram的强puf工作电路结构示意图；

图2是本发明提供的基于sram的强puf工作方法的流程示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的一种基于sram的强puf工作电路和方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

本发明提供了一种基于sram的强puf工作电路，如图1所示，包括sram及其控制器电路100、数据位宽转换电路101以及aes加密电路102；其中，所述sram及其控制器电路100的数据输出端与所述数据位宽转换电路101的数据输入端连接，所述数据位宽转换电路101的输出端与所述aes加密电路102的密钥输入端连接。

具体的，所述sram及其控制器电路100的数据输入端连接读写控制信号，在读写控制信号控制下，所述sram及其控制器电路100读取地址内数据；进一步的，所述sram及其控制器电路100包括128×nbitsram容量，n是大于0的自然数，单个地址读出指的数据位宽为8，地址数量为16×n个；n最小为1，即所述sram及其控制器电路100至少包括128bitsram。

上述基于sram的强puf工作电路的工作方法的流程示意图如图2所示，包括如下步骤：

步骤s21、sram及其控制电路在读写控制信号控制下，依次读取地址内数据，最多产生128×nbits输出至数据位宽转换电路；

步骤s22、所述数据位宽转换电路将若干个地址产生的数据缓存、拼接成128位并行数据输出，并作为密钥送至aes加密电路；

步骤s23、所述aes加密电路使用该密钥，对128位长度的激励进行加密处理，得到128位长度的响应，构成激励-响应对。

具体的，所述sram及其控制器电路100上电稳定后，在输入端所接入的读写控制信号的控制下，所述sram及其控制器电路100读取地址内数据，并把8位数据发送至所述数据位宽转换电路101；

所述数据位宽转换电路101接收到所读地址对应的8位数据并缓存在内部空间，等待下一地址对应8位数据的到来；重复上述步骤直至完成对16个地址的读操作，此时所述数据位宽转换电路101内缓存共计128位数据，将其拼接成并行数据作为密钥输至所述aes加密电路102；当外部的读写控制信号遍历sram地址，最后可以得到一组由n个128位二进制数值组字符串，即密钥字符串；

所述aes加密电路102使用该密钥，对任意一种128位长度的激励进行加密处理，都能够得到对应的128位长度的响应，构成激励-响应对。由于数据位宽足够，因而可以生成海量激励-响应对。其中上述密钥字符串个数n，可以根据实际需求与电路情况进行灵活配置。

下面以1024个密钥字符串个数为例，说明在外围电路配合下强puf工作的过程。

sram及其控制器电路100包含128kbit容量的sram（即n=1024），单地址数据读出值位宽为8。利用上述电路，工作的步骤如下：

上电稳定后，在读写控制信号的控制下，不进行复位而立即读取sram及其控制器电路100首地址的数值，并将结果输出并缓存在数据位宽转换电路101中。按地址依次向下读取，在完成第16个地址内数值读取后，数据位宽转换电路101已经含有128位密钥数据，将其并行，作为密钥输入aes加密电路102。

重复以上步骤，遍历所有地址段，总共可得到1024个位密钥字符串。对任意激励，aes加密电路102可利用密钥加密得到对应响应，构成激励-响应对。

由于每块晶圆的每个部分在制造过程中会有细微的工艺漂移，反映到电路上，同样的电路结构会有不同的电路时延，并且这种特性不可预知、不可克隆。通过sram的读操作，这个sram的每个单元会在上电瞬间产生一个随机的不可复制的上电值，而这一组上电值受到具体物理实体的影响，在测量时呈现出物理不可克隆的特性。

综上所述，本发明提供的基于sram的强puf工作电路和方法，通过利用srampuf产生芯片间独一无二的密钥，使得aes加密电路能够产生芯片间独一无二的响应，构成强puf。其结构灵活、精简，密钥生成速度快、成本低、可靠性高，能满足强puf具有海量激励-响应对的要求。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。