一种电力系统中故障录波采样数据的同步方法及系统与流程

本发明涉及电力自动化技术领域，具体涉及一种电力系统中故障录波采样数据的同步方法及系统。

背景技术：

在电力系统智能变电站中，故障录波采样方式有两种方案，一种是基于外源(gps同步装置)同步的源端同步采样，这种方式下，所有的采样都在gps的秒脉冲下进行同步采样；另一种是无需外源同步的末端直采同步，各自在自己的晶振节拍下进行采样。作为电力系统“黑匣子”的录波器要能接入这两种采集数据。当录波器以点对点方式接入数量众多的异步采样外源数据时，录波器需对来自不同设备的采样数据进行同步，实现系统大扰动如短路故障、系统震荡、电压崩溃等时候的一次系统电压、电力及其导出量的记录功能。因外源数量众多，且为了录波波形能分析到不小于25次谐波的幅值衰减不超过5％，采用了largange二阶插值，用于插值同步，为了满足录波数据的精度，计算量较大，如果采用fpga进行数据处理，对fpga的容量要求非常高，会增加电力系统故障录波装置的成本。因此，亟需一种解决故障录波数据同步的方法。

技术实现要素：

为解决现有技术中的不足，本发明提供一种电力系统中故障录波采样数据的同步方法及系统，解决了现有电力系统故障录波器接入数量众多的异步采样的外源数据时采用fpga进行同步带来硬件成本过高和同步精度不够的问题。

为了实现上述目标，本发明采用如下技术方案：一种电力系统中故障录波采样数据的同步方法，包括：

分析并保存变电站各个合并单元的被打上硬件绝对时标的故障录波采样sv报文数据；

选取基准合并单元，以基准合并单元的绝对时标作为同步时刻的绝对时标；

根据同步时刻的绝对时标找出插值位置，计算同步时刻的插值数据，分别完成录波采样数据的同步插值。

进一步的，分析并保存变电站各个合并单元的被打上硬件绝对时标的故障录波采样sv报文数据，具体为：

解析每一帧sv报文，提取采样信息，采样信息包括绝对时标及采样值，为每个变电站合并单元分配一个sv双端队列，将采样信息存入对应的sv双端队列的队尾。

进一步的，选取基准合并单元，以基准合并单元的绝对时标作为同步时刻的绝对时标，具体为：

扫描所有sv双端队列的队头节点，从中选取绝对时标离散度小于1微秒的合并单元作为基准合并单元，以基准合并单元的绝对时标作为同步时刻的绝对时标。

进一步的，根据同步时刻的绝对时标找出插值位置，具体为：

根据公式(1)找出同步插值位置，

(tsyn-t'k)×(tsyn-t'k-1)≤0(1)

得到待插值的三个采样点的绝对时标和采样值：(t'k,x'k)、(t'k-1,x'k-1)、(t'k-2,x'k-2)，其中：t’k为某合并单元第k个采样时刻时标，x’k为某合并单元第k个采样时刻的采样值；t’k-1为某合并单元第k-1个采样时刻时标，x’k-1为某合并单元第k-1个采样时刻的采样值；t’k-2为某合并单元第k-2个采样时刻时标，x’k-2为某合并单元第k-2个采样时刻的采样值。

进一步的，计算同步时刻的插值数据，具体为：

根据二阶插值公式(2)计算同步时刻tsyn的采样数据xsyn：

xsyn＝x'k×lk+x'k-1×lk-1+x'k-2×lk-2(2)

其中：

一种电力系统中故障录波采样数据的同步系统，其特征在于，包括一个或多个报文采集单元、与报文采集单元连接的录波数据处理单元。

进一步的，报文采集单元为fpga报文采集卡，用于采集变电站合并单元sv报文，给sv报文打上硬件时标，并传送给录波数据处理单元。

进一步的，录波数据处理单元为cpu，cpu搭载非实时操作系统。

进一步的，cpu搭载linux非实时操作系统。

进一步的，报文采集卡内嵌8个以太网控制器和1个pcie控制器。

本发明所达到的有益效果：本发明采用了的基于高精度硬件时标的非实时系统采样同步方法降低了电力系统故障录波的硬件成本，提高了数据同步精度。

本发明不依赖全站同步信号，解决了数量众多的sv接入时，fpga同步数据计算资源受限的问题，实现在非实时系统下的电力系统故障录波采样数据同步，提高采样数据的精确性和幅值的一致性，具有良好的应用前景。

附图说明

图1是本发明sv报文采集系统示意图；

图2是本发明数据同步的工作流程图；

图3是本发明数据同步所定义的数据结构示意图。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

实施例1：

如图1所示，一种电力系统中故障录波采样数据的同步系统，包括一个或多个报文采集单元、与报文采集单元连接的录波数据处理单元。

报文采集单元为用于采集变电站合并单元sv报文的fpga报文采集卡，fpga报文采集卡采用性价比高的ep3c55款fpga搭建，每个报文采集卡内嵌8个以太网控制器和1个pcie(高速串行计算机扩展总线标准)控制器。报文采集卡负责采集变电站合并单元sv报文，给sv报文打上硬件时标，通过pcie总线传给录波数据处理单元。

每个fpga报文采集卡接收录波数据处理单元cpu的高精度时钟发生器的时钟同步信号，维护一个分辨率不低于10纳秒的绝对时标，fpga在接收报文的第一个bit位时打上绝对时标，然后通过pcie控制器以dma方式传给cpu。

录波数据处理单元为cpu，采用intelceleronprocessn2806双核低功耗嵌入式cpu处理器，cpu搭载linux非实时操作系统。数据(指报文采集卡采集的sv报文和每个sv报文打上的高精度时标)接收运行在linux内核态；

实施例2：

一种电力系统中故障录波采样数据的同步方法，包括步骤：

步骤1：报文数据采集，由fpga报文采集卡采集变电站若干个合并单元的sv报文并分别打上高精度的硬件绝对时标。fpga报文采集卡当接收到sv报文的第一个bit位时，打上高精度(时标分辨率优于10纳秒)的硬件绝对时标tk，通过pcie总线以端对端方式将sv报文传给cpu；

步骤2：采用双核低功耗嵌入式处理器构成录波器数据处理cpu，搭载linux非实时操作系统，分析并保存各个合并单元的故障录波数据sv报文；

分析并保存各个合并单元的sv报文，具体为：

cpu解析每一帧sv报文，提取采样信息，采样信息包括绝对时标tk及采样值xk，为每个变电站合并单元分配一个sv双端队列，队列的每个节点对应某一个采样时刻的采样信息，将采样信息存入对应的sv双端队列的队尾。

如图3所示，采用双端fifo队列，采集数据从队尾进入，数据同步从队头获取，每个节点包含绝对时标tk、sv额定延时td及采样值xk。

步骤3：选取基准合并单元，cpu定时扫描所有sv双端队列的队头节点，扫描深度1000点，从中选取绝对时标离散度小于1微秒(即相邻两点之间的时差与标准时差相减的绝对值小于1微秒，例如两点之间的标准时差为250微秒，若两点之间的时差为251、249微秒，则不符合要求，若两点之间的时差为250.5微秒，则符合绝对时标离散度小于1微秒的要求)的合并单元作为基准合并单元，以基准合并单元的绝对时标作为同步时刻的绝对时标tsyn；

步骤4：分别扫描其他sv双端队列节点，根据同步时刻的绝对时标tsyn找出插值位置，计算同步时刻tsyn的插值数据xsyn，分别完成录波采样数据的同步插值。

根据公式(1)找出同步插值位置，得到待插值的三个采样点的绝对时标和采样值：(t'k,x'k)、(t'k-1,x'k-1)、(t'k-2,x'k-2),其中：t'k为其他某合并单元第k个采样时刻时标，x'k为其他某合并单元第k个采样时刻的采样值；t'k-1为其他某合并单元第k-1个采样时刻时标，x'k-1为其他某合并单元第k-1个采样时刻的采样值；t'k-2为其他某合并单元第k-2个采样时刻时标，x'k-2为其他某合并单元第k-2个采样时刻的采样值。为提高扫描效率，每次记忆插值点位置，下一次插值点位置可直接从上次记忆位置寻找。

(tsyn-t'k)×(tsyn-t'k-1)≤0(1)

从公式(1)可以看出，同步插值位置位于t'k、t'k-1时刻上或者两个时刻之间；

根据二阶插值公式(2)计算同步时刻tsyn的采样数据xsyn：

xsyn＝x'k×lk+x'k-1×lk-1+x'k-2×lk-2(2)

其中：

本发明采用了的基于高精度硬件时标的非实时系统采样同步方法降低了电力系统故障录波的硬件成本，提高了数据同步精度。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、cd-rom、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。