无线耳机的制作方法

本申请实施例涉及电子产品技术领域，尤其涉及一种无线耳机。

背景技术：

随着科技的进步，无线耳机内部集成的芯片数量不断增加，以实现多功能化及智能化。由于受无线耳机形状的限定，无线耳机内部的空间无法排布板面面积较大的硬质电路板，因此传统的无线耳机通常设置有硬质的主电路板及多个副电路板，并依据各电路板的板面大小、将无线耳机的组成控制系统的多个器件拆分排布于不同的电路板，再通过柔性电路板连接不同的电路板，以实现不同器件之间的连接，导致无线耳机的器件集成度低。

技术实现要素：

本申请实施例的目的在于提供一种器件集成度较高的无线耳机。

第一方面，本申请实施例提供一种无线耳机。无线耳机可以无线连接(例如蓝牙连接)手机、笔记本电脑、平板、智能手表等电子设备，以与电子设备配合使用，用于处理电子设备的媒体、通话等音频业务，或者处理其他的一些数据业务。

无线耳机具有耳柄部和连接耳柄部的耳塞部。无线耳机包括主控模组，主控模组包括软硬结合电路板、第一基板、第一支撑件以及多个芯片。软硬结合电路板包括硬板部及连接硬板部的第一软板部和第二软板部。硬板部位于耳塞部，第一软板部位于耳塞部且一端连接硬板部，第二软板部的一端连接硬板部、另一端延伸至耳柄部。示例性的，无线耳机包括多个功能模组。第一软板部用于连接位于耳塞部的部分功能模组。第二软板部用于连接位于耳塞部的部分功能模组和位于耳柄部的功能模组。

第一基板与硬板部彼此间隔地堆叠设置。示例性的，第一基板在硬板部的投影落入硬板部的范围内。第一支撑件位于第一基板与硬板部之间、分别与第一基板和硬板部抵持。多个芯片中的至少一个芯片固定于硬板部，多个芯片中的至少一个芯片固定于第一基板，固定于第一基板的芯片经第一支撑件电连接硬板部。主控模组的固定于硬板部及硬板部上方、硬板部下方的部件形成堆叠组件。也即，主控模组包括软硬结合电路板和堆叠组件，堆叠组件固定于硬板部，堆叠组件包括第一基板、第一支撑件及多个芯片。

在本实施例中，主控模组包括堆叠设置的第一基板和硬板部，且至少一个芯片固定于第一基板、至少一个芯片固定于硬板部，因此主控模组的堆叠组件能够形成多层器件堆叠结构，无线耳机的芯片可以全部集成或大部分集成于堆叠组件中，且堆叠组件中的器件能够通过软硬结合电路板的多个软板部连接至无线耳机的多个功能模组，因此能够将无线耳机的控制系统完整地整合于堆叠组件中，从而将传统的无线耳机中负责承载控制系统器件的多块副电路板省去，提高了主控模组和无线耳机的器件集成度。

此外，在垂直于硬板部的方向上堆叠有多层器件的堆叠组件的厚度尺寸较大。由于堆叠组件固定于硬板部，硬板部位于耳塞部，因此堆叠组件位于耳塞部，堆叠组件的安装难度较小，且堆叠组件能够充分利用耳塞部的内腔空间，从而提高无线耳机的空间利用率。一些实施例中，硬板部及堆叠组件的外轮廓形状可以与耳塞部内腔空间的形状相适配，例如采用圆形或近似圆形的外轮廓，从而进一步提高无线耳机的空间利用率。

在本实施例中，由于固定于第一基板的芯片能够经第一支撑件电连接至硬板部，因此无需在第一基板与硬板部之间设置用于传输信号的柔性电路板，第一基板的芯片与硬板部之间的信号传输路径由第一支撑件实现，信号传输路径短，使得信号传输质量更佳，例如，音频类信号在传输时发生失真的风险较小。此外，本实施例的主控模组不再设置连接于第一基板与硬板部之间的柔性电路板，也能够避免因柔性电路板发生弯折、且弯折角度较大，而在弯折区造成断裂开路，导致产品失效或良率很低的问题。

一种可选的实施例中，主控模组还包括多个芯片匹配器件。多个芯片匹配器件中的至少一个芯片匹配器件固定于第一基板、至少一个芯片匹配器件固定于硬板部。固定于第一基板的芯片匹配器件经第一支撑件电连接硬板部。多个芯片匹配器件的排布位置可以随其对应的芯片进行排布。

一种可选的实施例中，第一支撑件包括多个第一架高柱，多个第一架高柱位于硬板部与第一基板之间且固定于硬板部。主控模组还包括第一封装层，第一封装层位于硬板部与第一基板之间，第一封装层将多个第一架高柱及至少一个芯片封装于硬板部。此时，多个第一架高柱远离硬板部的一端端面相对第一封装层露出，第一基板可连接于第一架高柱的该端面。其中，第一封装层还将多个芯片匹配器件封装于硬板部。第一封装层能够保护其封装的器件，以使主控模组的可靠性较高、使用寿命较长。

在本实施例中，第一封装层直接将多个器件封装于硬板部，使得多个器件能够直接通过硬板部及第一软板部或第二软板部与无线耳机的功能模组相连接，相较于传统封装层中器件需要先封装于一个承载基板，将承载基板焊接于电路板后才能与外部模组连接的方式，本实施例的连接方式更为直接、结构更为简单。

一种可选的实施例中，硬板部包括朝向第一基板的第一表面。第一表面包括第一封装区域及第一非封装区域，第一封装层位于第一封装区域，第一非封装区域位于第一封装区域周边。换言之，第一封装区域与硬板部的边缘之间具有一定间距。在本实施例中，第一非封装区域能够在第一封装层的成型工序中为模具提供支撑空间，避免因模具抵持第一软板部或第二软板部而导致软硬结合电路板产生破损，从而保证主控模组的生产良率。

一种可选的实施例中，主控模组还包括至少一个第一器件，至少一个第一器件固定于第一非封装区域。示例性的，第一器件为不宜进行塑封的器件，包括但不限于带有空腔的声表面波滤波器、带有空腔的晶振、压力敏感的器件等。

在本实施例中，硬板部的第一非封装区域既在第一封装层的成型过程中为模具提供抵持空间，还用于排布不宜封装的第一器件，因此主控模组复用了第一非封装区域的空间，提高了空间利用率。

一种可选的实施例中，第一基板焊接多个第一架高柱。主控模组还包括第二封装层，第二封装层位于第一基板远离硬板部的一侧，第二封装层将至少一个芯片封装于第一基板。其中，第二封装层还可以将至少一个芯片匹配器件封装于第一基板。第二封装层能够保护其封装的器件，以使主控模组的可靠性较高、使用寿命较长。

一种可选的实施例中，第一支撑件还包括多个第二架高柱，多个第二架高柱固定于第一基板朝向硬板部的一侧，多个第二架高柱与多个第一架高柱一一对应地焊接。主控模组还包括第二封装层及第三封装层，第二封装层位于第一基板远离硬板部的一侧，第二封装层将至少一个芯片封装于第一基板，第三封装层位于第一基板朝向硬板部的一侧，第三封装层将多个第二架高柱及至少一个芯片封装于第一基板。

在本实施例中，由于第一支撑件包括堆叠设置的第一架高柱和第二架高柱，第一支撑件具有足够的高度，因此第一基板与硬板部之间的间距较大，第一基板与硬板部之间能够排布两层器件，使得主控模组在垂直于硬板部方向上集成有三层器件，主控模组及无线耳机的器件排布密度更大，集成度更高。此外，主控模组的多个芯片于三层器件的排布方案也更为灵活和多样。

一种可选的实施例中，主控模组还包括至少一个第二器件，至少一个第二器件固定于第一基板远离硬板部的一侧，且位于第二封装层的外侧。第二器件为不宜进行塑封的器件，包括但不限于带有空腔的声表面波滤波器、带有空腔的晶振、压力敏感的器件等。

在本实施例中，主控模组中的不宜塑封的器件可以依据功能选择及芯片的排布位置，灵活排布于硬板部和/或第一基板，提高了主控模组的器件排布的灵活性和多样化。

一种可选的实施例中，主控模组还包括第二基板、第二封装层、第三封装层以及多个第三架高柱。第一基板焊接多个第一架高柱，固定于第一基板的芯片位于第一基板远离硬板部的一侧，第二基板位于第一基板远离硬板部的一侧，第二基板与第一基板彼此间隔地堆叠设置，多个第三架高柱位于第二基板与第一基板之间、分别与第二基板和第一基板抵持。第二封装层位于第二基板与第一基板之间，多个第三架高柱和固定于第一基板的芯片封装于第二封装层中。多个芯片中的至少一个芯片封装于第二封装层中、并固定于第二基板。第三封装层位于第二基板远离第一基板的一侧，多个芯片中的至少一个芯片封装于第三封装层中、并固定于第二基板。固定于第二基板的芯片经多个第三架高柱、第一基板及多个第一架高柱电连接硬板部。

在本实施例中，主控模组在硬板部朝向第一基板的一侧、第一基板远离硬板部的一侧、第二基板朝向第一基板的一侧以及第二基板远离第一基板的一侧均排布器件，从而在垂直于硬板部的方向上堆叠有四层器件，提高了器件排布密度和集成度。

一种可选的实施例中，第一封装层接触第一基板。主控模组还包括第二封装层，第二封装层固定于第一基板远离硬板部的一侧。固定于第一基板的芯片部分封装于第一封装层、部分封装于第二封装层。

在本实施例中，主控模组在硬板部朝向第一基板的一侧、第一基板朝向硬板部的一侧以及第一基板远离硬板部的一侧均排布器件，从而在垂直于硬板部的方向上堆叠有三层器件，因此主控模组及无线耳机的器件排布密度较大、集成度较高。

一种可选的实施例中，主控模组还包括第四封装层，第四封装层固定于硬板部远离第一基板的一侧，固定于硬板部的芯片中的至少一个芯片封装于第四封装层中。

在本实施例中，主控模组在硬板部远离第一基板的一侧、硬板部朝向第一基板的一侧以及第一基板远离硬板部的一侧均排布器件，从而在垂直于硬板部的方向上堆叠有三层器件，因此主控模组及无线耳机的器件排布密度较大、集成度较高。

一种可选的实施例中，第一支撑件包括堆叠设置的多个第一架高柱和多个第二架高柱，多个第一架高柱固定于硬板部，多个第二架高柱固定于第一基板，多个第二架高柱与多个第一架高柱一一对应地焊接。主控模组还包括第一封装层、第二封装层、第三封装层以及第四封装层。第一封装层位于硬板部与第一基板之间，第一封装层将多个第一架高柱及至少一个芯片封装于硬板部。第二封装层位于第一基板朝向硬板部的一侧，第二封装层将多个第二架高柱及至少一个芯片封装于第一基板。第三封装层位于第一基板远离硬板部的一侧，第三封装层将至少一个芯片封装于第一基板。第四封装层位于硬板部远离第一基板的一侧，第四封装层将至少一个芯片封装于硬板部。

在本实施例中，主控模组在硬板部的两侧以及第一基板的两侧均排布器件，从而在垂直于硬板部的方向上堆叠有四层器件，因此主控模组及无线耳机的器件排布密度较大、集成度较高。

一种可选的实施例中，主控模组还包括第三基板和第二支撑件。第三基板位于硬板部远离第一基板的一侧，且与硬板部彼此间隔地堆叠设置，第二支撑件位于第三基板与硬板部之间、分别与第三基板和硬板部抵持，多个芯片中的至少一个芯片固定于第三基板，固定于第三基板的芯片经第二支撑件电连接硬板部。在本实施例中，硬板部的两侧均可以堆叠一层或多层器件，进一步提高了主控模组及无线耳机的器件集成度。

一种可选的实施例中，第一支撑件包括堆叠设置的多个第一架高柱和多个第二架高柱，多个第一架高柱固定于硬板部，多个第二架高柱固定于第一基板，多个第二架高柱与多个第一架高柱一一对应地焊接。第二支撑件包括多个第四架高柱，多个第四架高柱固定于硬板部。第三基板焊接多个第四架高柱，固定于第三基板的芯片位于第三基板远离硬板部的一侧。

主控模组还包括第一封装层、第二封装层、第三封装层、第四封装层以及第五封装层。第一封装层位于硬板部与第一基板之间，第一封装层将多个第一架高柱及至少一个芯片封装于硬板部。第二封装层位于第一基板朝向硬板部的一侧，第二封装层将多个第二架高柱及至少一个芯片封装于第一基板。第三封装层位于第一基板远离硬板部的一侧，第三封装层将至少一个芯片封装于第一基板。第四封装层位于硬板部远离第一基板的一侧，第四封装层将多个第四架高柱及至少一个芯片封装于硬板部。第五封装层位于第三基板远离硬板部的一侧，第五封装层将至少一个芯片封装于第三基板。

在本实施例中，主控模组在硬板部的两侧、第一基板的两侧以及第三基板远离硬板部的一侧均排布器件，从而在垂直于硬板部的方向上堆叠有五层器件，因此主控模组及无线耳机的器件排布密度较大、集成度较高。

一种可选的实施例中，第一支撑件包括堆叠设置的多个第一架高柱和多个第二架高柱，多个第一架高柱固定于硬板部，多个第二架高柱固定于第一基板，多个第二架高柱与多个第一架高柱一一对应地焊接。第二支撑件包括堆叠设置的多个第四架高柱和多个第五架高柱，多个第四架高柱固定于硬板部，多个第五架高柱固定于第三基板，多个第五架高柱与多个第四架高柱一一对应地焊接。

主控模组还包括第一封装层、第二封装层、第三封装层、第四封装层、第五封装层以及第六封装层。第一封装层位于硬板部与第一基板之间，第一封装层将多个第一架高柱及至少一个芯片封装于硬板部。第二封装层位于第一基板朝向硬板部的一侧，第二封装层将多个第二架高柱及至少一个芯片封装于第一基板。第三封装层位于第一基板远离硬板部的一侧，第三封装层将至少一个芯片封装于第一基板。第四封装层位于硬板部远离第一基板的一侧，第四封装层将多个第四架高柱及至少一个芯片封装于硬板部。第五封装层位于第三基板朝向硬板部的一侧，第五封装层将多个第五架高柱及至少一个芯片封装于第三基板。第六封装层位于第三基板远离硬板部的一侧，第六封装层将至少一个芯片封装于第三基板。

在本实施例中，主控模组在硬板部的两侧、第一基板的两侧以及第三基板的两侧均排布器件，从而在垂直于硬板部的方向上堆叠有六层器件，因此主控模组及无线耳机的器件排布密度较大、集成度较高。

一种可选的实施例中，第一支撑件包括堆叠设置的多个第一架高柱和多个第二架高柱，多个第一架高柱固定于硬板部，多个第二架高柱固定于第一基板，多个第二架高柱与多个第一架高柱一一对应地焊接。第二支撑件包括堆叠设置的多个第四架高柱，多个第四架高柱固定于硬板部。第三基板焊接多个第四架高柱。

主控模组还包括第四基板以及多个第六架高柱。第四基板位于第三基板远离硬板部的一侧，且与第三基板彼此间隔地堆叠设置，多个第六架高柱位于第四基板与第三基板之间、并支撑第四基板与第三基板。多个芯片中的至少一个芯片固定于第四基板。固定于第四基板的芯片经第六架高柱、第三基板及第二支撑件电连接硬板部。

主控模组还包括第一封装层、第二封装层、第三封装层、第四封装层、第五封装层以及第六封装层。第一封装层位于硬板部与第一基板之间，第一封装层将多个第一架高柱及至少一个芯片封装于硬板部。第二封装层位于第一基板朝向硬板部的一侧，第二封装层将多个第二架高柱及至少一个芯片封装于第一基板。第三封装层位于第一基板远离硬板部的一侧，第三封装层将至少一个芯片封装于第一基板。第四封装层位于硬板部远离第一基板的一侧，第四封装层将多个第四架高柱及至少一个芯片封装于硬板部。第五封装层位于第三基板与第四基板之间，第五封装层将多个第六架高柱及至少一个芯片封装于第三基板、且将至少一个芯片封装于第四基板。第六封装层位于第四基板远离第三基板的一侧，第六封装层将至少一个芯片封装于第四基板。

在本实施例中，主控模组在硬板部的两侧、第一基板的两侧、第三基板远离硬板部的一侧、第四基板的两侧均排布器件，从而在垂直于硬板部的方向上堆叠七层器件，因此主控模组及无线耳机的器件排布密度较大、集成度较高。

一种可选的实施例中，第一支撑件包括多个第一架高柱，第二支撑件包括多个第四架高柱。主控模组还包括第一封装层、第二封装层、第四封装层以及第五封装层。第一封装层位于硬板部与第一基板之间，第一封装层将多个第一架高柱及至少一个芯片封装于硬板部，且将至少一个芯片封装于第一基板。此时，第一封装层封装位于硬板部与第一基板之间的器件。第四封装层位于硬板部与第三基板之间，第四封装层将多个第四架高柱及至少一个芯片封装于硬板部，且将至少一个芯片封装于第三基板。第五封装层固定于第三基板远离硬板部的一侧，第五封装层将至少一个芯片封装于第三基板。

在本实施例中，主控模组在硬板部的两侧、第一基板的两侧以及第三基板的两侧均排布器件，从而在垂直于硬板部的方向上堆叠六层器件，因此主控模组及无线耳机的器件排布密度较大、集成度较高。

一种可选的实施例中，第一支撑件为第一架高板，第一架高板为中空结构，至少一个芯片位于第一架高板内侧。其中，第一架高板为电路板结构，第一架高板可以通过组装方式固定于硬板部，也可以与硬板部一体成型。

在本实施例中，主控模组通过第一架高板在第一基板与硬板部之间支撑出器件排布空间，使得主控模组能够集成至少两层器件，从而提高器件排布密度，主控模组及无线耳机的器件集成度较高。

一些实施例中，固定于硬板部的器件均位于硬板部朝向第一基板的一侧，且部分器件位于第一架高板内侧，部分器件位于第一架高板外侧。另一些实施例中，固定于硬板部的器件部分位于硬板部朝向第一基板的一侧、部分位于硬板部远离第一基板的一侧。

其中，主控模组还包括多个芯片匹配器件，多个芯片匹配器件中的至少一个芯片匹配器件固定于硬板部、至少一个芯片匹配器件固定于第一基板。

一种可选的实施例中，多个芯片中的至少一个芯片固定于硬板部远离第一基板的一侧、至少一个芯片固定于硬板部朝向第一基板的一侧、至少一个芯片固定于第一基板朝向硬板部的一侧、至少一个芯片固定于第一基板远离硬板部的一侧。也即，硬板部的两侧均排布器件，第一基板的两侧均排布器件，因此主控模组集成有四层器件，器件排布密度高，主控模组及无线耳机的器件集成度高。

其中，主控模组还包括第一封装层，第一封装层位于第一基板远离硬板部的一侧，且封装有至少一个芯片。第一封装层还可以封装有至少一个芯片匹配器件。第一封装层可以对固定于第一基板远离硬板部的一侧的器件进行全尺寸封装或者局部封装。

一种可选的实施例中，主控模组还包括第二基板和多个第三架高柱。第二基板位于第一基板远离硬板部的一侧，且与第一基板彼此堆叠地间隔设置。多个第三架高柱位于第二基板与第一基板之间、分别与第二基板和第一基板抵持。多个芯片中的至少一个芯片固定于第二基板。固定于第二基板的芯片通过多个第三架高柱、第一基板以及第一支撑件电连接硬板部。

主控模组还包括第一封装层和第二封装层。第一封装层位于第一基板与第二基板之间，用于封装第一基板与第二基板之间的器件。第二封装层位于第二基板远离第一基板的一侧，第二封装层可以对固定于第二基板远离第一基板的一侧的器件进行局部封装或全尺寸封装。

在本实施例中，硬板部的两侧、第一基板的两侧及第二基板的两侧均排布有器件，主控模组集成有六层器件，器件排布密度大，主控模组及无线耳机的器件集成度高。在其他实施例中，硬板部、第一基板或第二基板中的一者或两者以上也可以单侧排布器件。

一种可选的实施例中，主控模组还包括第二基板和第二架高板。第二基板位于硬板部远离第一基板的一侧，且与硬板部彼此间隔地堆叠设置。第二架高板位于第二基板与硬板部之间、分别与第二基板和硬板部抵持。多个芯片中的至少一个芯片固定于第二基板。固定于第二基板的芯片经第二架高板电连接硬板部。第二架高板为中空结构，至少一个芯片位于第二架高板内侧。

在本实施例中，主控模组通过第一架高板将第一基板固定于硬板部的一侧，通过第二架高板将第二基板固定于硬板部的另一侧，从而形成三层电路板的堆叠结构，器件可以灵活排布于这三层电路板的单侧或双侧，形成至少三层器件的堆叠结构，因此主控模组及无线耳机的器件排布密度大、集成度高。

一种可选的实施例中，主控模组还包括第一封装层，第一封装层位于第二基板远离硬板部的一侧。第一封装层可以对固定于第二基板远离硬板部的一侧的器件进行局部封装或全尺寸封装。第一封装层用于保护其封装的器件，也能够在主控模组与无线耳机中的其他部件进行组装时提供支撑面或固定面，以保护主控模组中的器件。

一种可选的实施例中，耳塞部设有听筒模组，第一软板部连接听筒模组。耳柄部设有电池，第二软板部连接电池。多个芯片包括微控制单元芯片、电源管理芯片以及音频芯片，电源管理芯片及音频芯片均电连接微控制单元芯片。微控制单元芯片为无线耳机及主控模组的处理和控制中心。

听筒模组经第一软板部及硬板部电连接音频芯片。音频芯片用于将音频数据编码形成电信号。听筒模组用于将电信号转换成声音信号。电池经第二软板部及硬板部电连接电源管理芯片。电池用于为无线耳机供电。电源管理芯片用于管理电池的电量输入及电量输出。

一种可选的实施例中，无线耳机的多个功能模组还包括正极充电端子和负极充电端子。正极充电端子位于耳塞部。主控模组的软硬结合电路板还包括连接硬板部的第三软板部，第三软板部位于耳塞部。正极充电端子连接第三软板部，经第三软板部及硬板部连接电源管理芯片。负极充电端子位于耳柄部的底段。负极充电端子连接第二软板部，经第二软板部和硬板部连接电源管理芯片。

一种可选的实施例中，无线耳机的多个功能模组还包括光学传感模组。光学传感模组可以用做接近检测模组，用于检测无线耳机是否被安装到用户耳部。光学传感模组位于耳塞部，例如可以位于耳塞部远离耳柄部的位置处。光学传感模组可以通过侧部壳体的检测孔射出检测信号及接收反馈信号，以实现检测。光学传感模组连接第一软板部，经第一软板部和硬板部电连接至堆叠组件中的多个芯片。

一种可选的实施例中，无线耳机的多个功能模组还包括骨振动传感模组。骨振动传感模组用于实现声纹识别、语音识别接口、点两下启动无线耳机等功能。骨振动传感模组位于耳塞部，例如可以位于耳塞部朝向耳柄部的底段的位置处。主壳部可以设置对应的交互通孔，骨振动传感模组通过该交互通孔与用户进行交互。骨振动传感模组连接第一软板部，经第一软板部和硬板部连接至堆叠组件中的芯片。

一种可选的实施例中，无线耳机的多个功能模组还包括天线模组。天线模组包括天线支架、天线及馈电件。天线固定于天线支架，天线及天线支架位于耳柄部的顶段及连接段。馈电件位于耳柄部的连接段，馈电件固定于第二软板部、用于向天线馈电。示例性的，馈电件可以为弹片，馈电件焊接第二软板部。一些实施例中，多个芯片还包括射频芯片，射频芯片用于调制射频信号和解调射频信号。示例性的，射频信号工作于蓝牙频段。射频芯片电连接微控制单元芯片。天线经馈电件、第二软板部及硬板部电连接至射频芯片。其他一些实施例中，射频芯片还可以集成于微控制单元芯片中。

一种可选的实施例中，无线耳机的多个功能模组还包括第一麦克风模组，第一麦克风模组用于将声音信号转换成电信号。第一麦克风模组位于耳柄部的连接段。无线耳机外部的声音能够经第一进音孔进入无线耳机的内部，然后被第一麦克风模组接收。第一麦克风模组连接第二软板部，经第二软板部和硬板部连接至堆叠组件中的芯片。

一种可选的实施例中，无线耳机的多个功能模组还包括第二麦克风模组，第二麦克风模组用于将声音信号转换成电信号。第二麦克风模组位于耳柄部的底段。无线耳机外部的声音能够经第二进音孔进入无线耳机的内部，然后被第二麦克风模组接收。第二麦克风模组连接第二软板部，经第二软板部和硬板部连接至堆叠组件中的芯片。

一种可选的实施例中，软硬结合电路板包括层叠设置的至少一层柔性介质层和至少两层第一导电层，相邻的两层第一导电层之间设有一层柔性介质层，至少一层柔性介质层和至少两层第一导电层形成第一软板部、硬板部的中间层以及第二软板部。第一软板部、硬板部的中间层以及第二软板部为一体的、连续的结构。示例性的，柔性介质层可采用聚酰亚胺材料，以使第一软板部和第二软板部的耐弯折性能较佳。

软硬结合电路板还包括层叠设置的至少两层硬质介质层和至少两层第二导电层，至少两层硬质介质层中的部分硬质介质层位于硬板部的中间层的一侧、另一部分硬质介质层位于硬板部的中间层的另一侧，至少两层第二导电层中的部分第二导电层位于硬板部的中间层的一侧、另一部分第二导电层位于硬板部的中间层的另一侧，位于硬板部的中间层的同一侧的相邻两层第二导电层之间设有一层硬质介质层，邻近硬板部的中间层的第二导电层与硬板部的中间层之间设有一层硬质介质层。示例性的，硬质介质层可以采用聚丙烯材料，以使硬板部具有足够的结构强度。

第二方面，本申请实施例还提供一种无线耳机。无线耳机具有耳柄部和连接耳柄部的耳塞部，无线耳机包括主控模组，主控模组包括第一基板、第二基板、软硬结合电路板以及多个芯片，软硬结合电路板包括硬板部及连接硬板部的第一软板部和第二软板部。第一基板和第二基板位于耳塞部，第一基板与第二基板彼此间隔地堆叠设置，硬板部为中空结构，硬板部固定于第一基板与第二基板之间，第一软板部位于耳塞部且一端连接硬板部，第二软板部的一端连接硬板部、另一端延伸至耳柄部。多个芯片中的至少一个芯片固定于第一基板，多个芯片中的至少一个芯片固定于第二基板，至少一个芯片位于硬板部内侧，固定于第一基板及第二基板的芯片电连接硬板部。

在本实施例中，软硬结合电路板的硬板部作为第一基板与第二基板之间的架高结构，使第一基板与第二基板之间形成间距，第一基板的一侧或两侧、以及第二基板的一侧或两侧上均可以排布器件，因此主控模组集成有堆叠设置的至少两层器件，从而具有较大的器件排布密度，主控模组及无线耳机的器件集成度高。

一种可选的实施例中，主控模组还包括第一封装层、第二封装层、第三封装层以及第四封装层。第一封装层位于第一基板朝向第二基板的一侧，第一封装层位于硬板部的内侧。第一封装层封装有至少一个芯片，还可以封装有至少一个芯片匹配器件。第二封装层位于第一基板远离第二基板的一侧，第二封装层封装有至少一个芯片，还可以封装有至少一个芯片匹配器件。第一基板远离第二基板的一侧上还可以固定有至少一个第一器件，第一器件为不宜塑封的器件，第一器件位于第二封装层的外侧。

第三封装层位于第二基板朝向第一基板的一侧，第三封装层位于硬板部的内侧。第三封装层封装有至少一个芯片，还可以封装有至少一个芯片匹配器件。第四封装层位于第二基板远离第一基板的一侧，第四封装层封装有至少一个芯片，还可以封装有至少一个芯片匹配器件。第二基板远离第一基板的一侧上还可以固定有至少一个第二器件，第二器件为不宜塑封的器件，第二器件位于第四封装层的外侧。

一种可选的实施例中，主控模组还包括第三基板和多个第一架高柱。第三基板位于第一基板远离第二基板的一侧，第三基板与第一基板彼此间隔地堆叠设置，多个第一架高柱固定于第三基板与第一基板之间。第一基板的两侧、第二基板的两侧及第三基板的两侧均分布有至少一个芯片和至少一个芯片匹配器件。固定于第三基板的器件经多个第一架高柱及第一基板电连接硬板部。

主控模组还包括第一封装层、第二封装层、第三封装层、第四封装层以及第五封装层。第一封装层位于第一基板朝向第二基板的一侧，第一封装层位于硬板部的内侧，第一封装层封装有至少两个器件。第二封装层位于第一基板与第三基板之间，第二封装层封装多个第一架高柱以及位于第一基板与第三基板之间的器件。第三封装层位于第三基板远离第一基板的一侧，第三封装层封装有至少两个器件。第三基板远离第一基板的一侧还可以固定有至少一个第一器件，第一器件为不宜塑封的器件，第一器件位于第三封装层的外侧。

第四封装层位于第二基板朝向第一基板的一侧，第四封装层位于硬板部的内侧。第三封装层封装有至少两个器件。第五封装层位于第二基板远离第一基板的一侧，第五封装层封装有至少两个器件。第二基板远离第一基板的一侧上还可以固定有至少一个第二器件，第二器件为不宜塑封的器件，第二器件位于第五封装层的外侧。

在本实施例中，主控模组包括堆叠设置的三层电路板(第一基板、第二基板及第三基板)，各电路板的两侧均能够排布器件，从而集成有六层器件，器件排布密度大，主控模组及无线耳机的器件集成度高。

一种可选的实施例中，耳塞部设有听筒模组，第一软板部连接听筒模组。耳柄部设有电池，第二软板部连接电池。多个芯片包括微控制单元芯片、电源管理芯片以及音频芯片，电源管理芯片及音频芯片均电连接微控制单元芯片。微控制单元芯片为无线耳机及主控模组的处理和控制中心。

听筒模组经第一软板部及硬板部电连接音频芯片。音频芯片用于将音频数据编码形成电信号。听筒模组用于将电信号转换成声音信号。电池经第二软板部及硬板部电连接电源管理芯片。电池用于为无线耳机供电。电源管理芯片用于管理电池的电量输入及电量输出。

第三方面，本申请实施例还提供一种主控模组。主控模组可以应用于电子设备。主控模组包括软硬结合电路板、第一基板、第一支撑件以及多个芯片。软硬结合电路板包括硬板部及连接硬板部的第一软板部和第二软板部。第一基板与硬板部彼此间隔地堆叠设置。示例性的，第一基板在硬板部的投影落入硬板部的范围内。第一支撑件位于第一基板与硬板部之间、分别与第一基板和硬板部抵持。多个芯片中的至少一个芯片固定于硬板部，多个芯片中的至少一个芯片固定于第一基板，固定于第一基板的芯片经第一支撑件电连接硬板部。主控模组的固定于硬板部及硬板部上方、硬板部下方的部件形成堆叠组件。也即，主控模组包括软硬结合电路板和堆叠组件，堆叠组件固定于硬板部，堆叠组件包括第一基板、第一支撑件及多个芯片。

在本实施例中，主控模组包括堆叠设置的第一基板和硬板部，且至少一个芯片固定于第一基板、至少一个芯片固定于硬板部，因此主控模组的堆叠组件能够形成多层器件堆叠结构，主控模组的器件排布密度大、集成度高。

在本实施例中，由于固定于第一基板的芯片能够经第一支撑件电连接至硬板部，因此无需在第一基板与硬板部之间设置用于传输信号的柔性电路板，第一基板的芯片与硬板部之间的信号传输路径由第一支撑件实现，信号传输路径短，使得信号传输质量更佳。此外，本实施例的主控模组不再设置连接于第一基板与硬板部之间的柔性电路板，也能够避免因柔性电路板发生弯折、且弯折角度较大，而在弯折区造成断裂开路，导致产品失效或良率很低的问题。

一种可选的实施例中，主控模组还包括多个芯片匹配器件。多个芯片匹配器件中的至少一个芯片匹配器件固定于第一基板、至少一个芯片匹配器件固定于硬板部。固定于第一基板的芯片匹配器件经第一支撑件电连接硬板部。多个芯片匹配器件的排布位置可以随其对应的芯片进行排布。

一种可选的实施例中，第一支撑件包括多个第一架高柱，多个第一架高柱位于硬板部与第一基板之间且固定于硬板部。主控模组还包括第一封装层，第一封装层位于硬板部与第一基板之间，第一封装层将多个第一架高柱及至少一个芯片封装于硬板部。此时，多个第一架高柱远离硬板部的一端端面相对第一封装层露出，第一基板可连接于第一架高柱的该端面。其中，第一封装层还将多个芯片匹配器件封装于硬板部。第一封装层能够保护其封装的器件，以使主控模组的可靠性较高、使用寿命较长。

在本实施例中，第一封装层直接将多个器件封装于硬板部，使得多个器件能够直接通过硬板部及第一软板部或第二软板部与外部的功能模组相连接，相较于传统封装层中器件需要先封装于一个承载基板，将承载基板焊接于电路板后才能与外部模组连接的方式，本实施例的连接方式更为直接、结构更为简单。

一种可选的实施例中，硬板部包括朝向第一基板的第一表面。第一表面包括第一封装区域及第一非封装区域，第一封装层位于第一封装区域，第一非封装区域位于第一封装区域周边。换言之，第一封装区域与硬板部的边缘之间具有一定间距。在本实施例中，第一非封装区域能够在第一封装层的成型工序中为模具提供支撑空间，避免因模具抵持第一软板部或第二软板部而导致软硬结合电路板产生破损，从而保证主控模组的生产良率。

一种可选的实施例中，主控模组还包括至少一个第一器件，至少一个第一器件固定于第一非封装区域。示例性的，第一器件为不宜进行塑封的器件。在本实施例中，硬板部的第一非封装区域既在第一封装层的成型过程中为模具提供抵持空间，还用于排布不宜封装的第一器件，因此主控模组复用了第一非封装区域的空间，提高了空间利用率。

一种可选的实施例中，第一基板焊接多个第一架高柱。主控模组还包括第二封装层，第二封装层位于第一基板远离硬板部的一侧，第二封装层将至少一个芯片封装于第一基板。其中，第二封装层还可以将至少一个芯片匹配器件封装于第一基板。第二封装层能够保护其封装的器件，以使主控模组的可靠性较高、使用寿命较长。

一种可选的实施例中，第一支撑件还包括多个第二架高柱，多个第二架高柱固定于第一基板朝向硬板部的一侧，多个第二架高柱与多个第一架高柱一一对应地焊接。主控模组还包括第二封装层及第三封装层，第二封装层位于第一基板远离硬板部的一侧，第二封装层将至少一个芯片封装于第一基板，第三封装层位于第一基板朝向硬板部的一侧，第三封装层将多个第二架高柱及至少一个芯片封装于第一基板。

在本实施例中，由于第一支撑件包括堆叠设置的第一架高柱和第二架高柱，第一支撑件具有足够的高度，因此第一基板与硬板部之间的间距较大，第一基板与硬板部之间能够排布两层器件，使得主控模组在垂直于硬板部方向上集成有三层器件，主控模组的器件排布密度更大，集成度更高。此外，主控模组的多个芯片于三层器件的排布方案也更为灵活和多样。

一种可选的实施例中，主控模组还包括至少一个第二器件，至少一个第二器件固定于第一基板远离硬板部的一侧，且位于第二封装层的外侧。第二器件为不宜进行塑封的器件，包括但不限于带有空腔的声表面波滤波器、带有空腔的晶振、压力敏感的器件等。

在本实施例中，主控模组中的不宜塑封的器件可以依据功能选择及芯片的排布位置，灵活排布于硬板部和/或第一基板，提高了主控模组的器件排布的灵活性和多样化。

一种可选的实施例中，主控模组还包括第二基板、第二封装层、第三封装层以及多个第三架高柱。第一基板焊接多个第一架高柱，固定于第一基板的芯片位于第一基板远离硬板部的一侧，第二基板位于第一基板远离硬板部的一侧，第二基板与第一基板彼此间隔地堆叠设置，多个第三架高柱位于第二基板与第一基板之间、分别与第二基板和第一基板抵持。第二封装层位于第二基板与第一基板之间，多个第三架高柱和固定于第一基板的芯片封装于第二封装层中。多个芯片中的至少一个芯片封装于第二封装层中、并固定于第二基板。第三封装层位于第二基板远离第一基板的一侧，多个芯片中的至少一个芯片封装于第三封装层中、并固定于第二基板。固定于第二基板的芯片经多个第三架高柱、第一基板及多个第一架高柱电连接硬板部。

在本实施例中，主控模组在硬板部朝向第一基板的一侧、第一基板远离硬板部的一侧、第二基板朝向第一基板的一侧以及第二基板远离第一基板的一侧均排布器件，从而在垂直于硬板部的方向上堆叠有四层器件，提高了器件排布密度和集成度。

一种可选的实施例中，第一封装层接触第一基板。主控模组还包括第二封装层，第二封装层固定于第一基板远离硬板部的一侧。固定于第一基板的芯片部分封装于第一封装层、部分封装于第二封装层。

在本实施例中，主控模组在硬板部朝向第一基板的一侧、第一基板朝向硬板部的一侧以及第一基板远离硬板部的一侧均排布器件，从而在垂直于硬板部的方向上堆叠有三层器件，因此主控模组的器件排布密度较大、集成度较高。

一种可选的实施例中，主控模组还包括第四封装层，第四封装层固定于硬板部远离第一基板的一侧，固定于硬板部的芯片中的至少一个芯片封装于第四封装层中。

在本实施例中，主控模组在硬板部远离第一基板的一侧、硬板部朝向第一基板的一侧以及第一基板远离硬板部的一侧均排布器件，从而在垂直于硬板部的方向上堆叠有三层器件，因此主控模组的器件排布密度较大、集成度较高。

一种可选的实施例中，第一支撑件包括堆叠设置的多个第一架高柱和多个第二架高柱，多个第一架高柱固定于硬板部，多个第二架高柱固定于第一基板，多个第二架高柱与多个第一架高柱一一对应地焊接。主控模组还包括第一封装层、第二封装层、第三封装层以及第四封装层。第一封装层位于硬板部与第一基板之间，第一封装层将多个第一架高柱及至少一个芯片封装于硬板部。第二封装层位于第一基板朝向硬板部的一侧，第二封装层将多个第二架高柱及至少一个芯片封装于第一基板。第三封装层位于第一基板远离硬板部的一侧，第三封装层将至少一个芯片封装于第一基板。第四封装层位于硬板部远离第一基板的一侧，第四封装层将至少一个芯片封装于硬板部。

在本实施例中，主控模组在硬板部的两侧以及第一基板的两侧均排布器件，从而在垂直于硬板部的方向上堆叠有四层器件，因此主控模组的器件排布密度较大、集成度较高。

一种可选的实施例中，主控模组还包括第三基板和第二支撑件。第三基板位于硬板部远离第一基板的一侧，且与硬板部彼此间隔地堆叠设置，第二支撑件位于第三基板与硬板部之间、分别与第三基板和硬板部抵持，多个芯片中的至少一个芯片固定于第三基板，固定于第三基板的芯片经第二支撑件电连接硬板部。在本实施例中，硬板部的两侧均可以堆叠一层或多层器件，进一步提高了主控模组的器件集成度。

一种可选的实施例中，第一支撑件包括堆叠设置的多个第一架高柱和多个第二架高柱，多个第一架高柱固定于硬板部，多个第二架高柱固定于第一基板，多个第二架高柱与多个第一架高柱一一对应地焊接。第二支撑件包括多个第四架高柱，多个第四架高柱固定于硬板部。第三基板焊接多个第四架高柱，固定于第三基板的芯片位于第三基板远离硬板部的一侧。

主控模组还包括第一封装层、第二封装层、第三封装层、第四封装层以及第五封装层。第一封装层位于硬板部与第一基板之间，第一封装层将多个第一架高柱及至少一个芯片封装于硬板部。第二封装层位于第一基板朝向硬板部的一侧，第二封装层将多个第二架高柱及至少一个芯片封装于第一基板。第三封装层位于第一基板远离硬板部的一侧，第三封装层将至少一个芯片封装于第一基板。第四封装层位于硬板部远离第一基板的一侧，第四封装层将多个第四架高柱及至少一个芯片封装于硬板部。第五封装层位于第三基板远离硬板部的一侧，第五封装层将至少一个芯片封装于第三基板。

在本实施例中，主控模组在硬板部的两侧、第一基板的两侧以及第三基板远离硬板部的一侧均排布器件，从而在垂直于硬板部的方向上堆叠有五层器件，因此主控模组的器件排布密度较大、集成度较高。

一种可选的实施例中，第一支撑件包括堆叠设置的多个第一架高柱和多个第二架高柱，多个第一架高柱固定于硬板部，多个第二架高柱固定于第一基板，多个第二架高柱与多个第一架高柱一一对应地焊接。第二支撑件包括堆叠设置的多个第四架高柱和多个第五架高柱，多个第四架高柱固定于硬板部，多个第五架高柱固定于第三基板，多个第五架高柱与多个第四架高柱一一对应地焊接。

主控模组还包括第一封装层、第二封装层、第三封装层、第四封装层、第五封装层以及第六封装层。第一封装层位于硬板部与第一基板之间，第一封装层将多个第一架高柱及至少一个芯片封装于硬板部。第二封装层位于第一基板朝向硬板部的一侧，第二封装层将多个第二架高柱及至少一个芯片封装于第一基板。第三封装层位于第一基板远离硬板部的一侧，第三封装层将至少一个芯片封装于第一基板。第四封装层位于硬板部远离第一基板的一侧，第四封装层将多个第四架高柱及至少一个芯片封装于硬板部。第五封装层位于第三基板朝向硬板部的一侧，第五封装层将多个第五架高柱及至少一个芯片封装于第三基板。第六封装层位于第三基板远离硬板部的一侧，第六封装层将至少一个芯片封装于第三基板。

在本实施例中，主控模组在硬板部的两侧、第一基板的两侧以及第三基板的两侧均排布器件，从而在垂直于硬板部的方向上堆叠有六层器件，因此主控模组的器件排布密度较大、集成度较高。

一种可选的实施例中，第一支撑件包括堆叠设置的多个第一架高柱和多个第二架高柱，多个第一架高柱固定于硬板部，多个第二架高柱固定于第一基板，多个第二架高柱与多个第一架高柱一一对应地焊接。第二支撑件包括堆叠设置的多个第四架高柱，多个第四架高柱固定于硬板部。第三基板焊接多个第四架高柱。

主控模组还包括第四基板以及多个第六架高柱。第四基板位于第三基板远离硬板部的一侧，且与第三基板彼此间隔地堆叠设置，多个第六架高柱位于第四基板与第三基板之间、并支撑第四基板与第三基板。多个芯片中的至少一个芯片固定于第四基板。固定于第四基板的芯片经第六架高柱、第三基板及第二支撑件电连接硬板部。

主控模组还包括第一封装层、第二封装层、第三封装层、第四封装层、第五封装层以及第六封装层。第一封装层位于硬板部与第一基板之间，第一封装层将多个第一架高柱及至少一个芯片封装于硬板部。第二封装层位于第一基板朝向硬板部的一侧，第二封装层将多个第二架高柱及至少一个芯片封装于第一基板。第三封装层位于第一基板远离硬板部的一侧，第三封装层将至少一个芯片封装于第一基板。第四封装层位于硬板部远离第一基板的一侧，第四封装层将多个第四架高柱及至少一个芯片封装于硬板部。第五封装层位于第三基板与第四基板之间，第五封装层将多个第六架高柱及至少一个芯片封装于第三基板、且将至少一个芯片封装于第四基板。第六封装层位于第四基板远离第三基板的一侧，第六封装层将至少一个芯片封装于第四基板。

在本实施例中，主控模组在硬板部的两侧、第一基板的两侧、第三基板远离硬板部的一侧、第四基板的两侧均排布器件，从而在垂直于硬板部的方向上堆叠七层器件，因此主控模组的器件排布密度较大、集成度较高。

一种可选的实施例中，第一支撑件包括多个第一架高柱，第二支撑件包括多个第四架高柱。主控模组还包括第一封装层、第二封装层、第四封装层以及第五封装层。第一封装层位于硬板部与第一基板之间，第一封装层将多个第一架高柱及至少一个芯片封装于硬板部，且将至少一个芯片封装于第一基板。此时，第一封装层封装位于硬板部与第一基板之间的器件。第四封装层位于硬板部与第三基板之间，第四封装层将多个第四架高柱及至少一个芯片封装于硬板部，且将至少一个芯片封装于第三基板。第五封装层固定于第三基板远离硬板部的一侧，第五封装层将至少一个芯片封装于第三基板。

在本实施例中，主控模组在硬板部的两侧、第一基板的两侧以及第三基板的两侧均排布器件，从而在垂直于硬板部的方向上堆叠六层器件，因此主控模组的器件排布密度较大、集成度较高。

一种可选的实施例中，第一支撑件为第一架高板，第一架高板为中空结构，至少一个芯片位于第一架高板内侧。其中，第一架高板为电路板结构，第一架高板可以通过组装方式固定于硬板部，也可以与硬板部一体成型。

在本实施例中，主控模组通过第一架高板在第一基板与硬板部之间支撑出器件排布空间，使得主控模组能够集成至少两层器件，从而提高器件排布密度，主控模组的器件集成度较高。

一些实施例中，固定于硬板部的器件均位于硬板部朝向第一基板的一侧，且部分器件位于第一架高板内侧，部分器件位于第一架高板外侧。另一些实施例中，固定于硬板部的器件部分位于硬板部朝向第一基板的一侧、部分位于硬板部远离第一基板的一侧。

其中，主控模组还包括多个芯片匹配器件，多个芯片匹配器件中的至少一个芯片匹配器件固定于硬板部、至少一个芯片匹配器件固定于第一基板。

一种可选的实施例中，多个芯片中的至少一个芯片固定于硬板部远离第一基板的一侧、至少一个芯片固定于硬板部朝向第一基板的一侧、至少一个芯片固定于第一基板朝向硬板部的一侧、至少一个芯片固定于第一基板远离硬板部的一侧。也即，硬板部的两侧均排布器件，第一基板的两侧均排布器件，因此主控模组集成有四层器件，器件排布密度高，主控模组的器件集成度高。

其中，主控模组还包括第一封装层，第一封装层位于第一基板远离硬板部的一侧，且封装有至少一个芯片。第一封装层还可以封装有至少一个芯片匹配器件。第一封装层可以对固定于第一基板远离硬板部的一侧的器件进行全尺寸封装或者局部封装。

一种可选的实施例中，主控模组还包括第二基板和多个第三架高柱。第二基板位于第一基板远离硬板部的一侧，且与第一基板彼此堆叠地间隔设置。多个第三架高柱位于第二基板与第一基板之间、分别与第二基板和第一基板抵持。多个芯片中的至少一个芯片固定于第二基板。固定于第二基板的芯片通过多个第三架高柱、第一基板以及第一支撑件电连接硬板部。

主控模组还包括第一封装层和第二封装层。第一封装层位于第一基板与第二基板之间，用于封装第一基板与第二基板之间的器件。第二封装层位于第二基板远离第一基板的一侧，第二封装层可以对固定于第二基板远离第一基板的一侧的器件进行局部封装或全尺寸封装。

在本实施例中，硬板部的两侧、第一基板的两侧及第二基板的两侧均排布有器件，主控模组集成有六层器件，器件排布密度大，主控模组的器件集成度高。在其他实施例中，硬板部、第一基板或第二基板中的一者或两者以上也可以单侧排布器件。

一种可选的实施例中，主控模组还包括第二基板和第二架高板。第二基板位于硬板部远离第一基板的一侧，且与硬板部彼此间隔地堆叠设置。第二架高板位于第二基板与硬板部之间、分别与第二基板和硬板部抵持。多个芯片中的至少一个芯片固定于第二基板。固定于第二基板的芯片经第二架高板电连接硬板部。第二架高板为中空结构，至少一个芯片位于第二架高板内侧。

在本实施例中，主控模组通过第一架高板将第一基板固定于硬板部的一侧，通过第二架高板将第二基板固定于硬板部的另一侧，从而形成三层电路板的堆叠结构，器件可以灵活排布于这三层电路板的单侧或双侧，形成至少三层器件的堆叠结构，因此主控模组的器件排布密度大、集成度高。

一种可选的实施例中，软硬结合电路板包括层叠设置的至少一层柔性介质层和至少两层第一导电层，相邻的两层第一导电层之间设有一层柔性介质层，至少一层柔性介质层和至少两层第一导电层形成第一软板部、硬板部的中间层以及第二软板部。第一软板部、硬板部的中间层以及第二软板部为一体的、连续的结构。示例性的，柔性介质层可采用聚酰亚胺材料，以使第一软板部和第二软板部的耐弯折性能较佳。

软硬结合电路板还包括层叠设置的至少两层硬质介质层和至少两层第二导电层，至少两层硬质介质层中的部分硬质介质层位于硬板部的中间层的一侧、另一部分硬质介质层位于硬板部的中间层的另一侧，至少两层第二导电层中的部分第二导电层位于硬板部的中间层的一侧、另一部分第二导电层位于硬板部的中间层的另一侧，位于硬板部的中间层的同一侧的相邻两层第二导电层之间设有一层硬质介质层，邻近硬板部的中间层的第二导电层与硬板部的中间层之间设有一层硬质介质层。示例性的，硬质介质层可以采用聚丙烯材料，以使硬板部具有足够的结构强度。

第四方面，本申请实施例还提供一种主控模组。主控模组包括第一基板、第二基板、软硬结合电路板以及多个芯片，软硬结合电路板包括硬板部及连接硬板部的第一软板部和第二软板部。第一基板和第二基板位于耳塞部，第一基板与第二基板彼此间隔地堆叠设置，硬板部为中空结构，硬板部固定于第一基板与第二基板之间，第一软板部位于耳塞部且一端连接硬板部，第二软板部的一端连接硬板部、另一端延伸至耳柄部。多个芯片中的至少一个芯片固定于第一基板，多个芯片中的至少一个芯片固定于第二基板，至少一个芯片位于硬板部内侧，固定于第一基板及第二基板的芯片电连接硬板部。

在本实施例中，软硬结合电路板的硬板部作为第一基板与第二基板之间的架高结构，使第一基板与第二基板之间形成间距，第一基板的一侧或两侧、以及第二基板的一侧或两侧上均可以排布器件，因此主控模组集成有堆叠设置的至少两层器件，从而具有较大的器件排布密度，主控模组的器件集成度高。

一种可选的实施例中，主控模组还包括第一封装层、第二封装层、第三封装层以及第四封装层。第一封装层位于第一基板朝向第二基板的一侧，第一封装层位于硬板部的内侧。第一封装层封装有至少一个芯片，还可以封装有至少一个芯片匹配器件。第二封装层位于第一基板远离第二基板的一侧，第二封装层封装有至少一个芯片，还可以封装有至少一个芯片匹配器件。第一基板远离第二基板的一侧上还可以固定有至少一个第一器件，第一器件为不宜塑封的器件，第一器件位于第二封装层的外侧。

第三封装层位于第二基板朝向第一基板的一侧，第三封装层位于硬板部的内侧。第三封装层封装有至少一个芯片，还可以封装有至少一个芯片匹配器件。第四封装层位于第二基板远离第一基板的一侧，第四封装层封装有至少一个芯片，还可以封装有至少一个芯片匹配器件。第二基板远离第一基板的一侧上还可以固定有至少一个第二器件，第二器件为不宜塑封的器件，第二器件位于第四封装层的外侧。

一种可选的实施例中，主控模组还包括第三基板和多个第一架高柱。第三基板位于第一基板远离第二基板的一侧，第三基板与第一基板彼此间隔地堆叠设置，多个第一架高柱固定于第三基板与第一基板之间。第一基板的两侧、第二基板的两侧及第三基板的两侧均分布有至少一个芯片和至少一个芯片匹配器件。固定于第三基板的器件经多个第一架高柱及第一基板电连接硬板部。

主控模组还包括第一封装层、第二封装层、第三封装层、第四封装层以及第五封装层。第一封装层位于第一基板朝向第二基板的一侧，第一封装层位于硬板部的内侧，第一封装层封装有至少两个器件。第二封装层位于第一基板与第三基板之间，第二封装层封装多个第一架高柱以及位于第一基板与第三基板之间的器件。第三封装层位于第三基板远离第一基板的一侧，第三封装层封装有至少两个器件。第三基板远离第一基板的一侧还可以固定有至少一个第一器件，第一器件为不宜塑封的器件，第一器件位于第三封装层的外侧。

第四封装层位于第二基板朝向第一基板的一侧，第四封装层位于硬板部的内侧。第三封装层封装有至少两个器件。第五封装层位于第二基板远离第一基板的一侧，第五封装层封装有至少两个器件。第二基板远离第一基板的一侧上还可以固定有至少一个第二器件，第二器件为不宜塑封的器件，第二器件位于第五封装层的外侧。

在本实施例中，主控模组包括堆叠设置的三层电路板(第一基板、第二基板及第三基板)，各电路板的两侧均能够排布器件，从而集成有六层器件，器件排布密度大，主控模组的器件集成度高。

附图说明

图1是本申请实施例提供的一种无线耳机的结构示意图；

图2是图1所示耳机本体的结构示意图；

图3是图2所示耳机本体的部分分解示意图；

图4是图2所示耳机本体的内部结构示意图；

图5是图3所示主控模组在一些实施例中的展开的结构示意图；

图6是图3所示主控模组在另一些实施例中的展开的结构示意图；

图7是图3所示主控模组的软硬结合电路板的内部结构示意图；

图8是图2所示主控模组在第一实施例中的结构示意图；

图9是图8所示主控模组的部分结构的俯视图；

图10是图8所示主控模组在制作过程中的结构示意图一；

图11是图8所示主控模组在制作过程中的结构示意图二；

图12是图8所示主控模组在制作过程中的结构示意图三；

图13是图2所示主控模组在第二实施例中的结构示意图；

图14是图2所示主控模组在第三实施例中的结构示意图；

图15是图2所示主控模组在第四实施例中的结构示意图；

图16是图2所示主控模组在第五实施例中的结构示意图；

图17是图16所示主控模组在制作过程中的结构示意图一；

图18是图16所示主控模组在制作过程中的结构示意图二；

图19是图16所示主控模组在制作过程中的结构示意图三；

图20是图2所示主控模组在第六实施例中的结构示意图；

图21是图2所示主控模组在第七实施例中的结构示意图；

图22是图2所示主控模组在第八实施例中的结构示意图；

图23是图2所示主控模组在第九实施例中的结构示意图；

图24是图2所示主控模组在第十实施例中的结构示意图；

图25是图2所示主控模组在第十一实施例中的结构示意图；

图26是图2所示主控模组在第十二实施例中的结构示意图；

图27是图2所示主控模组在第十三实施例中的结构示意图；

图28是图2所示主控模组在第十四实施例中的结构示意图；

图29是图2所示主控模组在第十五实施例中的结构示意图；

图30是图2所示主控模组在第十六实施例中的结构示意图；

图31是图2所示主控模组在第十七实施例中的结构示意图；

图32是图2所示主控模组在第十八实施例中的结构示意图。

具体实施方式

下面结合本申请实施例中的附图对本申请以下各个实施例进行描述。

本申请实施例提供一种无线耳机，无线耳机可以无线连接(例如蓝牙连接)手机、笔记本电脑、平板、智能手表等电子设备，以与电子设备配合使用，用于处理电子设备的媒体、通话等音频业务，或者处理其他的一些数据业务。例如，该音频业务可以包括为用户播放音乐、录音、视频文件中的声音、游戏中的背景音乐、来电提示音等媒体业务；该音频业务还可以包括在电话、微信语音消息、音频通话、视频通话、游戏、语音助手等通话业务场景下，为用户播放对端的语音数据，或采集用户的语音数据发送给对端等。

请参阅图1，图1是本申请实施例提供的一种无线耳机1000的结构示意图。无线耳机1000可以为真无线立体声(truewirelessstereo，tws)耳机。无线耳机1000可以包括两个耳机本体100，两个耳机本体100能够分别作为左耳耳机以及右耳耳机，其中，左耳耳机能够配合用户的左耳使用，右耳耳机能够配合用户的右耳使用。其中，无线耳机1000可以为入耳式耳机或者半入耳式耳机。本实施例中，以无线耳机1000为半入耳式耳机为例进行说明。

可以理解的是，本申请的其它一些实施例中，无线耳机1000可以为其它类型的无线耳机，例如头戴式无线耳机或颈挂式无线耳机等。本申请的其它一些实施例中，无线耳机1000可以仅包括有一个耳机本体100。

一些实施例中，如图1所示，无线耳机1000还可以包括电池盒200。电池盒200包括盒体2001以及活动连接盒体2001的盒盖2002。示例性的，盒盖2002可以转动连接盒体2001，或者可拆卸地扣合连接盒体2001。电池盒200内形成收纳空间2003，耳机本体100可收容于收纳空间2003中。电池盒200内设有充电端子(图中未示出)，充电端子接触耳机本体100的充电端子(图中未示出)时，可以为耳机本体100进行充电。电池盒200的充电端子可以为弹簧针(pogopin)、弹片、导电块、导电贴片、导电片、插针、插头、接触垫、插孔或插座等，本申请实施例对电池盒200的充电端子的具体类型不做严格限定。

请参阅图2，图2是图1所示耳机本体100的结构示意图。耳机本体100具有耳柄部1001和连接耳柄部1001的耳塞部1002。耳塞部1002用于部分嵌入用户耳部。耳柄部1001用于接触用户耳部。用户佩戴耳机本体100时，耳塞部1002部分嵌入用户耳部，耳柄部1001位于用户耳部外侧并接触用户耳部。示例性的，耳柄部1001包括与耳塞部1002相接的连接段1003、及位于连接段1003两侧的顶段1004和底段1005。其他一些实施例中，耳柄部1001也可以不包括顶段1004，也即耳柄部1001包括连接段1003和底段1005。

请一并参阅图2和图3，图3是图2所示耳机本体100的部分分解示意图。耳机本体100包括外壳10。外壳10用于收容耳机本体100的其他部件，以固定并保护其他部件。外壳10包括主壳体101、底部壳体102以及侧部壳体103。主壳体101部分位于耳机本体100的耳柄部1001、部分位于耳机本体100的耳塞部1002。主壳体101于耳机本体100的耳柄部1001的底段1005处形成第一开口1011，于耳机本体100的耳塞部1002处形成第二开口1012。耳机本体100的其他部件可以自第一开口1011或第二开口1012装入主壳体101内部。底部壳体102位于耳机本体100的耳柄部1001的底段1005并固定连接主壳体101，底部壳体102安装于第一开口1011。侧部壳体103位于耳机本体100的耳塞部1002并固定连接主壳体101，侧部壳体103安装于第二开口1012。

一些实施例中，底部壳体102与主壳体101之间的连接为可拆卸连接(例如扣合连接、螺纹连接等)，以便于耳机本体100后续进行维修或维护。其他一些实施例中，底部壳体102与主壳体101之间的连接也可以为不可拆卸连接(例如胶接)，以降低底部壳体102意外脱落的风险，使得耳机本体100的可靠性更高。

一些实施例中，侧部壳体103与主壳体101之间的连接为可拆卸连接(例如扣合连接、螺纹连接等)，以便于耳机本体100后续进行维修或维护。其他一些实施例中，侧部壳体103与主壳体101之间的连接也可以为不可拆卸连接(例如胶接)，以降低侧部壳体103意外脱落的风险，使得耳机本体100的可靠性更高。

其中，侧部壳体103设有至少一个出音孔1031，使得外壳10内部的声音能够经出音孔1031传输至外壳10外部。本申请中，“至少一个”包括“一个”和“两个以上”。一些实施例中，侧部壳体103还可以设有至少一个检测孔1032，位于外壳10内部的某些检测模组的检测信号可以经检测孔1032传输至外壳10外部，也可以经检测孔1032接收外壳10外部的反馈信号。一些实施例中，主壳体101位于耳柄部1001的连接段1003的部分设有至少一个第一进音孔1013，使得外壳10外部的声音能够经第一进音孔1013传输至外壳10内部。一些实施例中，底部壳体102设有至少一个第二进音孔1021，使得外壳10外部的声音能够经第二进音孔1021传输至外壳10内部。本申请实施例不对出音孔1031、检测孔1032、第一进音孔1013、第二进音孔1021的形状、位置、数量等作严格限定。

请一并参阅图3和图4，图4是图2所示耳机本体100的内部结构示意图。

耳机本体100包括主控模组20。主控模组20收容于外壳10内部。主控模组20包括软硬结合电路板1和堆叠组件2。软硬结合电路板1包括硬板部11及连接硬板部11的第一软板部12和第二软板部13，硬板部11位于耳塞部1002，第一软板部12位于耳塞部1002且一端连接硬板部11，第二软板部13的一端连接硬板部11、另一端延伸至耳柄部1001。堆叠组件2固定于硬板部11。硬板部11的垂直方向可以为耳塞部1002的内侧空间中尺寸较大的方向。堆叠组件2在垂直于硬板部11的方向上堆叠有多层器件(图中未示出)，以提高器件排布密度。示例性的，堆叠组件2包括多个芯片(图中未示出)及多个芯片匹配器件(图中未示出)。其中，芯片匹配器件包括电容、电阻或电感中的一者或两者以上。堆叠组件2还可以包括基板、架高柱、架高板、封装层中的一者或两者以上。本申请中，“多个”为“两个以上”，“以上”包括本数及大于本数的数值。

耳机本体100还包括多个功能模组。多个功能模组中的至少一个功能模组位于耳塞部1002，多个功能模组中的至少一个功能模组位于耳柄部1001。堆叠组件2中的部分器件通过硬板部11及第一软板部12电连接至位于耳塞部1002的功能模组，堆叠组件2中的部分器件通过硬板部11及第二软板部13电连接至位于耳柄部1001的功能模组。

本实施例中，由于主控模组20的堆叠组件2中的器件可以通过软硬结合电路板1电连接至耳机本体100的多个功能模组，堆叠组件2能够堆叠多层器件，因此耳机本体100的芯片及芯片匹配器件可以全部集成或大部分集成于堆叠组件2中，以将耳机本体100的控制系统完整地整合于堆叠组件2中，从而将传统的无线耳机1000中负责承载控制系统器件的多块副电路板省去，提高了主控模组20和耳机本体100的器件集成度。

此外，在垂直于硬板部11的方向上堆叠有多层器件的堆叠组件2的厚度尺寸较大。由于堆叠组件2固定于硬板部11，硬板部11位于耳塞部1002，因此堆叠组件2位于耳塞部1002，堆叠组件2的安装难度较小，且堆叠组件2能够充分利用耳塞部1002的内腔空间，从而提高耳机本体100的空间利用率。一些实施例中，硬板部11及堆叠组件2的外轮廓形状可以与耳塞部1002内腔空间的形状相适配，例如采用圆形或近似圆形的外轮廓，从而进一步提高耳机本体100的空间利用率。

一些实施例中，如图3和图4所示，耳机本体100的功能模组包括听筒模组30及电池40。堆叠组件2的多个芯片(图中未示出)包括微控制单元(microcontrollerunit，mcu)芯片、电源管理芯片以及音频芯片，电源管理芯片及音频芯片均电连接微控制单元芯片。微控制单元芯片为耳机本体100及主控模组20的处理和控制中心。

听筒模组30设于耳塞部1002，第一软板部12连接听筒模组30。听筒模组30经第一软板部12及硬板部11电连接堆叠组件2中的音频芯片。音频芯片用于将音频数据编码形成电信号。听筒模组30用于将电信号转换成声音信号。其中，声音信号可以通过侧部壳体103的出音孔1031传输至耳机本体100的外侧。

电池40设于耳柄部1001，第二软板部13连接电池40。电池40经第二软板部13及硬板部11电连接堆叠组件2中的电源管理芯片。电池40用于为耳机本体100供电。电源管理芯片用于管理电池40的电量输入及电量输出。

其中，微控制单元芯片也称为单片机微型计算机或者单片机。示例性的，微控制单元芯片是把中央处理器(centralprocessunit，cpu)的频率与规格做适当缩减，并集成内存(memory)、计数器(timer)、通用串行总线(universalserialbus，usb)、模数转换器(analogtodigitalconverter)、通用异步收发传输器(universalasynchronousreceiver/transmitter，uart)、可编程逻辑控制器(programmablelogiccontroller，plc)、直接内存存取(directmemoryaccess，dma)等单元，形成芯片级的计算机。其他一些实施例中，微控制单元芯片也可以包括更少或更多的单元。

其中，电源管理芯片可以包括充电电路、压降调节电路、保护电路、电量测量电路等。充电电路可以接收外部的充电输入。压降调节电路可以将充电电路输入的电信号变压后输出给电池40、以完成对电池40充电，还可以将电池40输入的电信号变压后输出至主控模组20以及其它的功能模组，以为主控模组20内的器件以及耳机本体100的功能模组供电。保护电路可以用于防止电池40过充、过放、短路或过流等。另外，电源管理单元还可以用于监测电池40的电池容量、电池循环次数，电池健康状态(漏电，阻抗)等参数。其他一些实施例中，电源管理芯片也可以包括更少或更多的电路。

一些实施例中，如图3和图4所示，耳机本体100的多个功能模组还包括正极充电端子401和负极充电端子402。正极充电端子401位于耳塞部1002。示例性的，主壳体101位于耳塞部1002且朝向耳柄部1001的底段1005的位置处设有通孔(图中未示出)，正极充电端子401通过该通孔暴露在耳柄部1001的外侧。主控模组20的软硬结合电路板1还包括连接硬板部11的第三软板部14，第三软板部14位于耳塞部1002。正极充电端子401连接第三软板部14，经第三软板部14及硬板部11连接堆叠组件2中的电源管理芯片。负极充电端子402位于耳柄部1001的底段1005。示例性的，底部壳体102采用导电材料，负极充电端子402接触底部壳体102。其他一些实施例中，底部壳体102也可以采用非导电材料，并设有连通孔，负极充电端子402固定于底部壳体102并通过该连通孔暴露在耳柄本体外侧。负极充电端子402连接第二软板部13，经第二软板部13和硬板部11连接堆叠组件2中的电源管理芯片。耳机本体100收纳于电池盒200(参阅图1)时，正极充电端子401和负极充电端子402分别与电池盒200中的两个充电端子连接，电池盒200对耳机本体100进行充电。其他一些实施例中，正极充电端子401也可以位于耳柄部1001的底段1005，此时，正极充电端子401连接第二软板部13，通过第二软板部13及硬板部11电连接至堆叠组件2中的电源管理芯片。

其中，正极充电端子401可以为弹簧针(pogopin)、弹片、导电块、导电贴片、导电片、插针、插头、接触垫、插孔或插座等，本申请实施例对正极充电端子401的具体类型不做严格限定。负极充电端子402可以为弹簧针(pogopin)、弹片、导电块、导电贴片、导电片、插针、插头、接触垫、插孔或插座等，本申请实施例对负极充电端子402的具体类型不做严格限定。负极充电端子402的类型可以与正极充电端子401的类型相同或相似。正极充电端子401及负极充电端子402的类型与充电盒的充电端子的类型相适配。

一些实施例中，如图3和图4所示，耳机本体100的多个功能模组还包括光学传感模组50。光学传感模组50(opticalsensor)可以用做接近检测模组，用于检测耳机本体100是否被安装到用户耳部。光学传感模组50位于耳塞部1002，例如可以位于耳塞部1002远离耳柄部1001的位置处、靠近侧部壳体103放置。光学传感模组50可以通过侧部壳体103的检测孔1032(参阅图2)射出检测信号及接收反馈信号，以实现检测。光学传感模组50连接第一软板部12，经第一软板部12和硬板部11电连接至堆叠组件2中的多个芯片。

一些实施例中，如图3和图4所示，耳机本体100的多个功能模组还包括骨振动传感模组(bonevibrationsensor)60。骨振动传感模组60用于实现声纹识别、语音识别接口(speechinterpretation&recognitioninterface，siri)、点两下启动耳机本体100等功能。骨振动传感模组60位于耳塞部1002，例如可以位于耳塞部1002朝向耳柄部1001的底段1005的位置处。主壳体101可以设置对应的交互通孔1015，骨振动传感模组60通过该交互通孔1015与用户进行交互。骨振动传感模组60连接第一软板部12，经第一软板部12和硬板部11连接至堆叠组件2中的芯片。

一些实施例中，如图3和图4所示，耳机本体100的多个功能模组还包括天线模组70。天线模组70包括天线支架701、天线702及馈电件703。天线702固定于天线支架701，天线702及天线支架701位于耳柄部1001的顶段1004及连接段1003。馈电件703位于耳柄部1001的连接段1003，馈电件703固定于第二软板部13、用于向天线702馈电。示例性的，馈电件703可以为弹片，馈电件703焊接第二软板部13。一些实施例中，堆叠组件2的多个芯片还包括射频芯片，射频芯片用于调制射频信号和解调射频信号。示例性的，射频信号工作于蓝牙频段。射频芯片电连接微控制单元芯片。天线702经馈电件703、第二软板部13及硬板部11电连接至射频芯片。其他一些实施例中，射频芯片还可以集成于微控制单元芯片中。

可以理解的是，在其他一些实施例中，当耳柄部1001不包括顶段1004时，天线模组70可以设于耳塞部1002、或耳柄部1001的连接段1003或底段1005。

一些实施例中，如图3和图4所示，耳机本体100的多个功能模组还包括第一麦克风模组80，第一麦克风模组80用于将声音信号转换成电信号。第一麦克风模组80位于耳柄部1001的连接段1003。耳机本体100外部的声音能够经第一进音孔1013进入耳机本体100的内部，然后被第一麦克风模组80接收。第一麦克风模组80连接第二软板部13，经第二软板部13和硬板部11连接至堆叠组件2中的芯片。

一些实施例中，如图3和图4所示，耳机本体100的多个功能模组还包括第二麦克风模组90，第二麦克风模组90用于将声音信号转换成电信号。第二麦克风模组90位于耳柄部1001的底段1005。耳机本体100外部的声音能够经第二进音孔1021进入耳机本体100的内部，然后被第二麦克风模组90接收。第二麦克风模组90连接第二软板部13，经第二软板部13和硬板部11连接至堆叠组件2中的芯片。示例性的，第一麦克风模组80可以用作耳机本体100的主麦克风，第二麦克风模组90可以用作耳机本体100的副麦克风。

可以理解的是，上述描述是示例性地对耳机本体100内的主要功能模组、壳体结构及芯片进行描述，在一些实施例中，耳机本体100也可以包括更多或更少的功能模组，可以有其他壳体结构，可以包括更多或更少的芯片。

在本申请实施例中，主控模组20的软硬结合电路板1的软板部的数量为多个，例如前文提及的第一软板部12、第二软板部13及第三软板部14，多个软板部均连接硬板部11。软板部的数量设置及位置设置可以依据耳机本体100的多个功能模组的位置进行设置，本申请对此不做严格限定。

在一些示例性的实施例中，请参阅图5，图5是图3所示主控模组20在一些实施例中的展开的结构示意图。本实施例中，软硬结合电路板1的多个软板部与耳机本体100的多个功能模组的连接关系与前文描述相对应。具体的，第一软板部12在远离硬板部11的方向上依次排布有第一连接区121、第二连接区122以及第三连接区123，第一连接区121用于连接骨振动传感模组60，第二连接区122用于连接听筒模组30，第三连接区123用于连接光学传感模组50。第二软板部13在远离硬板部11的方向上依次排布有第四连接区131、第五连接区132、第六连接区133以及第七连接区134，第四连接区131用于连接天线模组70，第五连接区132用于连接第一麦克风模组80，第六连接区133用于连接第二麦克风模组90，第七连接区134用于连接负极充电端子402。第三软板部14设有第八连接区141，用于连接正极充电端子401。

在另一些的实施例中，请参阅图6，图6是图3所示主控模组20在另一些实施例中的展开的结构示意图。本实施例与前述实施例不同的是，软硬结合电路板1的软板部与耳机本体100的多个功能模组的连接关系发生变化。具体的，第一软板部12设置第一固定区124，用于连接听筒模组30。第二软板部13在远离硬板部11的方向上依次排布有第二固定区135、第三固定区136、第四固定区137及第五固定区138，还在硬板部11与第二固定区135之间通过分支方式设置有第六固定区139和第七固定区1310，第二固定区135用于连接天线模组70，第三固定区136用于连接第一麦克风模组80，第四固定区137用于连接负极充电端子402，第五固定区138用于连接第二麦克风模组90，第六固定区139用于连接骨振动传感模组60，第七固定区1310用于连接正极充电端子401。

请参阅图7，图7是图3所示主控模组20的软硬结合电路板1的内部结构示意图。

一些实施例中，软硬结合电路板1包括层叠设置的至少一层柔性介质层1a和至少两层第一导电层1b，相邻的两层第一导电层1b之间设有一层柔性介质层1a。至少一层柔性介质层1a和至少两层第一导电层1b形成第一软板部12、硬板部11的中间层以及第二软板部13。第一软板部12、硬板部11的中间层以及第二软板部13为一体的、连续的结构。示例性的，柔性介质层1a可采用聚酰亚胺(polyimide，pi)材料，以使第一软板部12和第二软板部13的耐弯折性能较佳。另一些实施例中，至少一层柔性介质层1a和至少两层第一导电层1b还形成其他软板部，例如第三软板部14。

如图7所示，软硬结合电路板1还包括层叠设置的至少两层硬质介质层1c和至少两层第二导电层1d，至少两层硬质介质层1c中的部分硬质介质层1c位于硬板部11的中间层的一侧、另一部分硬质介质层1c位于硬板部11的中间层的另一侧，至少两层第二导电层1d中的部分第二导电层1d位于硬板部11的中间层的一侧、另一部分第二导电层1d位于硬板部11的中间层的另一侧，位于硬板部11的中间层的同一侧的相邻两层第二导电层1d之间设有一层硬质介质层1c，邻近硬板部11的中间层的第二导电层1d与硬板部11的中间层之间设有一层硬质介质层1c。至少两层硬质介质层1c和至少两层第二导电层1d形成硬板部11的两侧层结构。示例性的，硬质介质层1c可以采用聚丙烯(polypropylene，pp)材料，以使硬板部11具有足够的结构强度。

其中，图7所示软硬结合电路板1的柔性介质层1a的数量为一层，第一导电层1b的数量为两层，硬质介质层1c的数量为六层，第二导电层1d的数量为六层，软硬结合电路板1为八层板结构。其他一些实施例中，柔性介质层1a、第一导电层1b、硬质介质层1c以及第二导电层1d的数量也可以依据需求设置成不同值。

以下通过举例方式对主控模组20的结构进行说明，在不发生冲突的情况下，后文中的各实施例可以相互组合：

请一并参阅图8和图9，图8是图2所示主控模组20在第一实施例中的结构示意图，图9是图8所示主控模组20的部分结构的俯视图。

主控模组20包括软硬结合电路板1和堆叠组件2。软硬结合电路板1包括硬板部11及连接硬板部11的第一软板部12和第二软板部13。堆叠组件2堆叠于硬板部11。

堆叠组件2包括第一基板211、第一支撑件22a以及多个芯片231。第一基板211与硬板部11彼此间隔地堆叠设置。第一基板211采用硬质电路板。示例性的，第一基板211在硬板部11的投影落入硬板部11的范围内。第一支撑件22a位于第一基板211与硬板部11之间、分别与第一基板211和硬板部11抵持。即，第一支撑件22a支撑于第一基板211与硬板部11之间。多个芯片231中的一个芯片231固定于第一基板211，多个芯片231中的一个芯片231固定于硬板部11，固定于第一基板211的芯片231经第一支撑件22a电连接硬板部11。在一些其他实施例中，多个芯片231中的两个以上芯片231固定于第一基板211，和/或，多个芯片231中的两个以上芯片231固定于硬板部11。换言之，在本申请中，多个芯片231中的至少一个芯片231固定于第一基板211、至少一个芯片231固定于硬板部11。多个芯片231在第一基板211和硬板部11上的排布方式是多样的，例如，可以将电源管理芯片和微控制单元芯片固定于硬板部11，将音频芯片固定于第一基板211；也可以将电源管理芯片固定于硬板部11，微控制单元芯片和音频芯片固定于第一基板211。其中，图9中主要示意出了软硬结合电路板1的硬板部11结构及直接固定于硬板部11上的单层器件的结构。

在本实施例中，由于固定于第一基板211的芯片231能够经第一支撑件22a电连接至硬板部11，因此无需在第一基板211与硬板部11之间设置用于传输信号的柔性电路板，第一基板211的芯片231与硬板部11之间的信号传输路径由第一支撑件22a实现，信号传输路径短，使得信号传输质量更佳，例如，音频类信号在传输时发生失真的风险较小。此外，本实施例的主控模组20不再设置连接于第一基板211与硬板部11之间的柔性电路板，也能够避免因柔性电路板发生弯折、且弯折角度较大，而在弯折区造成断裂开路，导致产品失效或良率很低的问题。

其中，软硬结合电路板1的硬板部11的外形轮廓趋近于圆形或为圆形，以满足人耳的形状约束，也提高对耳机本体100内部空间的利用率。示例性，第一基板211的外轮廓的形状与硬板部11的外轮廓的形状相同或相近。

可以理解的是，在本申请实施例中，芯片231可以通过贴片和/或焊接和/或键合等方式固定于电路板(例如硬板部11、第一基板211以及后文提及的基板结构)。例如，如图8所示，位于第一基板211上的芯片231通过键合的方式固定于第一基板211。位于硬板部11的芯片231同时通过贴片和键合的方式固定于电路板。

如图8和图9所示，一些实施例中，主控模组20的堆叠组件2还包括多个芯片匹配器件232。多个芯片匹配器件232中的至少一个芯片匹配器件232固定于第一基板211、至少一个芯片匹配器件232固定于硬板部11。多个芯片匹配器件232的排布位置可以随其对应的芯片231进行排布。

如图8所示，第一支撑件22a包括多个第一架高柱221，多个第一架高柱221位于硬板部11与第一基板211之间且固定于硬板部11。多个第一架高柱221可以根据实际需要设于硬板部11的任意位置，例如设于硬板部11的周缘区域，以使硬板部11的中间区域具有完整的、足够的器件排布面积，从而排布更多器件。

主控模组20的堆叠组件2还包括第一封装层241，第一封装层241位于硬板部11与第一基板211之间，第一封装层241将多个第一架高柱221及至少一个芯片231封装于硬板部11。此时，多个第一架高柱221远离硬板部11的一端端面相对第一封装层241露出，第一基板211可连接于第一架高柱221的该端面。其中，第一封装层241还将至少一个芯片匹配器件232封装于硬板部11。第一封装层241能够保护其封装的器件，以使主控模组20的可靠性较高、使用寿命较长。

在本实施例中，第一封装层241直接将多个器件(例如芯片231、芯片匹配器件232)封装于硬板部11，使得多个器件能够直接通过硬板部11及第一软板部12或第二软板部13与耳机本体100的功能模组相连接，相较于传统封装层中器件需要先封装于一个承载基板，将承载基板焊接于电路板后才能与外部模组连接的方式，本实施例的连接方式更为直接、结构更为简单。

可以理解的是，在本申请实施例中，架高柱(例如第一架高柱221以及后文提及的架高柱结构)的类型包括但不限于填充成型的第一柱体2201和/或预成型的第二柱体2202。换言之，一些实施例中，架高柱包括第一柱体2201；另一些实施例中，架高柱包括第二柱体2202；再一些实施例中，架高柱包括第一柱体2201和第二柱体2202，第一柱体2201和第二柱体2202可以在垂直于硬板部11的方向上堆叠。

其中，第一柱体2201通过在形成于电路板(例如硬板部11、第一基板211以及后文提及的基板结构)上的封装层(例如第一封装层241以及后文中提及的封装层结构)中形成过孔，然后在过孔中填充导电材料(如铝、铜、银等金属材料)以形成实心的第一柱体2201，或者在过孔的孔壁上镀上一层导电材料(如铝、铜、银等金属材料)以形成空心的第一柱体2201。此时，第一柱体2201在成型时即可与电路板相固定，因此无需第一柱体2201与电路板之间设置固定用的焊料或者胶层，信号在第一柱体2201与电路板之间传输时的阻抗较小，信号传输效果较佳。

可以理解的是，多个架高柱固定于电路板时，可以彼此间隔排布，以使后续的封装过程能够顺利的进行，电路板上的各个位置能够形成厚度均匀的封装层。

可以理解的是，上述第一柱体2201既能够起到支撑作用，也能够实现导电。在一些实施例中，若第一柱体2201无需实现导电，则可以将第一柱体2201的材料更换为硬度较大的、非导电的材料，第一柱体2201的材料的硬度大于封装层的材料的硬度。

其中，第二柱体2202是预先制作好的柱状结构。封装层的成型工序是在第二柱体2202与电路板(例如硬板部11、第一基板211以及后文提及的基板结构)形成一体结构后进行的。一种示例中，第二柱体2202通过焊接或者胶粘等组装工艺与电路板进行固定，第二柱体2202与电路板之间具有焊料或胶层。本示例中，第二柱体2202可以采用导电材料，以兼顾支撑功能和导电功能。此时，胶层采用导电胶材料。另一种示例中，第二柱体2202与其连接的电路板一体成型，例如可在电路板制作工序中一并完成。本示例中，第二柱体2202为采用电路板结构的架高板，第二柱体2202可以通过其内部的电路结构实现导电作用，从而兼顾支撑功能和导电功能。由于无需在第二柱体2202与电路板之间设置焊料或者胶层，因此能够降低信号在第二柱体2202与电路板之间传输时的阻抗，得到更好的信号传输效果，而且也由于减少了焊接的次数，进一步提高了产品的稳定性和生产良率。

在本申请实施例中，多个第一架高柱221的类型可以同一类架高柱，也可以是两类以上的架高柱的组合。

示例性的，如图8所示，多个第一架高柱221中的至少一个架高柱包括第一柱体2201。第一封装层241中形成第一过孔2411，在第一过孔2411中填充导电材料，以形成第一柱体2201。第一柱体2201的一端连接硬板部11，另一端相对第一封装层241露出。

多个第一架高柱221中的至少一个架高柱包括第二柱体2202。第二柱体2202的一端连接硬板部11，另一端相对第一封装层241露出。

多个第一架高柱221中的至少一个架高柱包括堆叠的第一柱体2201和第二柱体2202，第二柱体2202位于硬板部11与第一柱体2201之间。包括第一柱体2201和第二柱体2202的架高柱可以先将第二柱体2202固定于硬板部11，然后形成第一封装层241及第二过孔2412，第二过孔2412连接第二柱体2202，接着在第二过孔2412中形成第一柱体2201，第一柱体2201连接第二柱体2202，第一柱体2201远离硬板部11的一端相对第一封装层241露出。

如图8和图9所示，一些实施例中，硬板部11包括朝向第一基板211的第一表面111，第一表面111包括第一封装区域1111及第一非封装区域1112，第一封装层241位于第一封装区域1111，第一非封装区域1112位于第一封装区域1111周边。换言之，第一封装区域1111与硬板部11的边缘之间具有一定间距。在本实施例中，第一非封装区域1112能够在第一封装层241的成型工序中为模具提供支撑空间，避免因模具抵持第一软板部12或第二软板部13而导致软硬结合电路板1产生破损，从而保证主控模组20的生产良率。

示例性的，请一并参阅图10至图12，图10是图8所示主控模组20在制作过程中的结构示意图一，图11是图8所示主控模组20在制作过程中的结构示意图二，图12是图8所示主控模组20在制作过程中的结构示意图三。其中，图10对应于器件固定过程，图11对应于即第一封装层241的成型过程(molding)，图12对应于第一封装层241的脱模过程。

如图10所示，将多个器件(芯片231、芯片匹配器件232)及多个第二柱体2202(部分第二柱体2202单独形成第一架高柱，部分第二柱体2202形成第一架高柱的一部分)固定至硬板部11的第一表面111的第一封装区域1111。多个器件的固定方式包括但不限于贴片、焊接、键合、粘接等。

如图11所示，注射设备的上模具3001抵持硬板部11的第一非封装区域1112，且与硬板部11之间形成封装空间3002。第一架高柱的第二柱体2202、芯片231及芯片匹配器件232位于封装空间3002内。上模具3001朝向硬板部11的一侧形成注胶口3003，注胶口3003连通封装空间3002，封装材料可以自注胶口3003注入封装空间3002，以在封装空间3002中形成第一封装层241(如图12)。注射设备的下模具3004位于硬板部11远离上模具3001的一侧，且抵持硬板部11。注射设备的下模具3004在硬板部11上的投影覆盖上模具3001在硬板部11上的投影，以通过硬板部11充分支撑上模具3001。其中，上模具3001及下模具3004均与第一软板部12和第二软板部13不接触，以避免损坏第一软板部12和第二软板部13。

如图12所示，第一封装层241完成后，上模具3001伸出多根顶针3005，部分顶针3005顶持硬板部11的第一非封装区域1112，部分顶针3005顶持第一封装层241，以使上模具3001与第一封装层241相脱离。其中，顶持第一封装层241的顶针3005可部分顶持于第二柱体2202的端面，第二柱体2202提供为顶针3005提供足够的支撑力，以避免顶针3005破坏第一封装层241，使得主控模组20的生产良率较高。

其中，注射设备还可以设置辅助顶块3006，辅助顶块3006用于顶持第一软板部12和第二柔板部13，以辅助脱膜。辅助顶块3006与第一软板部12及第二柔板部13的接触面积很大，以避免因局部应力过大而损坏第一软板部12或第二柔板部13。

请再次参阅图8和图9，一些实施例中，主控模组20的堆叠组件2还包括至少一个第一器件233，至少一个第一器件233固定于第一非封装区域1112。换言之，第一封装层241对位于硬板部11的器件进行选择性封装，不对第一器件233进行封装。示例性的，第一器件233为不宜进行塑封的器件，包括但不限于带有空腔的声表面波(surfaceacousticwave，saw)滤波器、带有空腔的晶振、压力敏感的器件等。声表面波滤波器主要用于对射频信号进行滤波和放大。晶振主要用于对电源管理芯片的主输入和主输出进行滤波。对压力敏感的器件包括但不限于陀螺仪、三轴加速度计(triaxialaccelerometer)等，陀螺仪用于检测角速度，三轴加速度计用于感应加速度。

在本实施例中，硬板部11的第一非封装区域1112既在第一封装层241的成型过程中为模具提供抵持空间，还用于排布不宜封装的第一器件233，因此主控模组20复用了第一非封装区域1112的空间，提高了空间利用率。

在其他实施例中，硬板部11上也可以不设置第一器件233，第一封装层241对位于硬板部11朝向第一基板211一侧的全部器件进行封装。

如图8所示，在一些实施例中，第一基板211焊接多个第一架高柱221。主控模组20的堆叠组件2还包括第二封装层242，第二封装层242位于第一基板211远离硬板部11的一侧，第二封装层242将至少一个芯片231封装于第一基板211。其中，第二封装层242还可以将至少一个芯片匹配器件232封装于第一基板211。第二封装层242能够保护其封装的器件，以使主控模组20的可靠性较高、使用寿命较长。

如图8所示，在一些实施例中，主控模组20的堆叠组件2还包括至少一个第二器件234，至少一个第二器件234固定于第一基板211远离硬板部11的一侧，且位于第二封装层242的外侧。第二器件234为不宜进行塑封的器件，包括但不限于带有空腔的声表面波(surfaceacousticwave，saw)滤波器、带有空腔的晶振、压力敏感的器件等。在本实施例中，主控模组20中的不宜塑封的器件可以依据功能选择及芯片231的排布位置，灵活排布于硬板部11和/或第一基板211，提高了主控模组20器件排布的灵活性和多样化。

如图8所示，在一些实施例中，第一封装层241在硬板部11的投影覆盖第二封装层242在硬板部11的投影，第一封装层241和第二封装层242形成大致呈台阶状的、上下不对等的台阶外形。在其他实施例中，第一封装层241与第二封装层242也可以形成其他规则的、或者不规则的外形。

请参阅图13，图13是图2所示主控模组20在第二实施例中的结构示意图。以下主要描述第二实施例与第一实施例的不同，与第一实施例相同的大部分内容不再赘述。

主控模组20包括软硬结合电路板1和堆叠组件2。软硬结合电路板1包括硬板部11及连接硬板部11的第一软板部12和第二软板部13。堆叠组件2堆叠于硬板部11。

堆叠组件2包括第一基板211、第一支撑件22a以及多个芯片231。第一基板211与硬板部11彼此间隔地堆叠设置。第一支撑件22a位于第一基板211与硬板部11之间、分别与第一基板211和硬板部11抵持。

第一支撑件22a包括多个第一架高柱221和多个第二架高柱222。多个第一架高柱221位于硬板部11与第一基板211之间且固定于硬板部11。多个第二架高柱222固定于第一基板211朝向硬板部11的一侧，多个第二架高柱222与多个第一架高柱221一一对应地焊接。第二架高柱222的结构可参阅前文中对架高柱结构的描述。多个芯片231中的至少一个芯片231固定于硬板部11、至少一个芯片231固定于第一基板211。

主控模组20的堆叠组件2还包括第一封装层241、第二封装层242及第三封装层243。第一封装层241位于硬板部11与第一基板211之间，第一封装层241将多个第一架高柱221及至少一个芯片231封装于硬板部11。第一封装层241还可以封装有多个芯片匹配器件232。第二封装层242位于第一基板211朝向硬板部11的一侧，第二封装层242将至少一个芯片231封装于第一基板211。第二封装层242还可以封装有多个芯片匹配器件232。第三封装层243位于第一基板211远离硬板部11的一侧，第三封装层243将多个第二架高柱222及至少一个芯片231封装于第一基板211。第三封装层243还可以封装有多个芯片匹配器件232。第三封装层243能够保护其封装的器件，以使主控模组20的可靠性较高、使用寿命较长。

在本实施例中，由于第一支撑件22a包括堆叠设置的第一架高柱221和第二架高柱222，第一支撑件22a具有足够的高度，因此第一基板211与硬板部11之间的间距较大，第一基板211与硬板部11之间能够排布两层器件，使得主控模组20在垂直于硬板部11方向上集成有三层器件，主控模组20及耳机本体100的器件排布密度更大，集成度更高。此外，主控模组20的多个芯片231于三层器件的排布方案也更为灵活和多样，示例性的，第一封装层241可以封装有电源管理芯片，第二封装层242可以封装有微控制单元芯片，第三封装层243可以封装有音频芯片。

一些实施例中，如图13所示，第一封装层241位于硬板部11的第一封装区域1111，硬板部11的第一非封装区域1112可以固定有至少一个第一器件233，第一器件233为不宜进行塑封的器件。

一些实施例中，如图13所示，第二封装层242可以对第一基板211朝向硬板部11一侧的器件进行全尺寸封装，第三封装层243可以对第一基板211远离硬板部11一侧的器件进行局部封装。本申请实施例中，封装层对基板上的器件进行全尺寸封装，也即封装层完全覆盖基板的一侧板面。封装层对基板上的器件进行局部封装，也即封装层部分覆盖基板的一侧板面。第一基板211远离硬板的一侧还可以固定有至少一个第二器件234，第二器件234为不宜进行塑封的器件，至少一个第二器件234位于第三封装层243的外侧。在其他一些实施例中，第一基板211上也可以不设置第二器件234，第三封装层243对第一基板211远离硬板部11一侧的器件进行全尺寸封装。

请参阅图14，图14是图2所示主控模组20在第三实施例中的结构示意图。以下主要描述第三实施例与前述实施例的不同，与前述实施例相同的大部分内容不再赘述。

主控模组20包括软硬结合电路板1和堆叠组件2。软硬结合电路板1包括硬板部11及连接硬板部11的第一软板部12和第二软板部13。堆叠组件2堆叠于硬板部11。

堆叠组件2包括第一基板211、第二基板212、第一支撑件22a、多个第三架高柱223、第一封装层241、第二封装层242、第三封装层243以及多个芯片231。第一基板211与硬板部11彼此间隔地堆叠设置。第一支撑件22a位于第一基板211与硬板部11之间、分别与第一基板211和硬板部11抵持。多个芯片231中的至少一个芯片231固定于硬板部11、至少一个芯片231固定于第一基板211、至少一个芯片231固定于第二基板212。

第一支撑件22a包括多个第一架高柱221。多个第一架高柱221位于硬板部11与第一基板211之间且固定于硬板部11。第一封装层241位于硬板部11与第一基板211之间，第一封装层241将多个第一架高柱221及至少一个芯片231封装于硬板部11。第一封装层241还可以封装有至少一个芯片匹配器件232。硬板部11的第一非封装区域1112还可以固定有至少一个第一器件233，第一器件233为不宜进行塑封的器件。

第一基板211焊接多个第一架高柱221，固定于第一基板211的芯片231位于第一基板211远离硬板部11的一侧。第二基板212位于第一基板211远离硬板部11的一侧，第二基板212与第一基板211彼此间隔地堆叠设置，多个第三架高柱223位于第二基板212与第一基板211之间、分别与第二基板212和第一基板211抵持。第三架高柱223的结构可以参阅前述架高柱的相关描述。第二封装层242位于第二基板212与第一基板211之间，多个第三架高柱223和固定于第一基板211的芯片231封装于第二封装层242中。第二封装层242还可以将至少一个芯片匹配器件232封装于第一基板211。

多个芯片231中的至少一个芯片231封装于第二封装层242中、并固定于第二基板212。第二封装层242还可以将至少一个芯片匹配器件232封装于第二基板212。

第三封装层243位于第二基板212远离第一基板211的一侧，多个芯片231中的至少一个芯片231封装于第三封装层243中、并固定于第二基板212。也即，固定于第二基板212的芯片231部分位于第二基板212朝向第一基板211的一侧，部分位于第二基板212远离第一基板211的一侧。固定于第二基板212的芯片231经多个第三架高柱223、第一基板211及多个第一架高柱221电连接硬板部11。第三封装层243还可以将至少一个芯片匹配器件232封装于第二基板212。

在本实施例中，主控模组20在硬板部11朝向第一基板211的一侧、第一基板211远离硬板部11的一侧、第二基板212朝向第一基板211的一侧以及第二基板212远离第一基板211的一侧均排布器件，从而在垂直于硬板部11的方向上堆叠有四层器件，提高了器件排布密度和集成度。

一些实施例中，如图14所示，第二封装层242对第一基板211上的器件进行全尺寸封装，对位于第二基板212朝向第一基板211一侧的器件进行全尺寸封装。第三封装层243对位于第二基板212远离第一基板211一侧的器件进行局部封装。第二基板212远离第一基板211的一侧还可以固定有至少一个第二器件234，第二器件234为不宜进行塑封的器件，至少一个第二器件234位于第三封装层243的外侧。可以理解的是，在其他一些实施例中，第二基板212上不再设置第二器件234，第三封装层243对位于第二基板212远离第一基板211一侧的器件进行全尺寸封装。

请参阅图15，图15是图2所示主控模组20在第四实施例中的结构示意图。以下主要描述第四实施例与前述实施例的不同，与前述实施例相同的大部分内容不再赘述。

主控模组20包括软硬结合电路板1和堆叠组件2。软硬结合电路板1包括硬板部11及连接硬板部11的第一软板部12和第二软板部13。堆叠组件2堆叠于硬板部11。

堆叠组件2包括第一基板211、第一支撑件22a以及多个芯片231。第一基板211与硬板部11彼此间隔地堆叠设置。第一支撑件22a位于第一基板211与硬板部11之间、分别与第一基板211和硬板部11抵持。

第一支撑件22a包括多个第一架高柱221。多个第一架高柱221位于硬板部11与第一基板211之间且固定于硬板部11。第一架高柱221的结构参阅前文第二柱体2202(如图8所示)的结构。

主控模组20的堆叠组件2还包括第一封装层241和第二封装层242。第一封装层241位于硬板部11与第一基板211之间，第一封装层241将多个第一架高柱221及至少一个芯片231封装于硬板部11，第一封装层241接触第一基板211。此时，第一封装层241封装位于硬板部11与第一基板211之间的器件。制作主控模组20时，可以先将第一基板211与多个第一架高柱221固定(例如焊接或粘接)，然后在第一基板211与硬板部11之间填充封装材料，以形成第一封装层241。第一封装层241还可以将至少一个芯片匹配器件232封装于硬板部11。硬板部11的第一非封装区域1112还可以设置至少一个第一器件233，第一器件233为不宜进行塑封的器件。

第二封装层242固定于第一基板211远离硬板部11的一侧。固定于第一基板211的芯片231部分封装于第一封装层241、部分封装于第二封装层242。换言之，固定于第一基板211的芯片231部分固定于第一基板211朝向硬板部11的一侧，部分固定于第一基板211远离硬板部11的一侧。第一封装层241还可以将至少一个芯片匹配器件232封装于第一基板211。第二封装层242还可以将至少一个芯片匹配器件232封装于第一基板211远离硬板部11的一侧。

在本实施例中，主控模组20在硬板部11朝向第一基板211的一侧、第一基板211朝向硬板部11的一侧以及第一基板211远离硬板部11的一侧均排布器件，从而在垂直于硬板部11的方向上堆叠有三层器件，因此主控模组20及耳机本体100的器件排布密度较大、集成度较高。

一些实施例中，如图15所示，第一封装层241对固定于第一基板211朝向硬板部11一侧的器件进行全尺寸封装，第二封装层242对固定于第一基板211远离硬板部11的一侧的器件进行局部封装。第一基板211远离硬板部11的一侧还可以设置至少一个第二器件234，第二器件234为不宜进行塑封的器件，至少一个第二器件234位于第二封装层242的外侧。在其他一些实施例中，第一基板211上也可以不设置第二器件234，第二封装层242对固定于第一基板211远离硬板部11的一侧的器件进行全尺寸封装。

可以理解的是，前述实施例中，堆叠组件2位于硬板部11的同一侧，在后文实施例中将对堆叠组件2部分位于硬板部11的一侧、部分位于硬板部11的另一侧的方案进行说明，将堆叠组件2位于硬板部11朝向第一基板211一侧的部分简称为上堆叠部分，将堆叠组件2位于硬板部11远离第一基板211一侧的部分简称为下堆叠部分。

请参阅图16，图16是图2所示主控模组20在第五实施例中的结构示意图。以下主要描述第五实施例与前述实施例的不同，与前述实施例相同的大部分内容不再赘述。

主控模组20包括软硬结合电路板1和堆叠组件2。软硬结合电路板1包括硬板部11及连接硬板部11的第一软板部12和第二软板部13。堆叠组件2堆叠于硬板部11。堆叠组件2包括分别位于硬板部11两侧的上堆叠部分2a和下堆叠部分2b。

上堆叠部分2a包括第一基板211、第一支撑件22a、第一封装层241、第二封装层242以及多个芯片231。第一基板211与硬板部11彼此间隔地堆叠设置。第一支撑件22a位于第一基板211与硬板部11之间、分别与第一基板211和硬板部11抵持。多个芯片231中的至少两个芯片231固定于硬板部11、至少一个芯片231固定于第一基板211。

第一支撑件22a包括多个第一架高柱221。多个第一架高柱221位于硬板部11与第一基板211之间且固定于硬板部11。第一架高柱221的结构参阅前述架高柱的相关描述。第一封装层241位于硬板部11与第一基板211之间，第一封装层241将多个第一架高柱221及至少一个芯片231封装于硬板部11。第一封装层241还封装有至少一个芯片匹配器件232。第一基板211焊接多个第一架高柱221。第二封装层242位于第一基板211远离硬板部11的一侧，第二封装层242将至少一个芯片231封装于第一基板211。第二封装层242还封装有至少一个芯片匹配器件232。

下堆叠部分2b可以包括第四封装层244。第四封装层244固定于硬板部11远离第一基板211的一侧，固定于硬板部11的芯片231中的至少一个芯片231封装于第四封装层244中。换言之，固定于硬板部11的芯片231部分位于硬板部11朝向第一基板211的一侧，部分位于硬板部11远离第一基板211的一侧。

在本实施例中，主控模组20在硬板部11远离第一基板211的一侧、硬板部11朝向第一基板211的一侧以及第一基板211远离硬板部11的一侧均排布器件，从而在垂直于硬板部11的方向上堆叠有三层器件，因此主控模组20及耳机本体100的器件排布密度较大、集成度较高。

一些实施例中，如图16所示，硬板部11的第一非封装区域1112可以固定有至少一个第一器件233，第一器件233为不宜进行塑封的器件。第二封装层242对固定于第一基板211远离硬板部11的一侧的器件进行局部封装。第一基板211远离硬板部11的一侧还可以设置至少一个第二器件234，第二器件234为不宜进行塑封的器件，至少一个第二器件234位于第二封装层242的外侧。在其他一些实施例中，第一基板211上也可以不设置第二器件234，第二封装层242对固定于第一基板211远离硬板部11的一侧的器件进行全尺寸封装。

一些实施例中，如图16所示，硬板部11还包括远离第一基板211的第二表面112，第二表面112与第一表面111相背设置。第二表面112包括第二封装区域1121和位于第二封装区域1121周边的第二非封装区域1122。第二封装区域1121与第一封装区域1111的面积及位置可以相同或不同，本实施例中，以该第二封装区域1121覆盖第一封装区域1111、且面积大于第一封装区域1111为例进行说明。第四封装层244固定于第二封装区域1121，第四封装层244与硬板部11的边缘之间形成间距。示例性的，第四封装层244可以封装固定于硬板部11远离第一基板211一侧的全部器件。

在本实施例中，可以先在硬板部11的第一表面111贴装器件并形成第一封装层241，然后在硬板部11的第二表面112贴装器件并形成第二封装层242，接着将包括第一基板211及其贴装器件的封装结构固定至第一封装层241上方，从而形成主控模组20。

请一并参阅图17至图19，图17是图16所示主控模组20在制作过程中的结构示意图一，图18是图16所示主控模组20在制作过程中的结构示意图二，图19是图16所示主控模组20在制作过程中的结构示意图三。其中，图17对应于器件固定于第二表面112的过程，图18对应于第四封装层244的成型过程，图19对应于第四封装层244的脱模过程。

硬板部11的第一表面111上的器件固定过程及第一封装层241的制作过程可以参阅前文图10至图12的相关描述。

如图17所示，在将多个器件(包括芯片231及芯片匹配器件232)固定至第二表面112的过程中，通过支撑架400抵持第一非封装区域1112，以支撑硬板部11，使得多个器件能够很好地固定于第二表面112。此时，支撑架400的中部凹陷，以对已完成的第一封装层241进行避让。支撑架400与第一软板部12和第二软板部13不接触，以避免损坏第一软板部12和第二软板部13。一些实施例中，支撑架400还可以同时抵持第一封装层241，以通过第一封装层241进一步支撑硬板部11，硬板部11能够获得更平衡的支撑。多个器件的固定方式包括但不限于贴片、焊接、键合、粘接等。

如图18所示，在第四封装层244的成型过程中，注射设备的上模具3001抵持硬板部11的第二非封装区域1122，且与硬板部11的第二表面112之间形成封装空间3008。固定于第二表面112的芯片231及芯片匹配器件232位于封装空间3008内。上模具3001朝向硬板部11的第二表面112形成注胶口3009，注胶口3009连通封装空间3008，封装材料可以自注胶口3009注入封装空间3008，以在封装空间3008中形成第四封装层244。注射设备的下模具3004位于硬板部11远离上模具3001的一侧，且抵持第一非封装区域1112。其中，上模具3001及下模具3004均与第一软板部12和第二软板部13不接触，以避免损坏第一软板部12和第二软板部13。

如图19所示，第四封装层244完成后，上模具3001伸出多根顶针3005，部分顶针3005顶持硬板部11的第二非封装区域1122，部分顶针3005顶持第四封装层244，以使上模具3001与第四封装层244相脱离。其中，注射设备的还可以设置辅助顶块3006，辅助顶块3006用于顶持第一软板部12和第二柔板部13，以辅助脱膜。辅助顶块3006与第一软板部12及第二柔板部13的接触面积很大，以避免因局部应力过大而损坏第一软板部12或第二柔板部13。

可以理解的是，图16所示第五实施例的堆叠组件2的上堆叠部分2a的结构、与图8所示第一实施例的堆叠组件2的结构相同或相似。在其他一些实施例中，可以将第五实施例的上堆叠部分2a设置成与第二实施例至第四实施例的堆叠组件2相同或相似的结构，以形成结构不同于前述实施例的主控模组20。在其他一些实施例中，可以将堆叠组件2的上堆叠部分2a设置成与第一实施例至第四实施例中的堆叠组件2相同或相似的结构，且将堆叠组件2的下堆叠部分2b也设置成与第一实施例至第四实施例中的堆叠组件2相同或相似的结构，以形成多种结构不同于前述实施例的主控模组20。以下进行举例说明。

请参阅图20，图20是图2所示主控模组20在第六实施例中的结构示意图。以下主要描述第六实施例与前述实施例的不同，与前述实施例相同的大部分内容不再赘述。

主控模组20包括软硬结合电路板1和堆叠组件2。软硬结合电路板1包括硬板部11及连接硬板部11的第一软板部12和第二软板部13。堆叠组件2堆叠于硬板部11。堆叠组件2包括分别位于硬板部11两侧的上堆叠部分2a和下堆叠部分2b。

上堆叠部分2a包括第一基板211、第一支撑件22a以及多个芯片231。第一基板211与硬板部11彼此间隔地堆叠设置。第一支撑件22a位于第一基板211与硬板部11之间、分别与第一基板211和硬板部11抵持。多个芯片231中的至少一个芯片231固定于硬板部11、至少一个芯片231固定于第一基板211。

第一支撑件22a包括堆叠设置的多个第一架高柱221和多个第二架高柱222，多个第一架高柱221固定于硬板部11，多个第二架高柱222固定于第一基板211，多个第二架高柱222与多个第一架高柱221一一对应地焊接。

上堆叠部分2a还包括第一封装层241、第二封装层242以及第三封装层243。第一封装层241位于硬板部11与第一基板211之间，第一封装层241将多个第一架高柱221及至少一个芯片231封装于硬板部11。第二封装层242位于第一基板211朝向硬板部11的一侧，第二封装层242将多个第二架高柱222及至少一个芯片231封装于第一基板211。第三封装层243位于第一基板211远离硬板部11的一侧，第三封装层243将至少一个芯片231封装于第一基板211。

下堆叠部分2b包括第四封装层244和至少一个芯片231。第四封装层244位于硬板部11远离第一基板211的一侧，第四封装层244将至少一个芯片231封装于硬板部11。

在本实施例中，主控模组20在硬板部11的两侧以及第一基板211的两侧均排布器件，从而在垂直于硬板部11的方向上堆叠有四层器件，因此主控模组20及耳机本体100的器件排布密度较大、集成度较高。

请参阅图21，图21是图2所示主控模组20在第七实施例中的结构示意图。以下主要描述第七实施例与前述实施例的不同，与前述实施例相同的大部分内容不再赘述。

主控模组20包括软硬结合电路板1和堆叠组件2。软硬结合电路板1包括硬板部11及连接硬板部11的第一软板部12和第二软板部13。堆叠组件2堆叠于硬板部11。堆叠组件2包括分别位于硬板部11两侧的上堆叠部分2a和下堆叠部分2b。

上堆叠部分2a包括第一基板211和第一支撑件22a。第一基板211与硬板部11彼此间隔地堆叠设置。第一支撑件22a位于第一基板211与硬板部11之间、分别与第一基板211和硬板部11抵持。下堆叠部分2b包括第三基板213和第二支撑件22b。第三基板213位于硬板部11远离第一基板211的一侧，且与硬板部11彼此间隔地堆叠设置，第二支撑件22b位于第三基板213与硬板部11之间、分别与第三基板213和硬板部11抵持。

堆叠组件2包括多个芯片231，多个芯片231中的至少一个芯片231固定于硬板部11、至少一个芯片231固定于第一基板211、至少一个芯片231固定于第三基板213。固定于第一基板211的芯片231经第一支撑件22a电连接硬板部11。固定于第三基板213的芯片231经第二支撑件22b电连接硬板部11。

第一支撑件22a包括堆叠设置的多个第一架高柱221和多个第二架高柱222，多个第一架高柱221固定于硬板部11，多个第二架高柱222固定于第一基板211，多个第二架高柱222与多个第一架高柱221一一对应地焊接。第二支撑件22b包括多个第四架高柱224，多个第四架高柱224固定于硬板部11。第三基板213焊接多个第四架高柱224，固定于第三基板213的芯片231位于第三基板213远离硬板部11的一侧。

上堆叠部分2a还包括第一封装层241、第二封装层242以及第三封装层243。第一封装层241位于硬板部11与第一基板211之间，第一封装层241将多个第一架高柱221及至少一个芯片231封装于硬板部11。第二封装层242位于第一基板211朝向硬板部11的一侧，第二封装层242将多个第二架高柱222及至少一个芯片231封装于第一基板211。第三封装层243位于第一基板211远离硬板部11的一侧，第三封装层243将至少一个芯片231封装于第一基板211。

下堆叠部分2b还包括第四封装层244以及第五封装层245。第四封装层244位于硬板部11远离第一基板211的一侧，第四封装层244将多个第四架高柱224及至少一个芯片231封装于硬板部11。第五封装层245位于第三基板213远离硬板部11的一侧，第五封装层245将至少一个芯片231封装于第三基板213。

硬板部11的第一非封装区域1112可以固定有至少一个第一器件233，第一器件233为不宜进行塑封的器件。硬板部11的第二非封装区域1122也可以固定有至少一个第一器件233。第一基板211远离硬板部11的一侧可以固定有至少一个第二器件234，第二器件234为不宜进行塑封的器件，第二器件234位于第三封装层243的外侧。第三基板213远离硬板部11的一侧可以固定有至少一个第二器件234，第二器件234位于第五封装层245的外侧。

在本实施例中，主控模组20在硬板部11的两侧、第一基板211的两侧以及第三基板213远离硬板部11的一侧均排布器件，从而在垂直于硬板部11的方向上堆叠有五层器件，因此主控模组20及耳机本体100的器件排布密度较大、集成度较高。

请参阅图22，图22是图2所示主控模组20在第八实施例中的结构示意图。以下主要描述第八实施例与前述实施例的不同，与前述实施例相同的大部分内容不再赘述。

主控模组20包括软硬结合电路板1和堆叠组件2。软硬结合电路板1包括硬板部11及连接硬板部11的第一软板部12和第二软板部13。堆叠组件2堆叠于硬板部11。堆叠组件2包括分别位于硬板部11两侧的上堆叠部分2a和下堆叠部分2b。

上堆叠部分2a包括第一基板211和第一支撑件22a。第一基板211与硬板部11彼此间隔地堆叠设置。第一支撑件22a位于第一基板211与硬板部11之间、分别与第一基板211和硬板部11抵持。下堆叠部分2b包括第三基板213和第二支撑件22b。第三基板213位于硬板部11远离第一基板211的一侧，且与硬板部11彼此间隔地堆叠设置，第二支撑件22b位于第三基板213与硬板部11之间、分别与第三基板213和硬板部11抵持。

堆叠组件2包括多个芯片231，多个芯片231中的至少一个芯片231固定于硬板部11、至少一个芯片231固定于第一基板211、至少一个芯片231固定于第三基板213。固定于第一基板211的芯片231经第一支撑件22a电连接硬板部11。固定于第三基板213的芯片231经第二支撑件22b电连接硬板部11。

第一支撑件22a包括堆叠设置的多个第一架高柱221和多个第二架高柱222，多个第一架高柱221固定于硬板部11，多个第二架高柱222固定于第一基板211，多个第二架高柱222与多个第一架高柱221一一对应地焊接。第二支撑件22b包括堆叠设置的多个第四架高柱224和多个第五架高柱225，多个第四架高柱224固定于硬板部11，多个第五架高柱225固定于第三基板213，多个第五架高柱225与多个第四架高柱224一一对应地焊接。

上堆叠部分2a还包括第一封装层241、第二封装层242以及第三封装层243。第一封装层241位于硬板部11与第一基板211之间，第一封装层241将多个第一架高柱221及至少一个芯片231封装于硬板部11。第二封装层242位于第一基板211朝向硬板部11的一侧，第二封装层242将多个第二架高柱222及至少一个芯片231封装于第一基板211。第三封装层243位于第一基板211远离硬板部11的一侧，第三封装层243将至少一个芯片231封装于第一基板211。

下堆叠部分2b还包括第四封装层244、第五封装层245以及第六封装层246。第四封装层244位于硬板部11远离第一基板211的一侧，第四封装层244将多个第四架高柱224及至少一个芯片231封装于硬板部11。第五封装层245位于第三基板213朝向硬板部11的一侧，第五封装层245将多个第五架高柱225及至少一个芯片231封装于第三基板213。第六封装层246位于第三基板213远离硬板部11的一侧，第六封装层246将至少一个芯片231封装于第三基板213。

硬板部11的第一非封装区域1112可以固定有至少一个第一器件233，第一器件233为不宜进行塑封的器件。硬板部11的第二非封装区域1122也可以固定有至少一个第一器件233。第一基板211远离硬板部11的一侧可以固定有至少一个第二器件234，第二器件234为不宜进行塑封的器件，第二器件234位于第三封装层243的外侧。第三基板213远离硬板部11的一侧可以固定有至少一个第二器件234，第二器件234位于第六封装层246的外侧。

在本实施例中，主控模组20在硬板部11的两侧、第一基板211的两侧以及第三基板213的两侧均排布器件，从而在垂直于硬板部11的方向上堆叠有六层器件，因此主控模组20及耳机本体100的器件排布密度较大、集成度较高。

在本实施例中，分别位于硬板部11两侧的上堆叠部分2a与下堆叠部分2b大致对称设置，主控模组20集成有更多层器件，器件排布密度很高。

请参阅图23，图23是图2所示主控模组20在第九实施例中的结构示意图。以下主要描述第九实施例与前述实施例的不同，与前述实施例相同的大部分内容不再赘述。

主控模组20包括软硬结合电路板1和堆叠组件2。软硬结合电路板1包括硬板部11及连接硬板部11的第一软板部12和第二软板部13。堆叠组件2堆叠于硬板部11。堆叠组件2包括分别位于硬板部11两侧的上堆叠部分2a和下堆叠部分2b。

上堆叠部分2a包括第一基板211和第一支撑件22a。第一基板211与硬板部11彼此间隔地堆叠设置。第一支撑件22a位于第一基板211与硬板部11之间、分别与第一基板211和硬板部11抵持。下堆叠部分2b包括第三基板213、第四基板214以及多个第六架高柱226。第三基板213位于硬板部11远离第一基板211的一侧，且与硬板部11彼此间隔地堆叠设置，第二支撑件22b位于第三基板213与硬板部11之间、分别与第三基板213和硬板部11抵持。第四基板214位于第三基板213远离硬板部11的一侧，且与第三基板213彼此间隔地堆叠设置，多个第六架高柱226位于第四基板214与第三基板213之间、分别与第四基板214和第三基板213抵持。

堆叠组件2包括多个芯片231，多个芯片231中的至少一个芯片231固定于硬板部11、至少一个芯片231固定于第一基板211、至少一个芯片231固定于第三基板213、至少一个芯片231固定于第四基板214。固定于第一基板211的芯片231经第一支撑件22a电连接硬板部11。固定于第三基板213的芯片231经第二支撑件22b电连接硬板部11。固定于第四基板214的芯片231经第六架高柱226、第三基板213及第二支撑件22b电连接硬板部11。

第一支撑件22a包括堆叠设置的多个第一架高柱221和多个第二架高柱222，多个第一架高柱221固定于硬板部11，多个第二架高柱222固定于第一基板211，多个第二架高柱222与多个第一架高柱221一一对应地焊接。第二支撑件22b包括堆叠设置的多个第四架高柱224，多个第四架高柱224固定于硬板部11。第三基板213焊接多个第四架高柱224。

上堆叠部分2a还包括第一封装层241、第二封装层242以及第三封装层243。第一封装层241位于硬板部11与第一基板211之间，第一封装层241将多个第一架高柱221及至少一个芯片231封装于硬板部11。第二封装层242位于第一基板211朝向硬板部11的一侧，第二封装层242将多个第二架高柱222及至少一个芯片231封装于第一基板211。第三封装层243位于第一基板211远离硬板部11的一侧，第三封装层243将至少一个芯片231封装于第一基板211。

下堆叠部分2b还包括第四封装层244、第五封装层245以及第六封装层246。第四封装层244位于硬板部11远离第一基板211的一侧，第四封装层244将多个第四架高柱224及至少一个芯片231封装于硬板部11。第五封装层245位于第三基板213与第四基板214之间，第五封装层245将多个第六架高柱226及至少一个芯片231封装于第三基板213、且将至少一个芯片231封装于第四基板214。第六封装层246位于第四基板214远离第三基板213的一侧，第六封装层246将至少一个芯片231封装于第四基板214。

硬板部11的第一非封装区域1112可以固定有至少一个第一器件233，第一器件233为不宜进行塑封的器件。硬板部11的第二非封装区域1122也可以固定有至少一个第一器件233。第一基板211远离硬板部11的一侧可以固定有至少一个第二器件234，第二器件234为不宜进行塑封的器件，第二器件234位于第三封装层243的外侧。第四基板214远离第三基板213的一侧可以固定有至少一个第二器件234，第二器件234位于第六封装层246的外侧。

在本实施例中，主控模组20在硬板部11的两侧、第一基板211的两侧、第三基板213远离硬板部11的一侧以及第四基板214的两侧均排布器件，从而在垂直于硬板部11的方向上堆叠有七层器件，因此主控模组20及耳机本体100的器件排布密度较大、集成度较高。

请参阅图24，图24是图2所示主控模组20在第十实施例中的结构示意图。以下主要描述第十实施例与前述实施例的不同，与前述实施例相同的大部分内容不再赘述。

主控模组20包括软硬结合电路板1和堆叠组件2。软硬结合电路板1包括硬板部11及连接硬板部11的第一软板部12和第二软板部13。堆叠组件2堆叠于硬板部11。堆叠组件2包括分别位于硬板部11两侧的上堆叠部分2a和下堆叠部分2b。

上堆叠部分2a包括第一基板211和第一支撑件22a。第一基板211与硬板部11彼此间隔地堆叠设置。第一支撑件22a位于第一基板211与硬板部11之间、分别与第一基板211和硬板部11抵持。下堆叠部分2b包括第三基板213和第二支撑件22b。第三基板213位于硬板部11远离第一基板211的一侧，第三基板213与硬板部11彼此间隔地堆叠设置。第二支撑件22b位于第三基板213与硬板部11之间、分别与第三基板213和硬板部11抵持。第一支撑件22a包括多个第一架高柱221，第二支撑件22b包括多个第四架高柱224。第一架高柱221的结构及第四架高柱224参阅前述第二柱体2202(如图8所示)的相关面熟。

上堆叠部分2a还包括第一封装层241和第二封装层242。第一封装层241位于硬板部11与第一基板211之间，第一封装层241将多个第一架高柱221及至少一个芯片231封装于硬板部11，且将至少一个芯片231封装于第一基板211。此时，第一封装层241封装位于硬板部11与第一基板211之间的器件。制作主控模组20时，可以先将第一基板211与多个第一架高柱221固定(例如焊接或粘接)，然后在第一基板211与硬板部11之间填充封装材料，以形成第一封装层241。第二封装层242固定于第一基板211远离硬板部11的一侧，第二封装层242将至少一个芯片231封装于第一基板211。

下堆叠部分2b还包括第四封装层244以及第五封装层245。第四封装层244位于硬板部11与第三基板213之间，第四封装层244将多个第四架高柱224及至少一个芯片231封装于硬板部11，且将至少一个芯片231封装于第三基板213。此时，第四封装层244封装位于硬板部11与第三基板213之间的器件。制作主控模组20时，可以先将第三基板213与多个第四架高柱224固定(例如焊接或粘接)，然后在第三基板213与硬板部11之间填充封装材料，以形成第四封装层244。第五封装层245固定于第三基板213远离硬板部11的一侧，第五封装层245将至少一个芯片231封装于第三基板213。

在本实施例中，主控模组20在硬板部11的两侧、第一基板211的两侧以及第三基板213的两侧均排布器件，从而在垂直于硬板部11的方向上堆叠有六层器件，因此主控模组20及耳机本体100的器件排布密度较大、集成度较高。

请参阅图25，图25是图2所示主控模组20在第十一实施例中的结构示意图。以下主要描述第十一实施例与前述实施例的不同，与前述实施例相同的大部分内容不再赘述。

主控模组20包括软硬结合电路板1和堆叠组件2。软硬结合电路板1包括硬板部11及连接硬板部11的第一软板部12和第二软板部13。堆叠组件2堆叠于硬板部11。

堆叠组件2包括第一基板211、第一支撑件22a以及多个芯片231。第一基板211与硬板部11彼此间隔地堆叠设置。第一支撑件22a位于第一基板211与硬板部11之间、分别与第一基板211和硬板部11抵持。多个芯片231中的至少一个芯片231固定于硬板部11、至少一个芯片231固定于第一基板211。第一支撑件22a为第一架高板227，第一架高板227为中空结构，至少一个芯片231位于第一架高板227内侧。固定于第一基板211的芯片231经第一架高板227电连接硬板部11。其中，第一架高板227为电路板结构，第一架高板227可以通过组装方式固定于硬板部11，也可以与硬板部11一体成型。

在本实施例中，主控模组20通过第一架高板227在第一基板211与硬板部11之间支撑出器件排布空间，使得主控模组20能够集成至少两层器件，从而提高器件排布密度，主控模组20及耳机本体100的器件集成度较高。

其中，主控模组20还包括多个芯片匹配器件232，多个芯片匹配器件232中的至少一个芯片匹配器件232固定于硬板部11、至少一个芯片匹配器件232固定于第一基板211。

一些实施例中，如图25所示，固定于硬板部11的器件均位于硬板部11朝向第一基板211的一侧，且部分器件位于第一架高板227内侧，部分器件位于第一架高板227外侧。另一些实施例中，固定于硬板部11的器件均位于硬板部11朝向第一基板211的一侧，且位于第一架高板227内侧。再一些实施例中，固定于硬板部11的器件部分位于硬板部11朝向第一基板211的一侧、部分位于硬板部11远离第一基板211的一侧。

一些实施例中，如图25所示，固定于第一基板211的器件部分位于第一基板211与硬板部11之间，部分位于第一基板211远离硬板部11的一侧。第一架高板227连接第一基板211的周缘，固定于第一基板211朝向硬板部11一侧的器件位于第一架高板227内侧。在另一些实施例中，固定于第一基板211的器件均位于第一基板211与硬板部11之间或者第一基板211远离硬板部11的一侧。

请参阅图26，图26是图2所示主控模组20在第十二实施例中的结构示意图。以下主要描述第十二实施例与前述实施例的不同，与前述实施例相同的大部分内容不再赘述。

主控模组20包括软硬结合电路板1和堆叠组件2。软硬结合电路板1包括硬板部11及连接硬板部11的第一软板部12和第二软板部13。堆叠组件2堆叠于硬板部11。堆叠组件2包括分别位于硬板部11两侧的上堆叠部分2a和下堆叠部分2b。

上堆叠部分2a包括第一基板211、第一支撑件22a以及多个芯片231。第一基板211与硬板部11彼此间隔地堆叠设置。第一支撑件22a位于第一基板211与硬板部11之间、分别与第一基板211和硬板部11抵持。多个芯片231中的至少一个芯片231固定于硬板部11、至少一个芯片231固定于第一基板211。第一支撑件22a为第一架高板227，第一架高板227为中空结构，至少一个芯片231位于第一架高板227内侧。下堆叠部分2b包括固定于硬板部11远离第一基板211一侧的至少一个芯片231。

在本实施例中，多个芯片231中的至少一个芯片231固定于硬板部11远离第一基板211的一侧、至少一个芯片231固定于硬板部11朝向第一基板211的一侧、至少一个芯片231固定于第一基板211朝向硬板部11的一侧、至少一个芯片231固定于第一基板211远离硬板部11的一侧。也即，硬板部11的两侧均排布器件，第一基板211的两侧均排布器件，因此主控模组20集成有四层器件，器件排布密度高，主控模组20及耳机本体100的器件集成度高。

其中，上堆叠部分2a还包括第一封装层241，第一封装层241位于第一基板211远离硬板部11的一侧，且封装有至少一个芯片231。第一封装层241还可以封装有至少一个芯片匹配器件232。第一封装层241可以对固定于第一基板211远离硬板部11的一侧的器件进行全尺寸封装(如图26)或者局部封装。

请参阅图27，图27是图2所示主控模组20在第十三实施例中的结构示意图。以下主要描述第十三实施例与前述实施例的不同，与前述实施例相同的大部分内容不再赘述。

主控模组20包括软硬结合电路板1和堆叠组件2。软硬结合电路板1包括硬板部11及连接硬板部11的第一软板部12和第二软板部13。堆叠组件2堆叠于硬板部11。堆叠组件2包括分别位于硬板部11两侧的上堆叠部分2a和下堆叠部分2b。

上堆叠部分2a包括第一基板211、第二基板212、第一支撑件22a、多个第三架高柱223以及多个芯片231。第一基板211与硬板部11彼此间隔地堆叠设置。第一支撑件22a位于第一基板211与硬板部11之间、分别与第一基板211和硬板部11抵持。第二基板212位于第一基板211远离硬板部11的一侧，且与第一基板211彼此堆叠地间隔设置。多个第三架高柱223位于第二基板212与第一基板211之间、分别与第二基板212和第一基板211抵持。多个芯片231中的至少一个芯片231固定于硬板部11、至少一个芯片231固定于第一基板211、至少一个芯片231固定于第二基板212。固定于第一基板211的芯片231通过第一支撑件22a电连接硬板部11，固定于第二基板212的芯片231通过多个第三架高柱223、第一基板211以及第一支撑件22a电连接硬板部11。下堆叠部分2b包括固定于硬板部11远离第一基板211一侧的至少一个芯片231。

第一支撑件22a为第一架高板227，第一架高板227为中空结构，至少一个芯片231位于第一架高板227内侧。其中，第一架高板227为电路板结构，第一架高板227可以通过组装方式固定于硬板部11，也可以与硬板部11一体成型。第三架高柱223可采用前文描述的第二柱体2202的结构。

上堆叠部分2a还包括第一封装层241和第二封装层242。第一封装层241位于第一基板211与第二基板212之间，用于封装第一基板211与第二基板212之间的器件。第二封装层242位于第二基板212远离第一基板211的一侧，第二封装层242可以对固定于第二基板212远离第一基板211的一侧的器件进行局部封装(如图27所示)或全尺寸封装。

在本实施例中，硬板部11的两侧、第一基板211的两侧及第二基板212的两侧均排布有器件，主控模组20集成有六层器件，器件排布密度大，主控模组20及耳机本体100的器件集成度高。在其他实施例中，硬板部11、第一基板211或第二基板212中的一者或两者以上也可以单侧排布器件。

其中，第二基板212远离第一基板211的一侧可以固定有至少一个第二器件234，第二器件234为不宜进行塑封的器件，第二器件234位于第二封装层242的外侧。硬板部11上可以固定有至少一个第一器件233，第一器件233为不宜进行塑封的器件，第一器件233位于第一架高板227的外侧。

请参阅图28，图28是图2所示主控模组20在第十四实施例中的结构示意图。以下主要描述第十四实施例与前述实施例的不同，与前述实施例相同的大部分内容不再赘述。

主控模组20包括软硬结合电路板1和堆叠组件2。软硬结合电路板1包括硬板部11及连接硬板部11的第一软板部12和第二软板部13。堆叠组件2堆叠于硬板部11。堆叠组件2包括分别位于硬板部11两侧的上堆叠部分2a和下堆叠部分2b。

上堆叠部分2a包括第一基板211和第一架高板227。第一基板211与硬板部11彼此间隔地堆叠设置。第一架高板227位于第一基板211与硬板部11之间、分别与第一基板211和硬板部11抵持。下堆叠部分2b包括第二基板212和第二架高板228。第二基板212位于硬板部11远离第一基板211的一侧，且与硬板部11彼此间隔地堆叠设置。第二架高板228位于第二基板212与硬板部11之间、分别与第二基板212和硬板部11抵持。

堆叠组件2包括多个芯片231，多个芯片231中的至少一个芯片231固定于硬板部11、至少一个芯片231固定于第一基板211、至少一个芯片231固定于第二基板212。第一架高板227为中空结构，至少一个芯片231位于第一架高板227内侧。固定于第一基板211的芯片231经第一架高板227电连接硬板部11。第二架高板228为中空结构，至少一个芯片231位于第二架高板228内侧。固定于第二基板212的芯片231经第二架高板228电连接硬板部11。

在本实施例中，主控模组20通过第一架高板227将第一基板211固定于硬板部11的一侧，通过第二架高板228将第二基板212固定于硬板部11的另一侧，从而形成三层电路板的堆叠结构，器件可以灵活排布于这三层电路板的单侧或双侧，形成至少三层器件的堆叠结构，因此主控模组20的器件排布密度大、集成度高。

示例性的，如图28所示，硬板部11的两侧均固定有至少一个芯片231和至少一个芯片匹配器件232，第一基板211的两侧均固定有至少一个芯片231和至少一个芯片匹配器件232，第二基板212朝向硬板部11的一侧固定有至少一个芯片231和至少一个芯片匹配器件232，主控模组20形成五层器件的堆叠结构。

请参阅图29，图29是图2所示主控模组20在第十五实施例中的结构示意图。以下主要描述第十五实施例与前述实施例的不同，与前述实施例相同的大部分内容不再赘述。

在本实施例中，第二基板212远离硬板部11的一侧也可以固定有至少一个芯片231和至少一个芯片匹配器件232，主控模组20形成六层器件的堆叠结构。主控模组20还包括第一封装层241，第一封装层241位于第二基板212远离硬板部11的一侧，第一封装层241可以对固定于第二基板212远离硬板部11的一侧的器件进行局部封装(如图29所示)或全尺寸封装。

请参阅图30，图30是图2所示主控模组20在第十六实施例中的结构示意图。以下主要描述第十六实施例与前述实施例的不同，与前述实施例相同的大部分内容不再赘述。

主控模组20包括第一基板211、第二基板212、软硬结合电路板1以及多个芯片231。软硬结合电路板1包括硬板部11及连接硬板部11的第一软板部12和第二软板部13，硬板部11为中空结构，硬板部11位于耳塞部1002(参阅图4)，第一软板部12位于耳塞部1002且一端连接硬板部11，第二软板部13的一端连接硬板部11、另一端延伸至耳柄部1001(参阅图4)。

第一基板211与第二基板212彼此间隔地堆叠设置，硬板部11固定于第一基板211与第二基板212之间。多个芯片231中的至少一个芯片231固定于第一基板211，多个芯片231中的至少一个芯片231固定于第二基板212，至少一个芯片231位于硬板部11内侧，固定于第一基板211及第二基板212的芯片231电连接硬板部11。

在本实施例中，软硬结合电路板1的硬板部11作为第一基板211与第二基板212之间的架高结构，使第一基板211与第二基板212之间形成间距，第一基板211的一侧或两侧、以及第二基板212的一侧或两侧上均可以排布器件，因此主控模组20集成有堆叠设置的至少两层器件，从而具有较大的器件排布密度，主控模组20及耳机本体100的器件集成度高。

示例性的，图30所示实施例中，第一基板211的两侧均排布有至少一个芯片231和至少一个芯片匹配器件232，第二基板212的两侧均排布有至少一个芯片231和至少一个芯片匹配器件232。第一基板211和/或第二基板212上还可以排布不宜塑封的器件。

请参阅图31，图31是图2所示主控模组20在第十七实施例中的结构示意图。以下主要描述第十七实施例与前述实施例的不同，与前述实施例相同的大部分内容不再赘述。

本实施例中，主控模组20还包括第一封装层241、第二封装层242、第三封装层243以及第四封装层244。第一封装层241位于第一基板211朝向第二基板212的一侧，第一封装层241位于硬板部11的内侧。第一封装层241封装有至少一个芯片231，还可以封装有至少一个芯片匹配器件232。第二封装层242位于第一基板211远离第二基板212的一侧，第二封装层242封装有至少一个芯片231，还可以封装有至少一个芯片匹配器件232。第一基板211远离第二基板212的一侧上还可以固定有至少一个第一器件233，第一器件233为不宜塑封的器件，第一器件233位于第二封装层242的外侧。

第三封装层243位于第二基板212朝向第一基板211的一侧，第三封装层243位于硬板部11的内侧。第三封装层243封装有至少一个芯片231，还可以封装有至少一个芯片匹配器件232。第四封装层244位于第二基板212远离第一基板211的一侧，第四封装层244封装有至少一个芯片231，还可以封装有至少一个芯片匹配器件232。第二基板212远离第一基板211的一侧上还可以固定有至少一个第二器件234，第二器件234为不宜塑封的器件，第二器件234位于第四封装层244的外侧。

请参阅图32，图32是图2所示主控模组20在第十八实施例中的结构示意图。以下主要描述第十八实施例与前述实施例的不同，与前述实施例相同的大部分内容不再赘述。

主控模组20包括第一基板211、第二基板212、第三基板213、软硬结合电路板1、多个第一架高柱221以及多个芯片231。软硬结合电路板1包括硬板部11及连接硬板部11的第一软板部12和第二软板部13，硬板部11为中空结构。第一基板211与第二基板212彼此间隔地堆叠设置，硬板部11固定于第一基板211与第二基板212之间。第三基板213位于第一基板211远离第二基板212的一侧，第三基板213与第一基板211彼此间隔地堆叠设置，多个第一架高柱221固定于第三基板213与第一基板211之间。第一架高柱221可参阅前文中第二柱体2202(参阅图8)的相关描述。

第一基板211的两侧、第二基板212的两侧及第三基板213的两侧均分布有至少一个芯片231和至少一个芯片匹配器件232。固定于第三基板213的器件经多个第一架高柱221及第一基板211电连接硬板部11。

主控模组20还包括第一封装层241、第二封装层242、第三封装层243、第四封装层244以及第五封装层245。第一封装层241位于第一基板211朝向第二基板212的一侧，第一封装层241位于硬板部11的内侧，第一封装层241封装有至少两个器件。第二封装层242位于第一基板211与第三基板213之间，第二封装层242封装多个第一架高柱221以及位于第一基板211与第三基板213之间的器件。第三封装层243位于第三基板213远离第一基板211的一侧，第三封装层243封装有至少两个器件。第三基板213远离第一基板211的一侧还可以固定有至少一个第一器件233，第一器件233为不宜塑封的器件，第一器件233位于第三封装层243的外侧。

第四封装层244位于第二基板212朝向第一基板211的一侧，第四封装层244位于硬板部11的内侧。第三封装层243封装有至少两个器件。第五封装层245位于第二基板212远离第一基板211的一侧，第五封装层245封装有至少两个器件。第二基板212远离第一基板211的一侧上还可以固定有至少一个第二器件234，第二器件234为不宜塑封的器件，第二器件234位于第五封装层245的外侧。

在本实施例中，主控模组20包括堆叠设置的三层电路板(第一基板211、第二基板212及第三基板213)，各电路板的两侧均能够排布器件，从而集成有六层器件，器件排布密度大，主控模组20及耳机本体100的器件集成度高。

以上，仅为本申请的具体实施例，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内；在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。因此，本申请的保护范围应以权利要求的保护范围为准。