1.一种基于fpga的数字复分方法，其特征是包括以下步骤：
步骤1、通过轮询的方式对每一个支路数据进行复接；
步骤2、将异步的slip协议帧从新进行同步的hdlc帧封帧处理后使其变为hdlc帧结构数据；
步骤3、fpga完成数据的接入及链路层协议hdlc帧的解帧封帧，并完成多业务的数字复分接功能。
2.根据权利要求1所述的一种基于fpga的数字复分方法，其特征在于，所述步骤1进一步包括：
通过轮询的方式对每一个支路数据进行复接，复接后其顺序是：第一路的第一帧，第二路的第一帧，第三路的第一帧，第四路的第一帧，第一路的第二帧，第二路的第二帧，依次类推；第一帧依次取过之后，再循环取以后的各个帧；先对数据原有hdlc/slip帧进解帧处理，提取净荷后加入端口类型标签及端口号标签再进行hdlc封帧处理，然后再统一按hdlc帧复分接；
轮询周期定义为服务器按照门限服务规则依次对所有的数据帧完成轮询操作所花费的平均时间值：
式中，tm表示轮询操作的总时长，t0表示轮询操作的空闲时长，nep表示轮询的周期总数；
从上一次调度实例起，遍历后面的每个实例；若所有实例已被遍历过一次，则将初始权重值设定为所有实例权重的最大公约数，并从头开始遍历；若初始权重值小于等于0，则将其重置为所有实例的最大权重值，直到遍历的实例的权重大于等于初始权重值时结束，此时实例为需调度的实例。
3.根据权利要求2所述的一种基于fpga的数字复分方法，其特征在于，所述步骤2进一步包括：
对hdlc帧结构数据进行按帧复接的业务复分接处理，以达到多业务复分接的目标；对其原始的slip协议帧进行解帧处理后再经过hdlc同步封帧处理后与e1口、k口等业务数据一起参与多业务复分接器的按帧复接传送；
在帧定位器捕获帧同步码时会产生漏同步事件，计算该漏同步事件的概率：
式中，pe表示帧定位码组每个码元发生错误的概率，n表示帧同步码的码元位数；
根据漏同步事件的概率pl和帧频率fs得出平均失步间隔时间：
式中，ts表示帧周期，其余各符号含义同上。
4.根据权利要求1所述的一种基于fpga的数字复分方法，其特征在于，所述步骤3进一步包括：
模拟语音信号经过转换成pcm话音码流后，经过定长的hdlc封帧处理后与e1口、k口等业务数据一起参与多业务复分接器的按帧复接传送；fpga完成数据的接入及链路层协议hdlc帧的解帧封帧，并完成多业务的数字复分接功能；cpu完成hdlc帧到以太网帧的互相转换及系统的配置管理功能；接口电路完成物理线路的适配以及数据同步、时钟恢复等功能，向fpga提供有效的数据信号及同步时钟信号；最后向对外提供各种接口，与骨干网、移动网、末端子网相连，实现多种网络的融合。
5.根据权利要求1所述的一种基于fpga的数字复分方法，其特征在于，包括以下模块：
用于对每一个支路数据进行复接的第一模块；
用于将异步的slip协议帧从新进行同步的hdlc帧封帧处理后使其变为hdlc帧结构数据的第二模块；
用于完成数据的接入及链路层协议hdlc帧的解帧封帧，并完成多业务的数字复分接功能的第三模块。
6.根据权利要求5所述的一种基于fpga的数字复分方法，其特征在于：
所述第一模块进一步通过轮询的方式对每一个支路数据进行复接，复接后其顺序是：第一路的第一帧，第二路的第一帧，第三路的第一帧，第四路的第一帧，第一路的第二帧，第二路的第二帧，依次类推；第一帧依次取过之后，再循环取以后的各个帧；先对数据原有hdlc/slip帧进解帧处理，提取净荷后加入端口类型标签及端口号标签再进行hdlc封帧处理，然后再统一按hdlc帧复分接；
轮询周期定义为服务器按照门限服务规则依次对所有的数据帧完成轮询操作所花费的平均时间值：
式中，tm表示轮询操作的总时长，t0表示轮询操作的空闲时长，nep表示轮询的周期总数；
从上一次调度实例起，遍历后面的每个实例；若所有实例已被遍历过一次，则将初始权重值设定为所有实例权重的最大公约数，并从头开始遍历；若初始权重值小于等于0，则将其重置为所有实例的最大权重值，直到遍历的实例的权重大于等于初始权重值时结束，此时实例为需调度的实例；
所述第二模块进一步对hdlc帧结构数据进行按帧复接的业务复分接处理，以达到多业务复分接的目标；对其原始的slip协议帧进行解帧处理后再经过hdlc同步封帧处理后与e1口、k口等业务数据一起参与多业务复分接器的按帧复接传送；
在帧定位器捕获帧同步码时会产生漏同步事件，计算该漏同步事件的概率：
式中，pe表示帧定位码组每个码元发生错误的概率，n表示帧同步码的码元位数；
根据漏同步事件的概率pl和帧频率fs得出平均失步间隔时间：
式中，ts表示帧周期，其余各符号含义同上；
所述第三模块进一步将模拟语音信号经过转换成pcm话音码流后，经过定长的hdlc封帧处理后与e1口、k口等业务数据一起参与多业务复分接器的按帧复接传送；fpga完成数据的接入及链路层协议hdlc帧的解帧封帧，并完成多业务的数字复分接功能；cpu完成hdlc帧到以太网帧的互相转换及系统的配置管理功能；接口电路完成物理线路的适配以及数据同步、时钟恢复等功能，向fpga提供有效的数据信号及同步时钟信号；最后向对外提供各种接口，与骨干网、移动网、末端子网相连，实现多种网络的融合。
7.根据权利要求6所述的一种基于fpga的数字复分方法，其特征在于：所述第三模块进一步包括用于将数字信号进行编码的编码模块；用于将电流信号转换为数字信号、同时传输至编码模块的转换模块；用于检测电路信号转换过程中是否出现偏差的缓冲检测模块；以及用于当转换信号出现错误时或者在编码解码工作时码数出现误差时进行更正并重新进行工作的复位模块。
8.根据权利要求7所述的一种基于fpga的数字复分方法，其特征在于：
所述编码模块进一步包括收发器u1、收发器u2、电阻r1、电阻r2、电阻r3、电阻r4、光电耦合器e1、光电耦合器e2；所述收发器u1的2号管脚与所述电阻r1的一端连接，所述收发器u1的3号管脚与所述电阻r1的另一端连接，所述收发器u1的1号管脚输出电源电压，所述收发器u1的4号管脚接地，所述收发器u1的5号管脚同时与电容c1的一端和所述光电耦合器e1的4号管脚连接；所述收发器u2的7号管脚与所述电阻r3的一端连接，所述收发器u2的6号管脚与所述电阻r3的另一端连接，所述收发器u2的8号管脚输出电源电压，所述收发器u1的5号管脚接地，所述收发器u1的4号管脚同时与所述电容c2的一端和所述光电耦合器e2的6号管脚连接；所述光电耦合器e1的6号管脚输入工作电压，所述光电耦合器e1的1号管脚与所述电阻r2的连接，所述光电耦合器e2的4号管脚接地，所述光电耦合器e2的1号管脚与所述电阻r4连接；所述电容c1的另一端与和所述电容c2的另一端连接且输入工作电压，所述收发器u1的6号管脚、7号管脚与所述收发器u2的2号管脚、3号管脚连接且输入芯片电压。
9.根据权利要求7所述的一种基于fpga的数字复分方法，其特征在于：
所述转换模块进一步包括数模转换器u3、二极管d1、二极管d2、电容c3、电容c4、放大器u4、电容c5、三极管q1、电阻r5、电容c6、二极管d3、电阻r6、电容c7、变压器t1；所述数模转换器u3的8号管脚输入工作电压，所述数模转换器u3的6号管脚接地，所述数模转换器u3的7号管脚与所述二极管d1的正极连接，所述二极管d1的负极同时与所述二极管d2的正极和所述电容c3的一端连接，所述二极管d2的负极同时与所述电容c4的一端和所述放大器u4的3号管脚连接，所述电容c3的另一端和所述电容c4的另一端连接且接地；所述放大器u4的4号管脚与1号管脚连接、并且同时与所述电容c5的一端、所述电阻r6的一端和所述电阻r5的一端连接，所述放大器u4的4该管脚接地，所述放大器u4的8号管脚输入工作电压；三极管q1的基极与所述电容c5的另一端连接，所述三极管q1的发射极同时与所述二极管d3的正极和所述电容c6的一端连接，所述电阻r5的另一端同时与所述电容c6的另一端和所述二极管d3的负极连接且接地，所述变压器t1的负极输出端与所述三极管q1的集电极连接，所述变压器t1的正极输出端同时与所述电阻r6的另一端和所述电容c7的一端连接，所述电容c7的另一端接地。
10.根据权利要求7所述的一种基于fpga的数字复分方法，其特征在于：
所述缓冲检测模块进一步包括二极管d4、二极管d5、二极管d6、二极管d7、电容c8、电容c9、电容c10、电容c11、电阻r7、电阻r8、电阻r9、三极管q2、三极管q3、三极管q4；其中所述二极管d4的正极接收信号，所述二极管d4的负极同时与所述电阻r7的一端、所述电容c10的一端和所述三极管q3的基极连接，所述三极管q3的发射极同时与所述电容c9的一端、所述电阻r9的一端和所述三极管q4的发射极连接，所述电容c9的另一端与所述二极管d5的负极连接，所述二极管d5的正极同时与所述电阻r7的另一端和所述电容c8的一端连接，所述三极管q3的集电极同时与所述三极管q2的基极、所述三极管q2的集电极、所述电容c8的另一端和所述二极管d7的正极连接且输出，所述三极管q2的发射极同时与所述电容c11的一端、所述电阻r8的另一端和所述二极管d6的正极连接，所述三极管q4的基极同时与所述电容c11的另一端和所述电阻r8的另一端连接，所述三极管q4的集电极同时与所述二极管d7的负极和所述电容c10的另一端连接，所述二极管d6的负极与所述电阻r9的另一端连接且接地；
所述复位模块进一步包括与非门f1、与非门f2、与非门f3、与非门f4、与非门f5、二极管d8、二极管d9、二极管d10、三极管q5、电阻r10、电阻r11、电阻r12、电容c12、电容c13、电解电容c12，端口j1；所述与非门f1的输出端与所述二极管d8的正极连接，所述二极管d8的负极同时与所述二极管d9的负极和所述电阻r10的一端连接，所述二极管d9的正极与所述与非门f2的输入端连接，所述与非门f2的输出端同时与所述与非门f3的输入端和所述与非门f4的输出端连接，所述三极管q5的基极同时与所述电阻r10的另一端和所述电阻r11的一端连接，所述三极管q5的发射极与所述电阻r11的另一端连接且接地，所述三极管q5的集电极同时与所述电容c12的一端和所述电容c13的一端连接，所述电容c12的另一端接地且输入电源电压，所述与非门f4的输入端与所述与非门f5的输出端连接，所述与非门f5的输入端同时与所述电解电容c14的正极、所述二极管d10的正极和所述电阻r12的一端连接，所述电解电容c14的负极与接口j1的2号管脚连接且接地，所述电阻r12的另一端与所述二极管d10的负极连接且输入电源电压，所述端口j1的1号管脚接地。