同步冗余的BTM的制作方法

本发明涉及铁路行业的列车控制领域，特别涉及提高btm数字部分对于应答器信息处理的可靠性和可用性，保证多系板卡对外输出用户报文的一致性和同步性。

背景技术：

随着国内轨道交通的飞速发展，btm作为车载设备中重要一环，对列车的定位起到了关键的作用，由btm可靠性导致的系统不可用问题比例居高不下。所以提高btm的可靠性和可用性，成为了设备供应商努力的方向。

传统btm的a/b系相互独立，分别通过通信接口与atp/vobc进行通信。btm的此种结构存在两个方面的不足。

1)btm的a/b系之间没有同步关系，彼此是相互独立的。由于btm两系独立，并分别与atp建立通信链接，同步的基本保证依靠两个上行链路信息接收通道的天然同步性。在环境存在干扰、解码失败或者两系解码时间差异、cpu线程相差较大情况下，btm两系之间在同一周期发送给atp的数据不一致的可能性上升。此时如果atp切换btm工作系，系统的可用性大大降低。

2)btm的a/b系没有对两路非可信通道的应答器信息通道的接收数据进行冗余处理，实际上降低了2个物理通道的冗余效果。

技术实现要素：

本发明提出了一种btm新架构方案，解决了btm两系通信异步和应答器上行链路接收通道信息没有冗余的问题。

本发明提供一种同步冗余的btm，所述btm中新增冗余通信总线，并交叉连接btm的a/b系处理器和2个应答器信息通道；

所述a/b系处理器和2个应答器信息通道的交叉连接，a/b系处理器分别同时接收到应答器信息通道1和应答器信息通道2的信息，当发生单通道故障时，也能保障a/b系处理器可靠接收到应答器信息；

所述a/b系之间通过该冗余通信总线连接，进行数据共享，每条总线传递的数据内容相同，物理独立，当总线单一故障时，不影响整体功能；

所述a/b系处理器在自身应答器信息通道接口接收到应答器信息，同时通过冗余通信总线接收到包含时间戳信息的另一系应答器信息，所述a/b系处理器将所有信息按照一定原则处理后，得到真正的应答器信息序列；

即使在信息通道的物理冗余失效，并且由于各种原因导致的a/b系处理器任一系解码失败的情况下，a/b系处理器仍能通过冗余通信总线，将自身接收到的应答器信息共享，提高对信息接收的冗余处理；

在atp和btm之间采用多处理器单链路技术，即多个btm处理器在同一个通信周期内各自产生发送给atp的通信信息，并在发送给atp之前，通过内部冗余通信总线交互保证发送给atp的信息一致。

本发明带来如下的技术效果：btm一系在与atp通信时发送故障，或者btm一系自身故障而不能完成正常功能时，btm可自动切换到另一系工作，并保证接收信息的顺序无误。

附图说明

图1为本发明新型btm架构的逻辑结构图；

图2为本发明同步冗余机制的应答器信息数据流向与主要的功能处理模块；

图3为(以单块处理器模块为主体的)应答器信息的数据流同步简图。

具体实施方式

下面结合具体实施例对本发明进行详细的说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不已任何形式限制本发明。应该指出的是，对本领域的普通技术人员来讲，在不脱离发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。

应答器上行链路的接收通道信息没有冗余的问题，主要是指在列车经过地面应答器时，btm的a/b系可能出现一系解码成功，一系解码失败的情况；通信异步问题，主要是指由各种问题导致的btm的a/b两系与atp(即车载列控主机单元)通信的不一致性。

本申请的新型btm架构新增冗余通信总线，并交叉连接a/b系的处理器(各系处理器也即单块处理器模块，表现为处理器板1、2)和2个应答器信息通道，如图1所示。

新型btm同步冗余机制是建立在通信的基础之上的，a/b系之间通过冗余的同步总线进行数据共享，采用冗余通信总线连接，每条总线传递的数据内容相同，物理独立，总线单一故障时，不影响整体功能。

图2中展示了同步冗余机制的应答器信息数据流向与主要的功能处理模块。

图2中每系的处理器板(即a/b系的处理器模块)包括应答器信息处理模块、内部同步模块、fifo管理模块和外部同步模块，对于单个btm而言，仅包含一个内部同步模块和一个外部同步模块。其中，应答器信息处理模块获取上行链路信号并进行解码，解码成功后通过内部同步模块将解码结果相互通知给另外一块处理器模块，经过信息比对处理后(包括本地的应答器信息和同步总线获取的应答器信息)，将应答器信息存入fifo，即内部同步模块根据应答器的报文内容以及生成时间对本地应答器信息和异地板卡(来自另一系)的同步应答器信息进行比对和排序，滤除相同的报文，调整不同的报文入fifo的顺序；而外部同步模块则根据与车载列控主机单元的通信情况，将应答器信息从fifo中读出并组帧发送给车载列控主机单元，主要是通过同步通信的方式，同步读取fifo的操作。

图3中展示了以单块处理器模块(即单系处理器板)为主体，应答器信息的数据流同步简图，单块处理器模块的应答器信息来源主要有两个：一是btm的天线设备通过能量信号将地面应答器激活，应答器通过上行链路以fsk的形式传递应答器原始码源信息，该块处理器模块通过对fsk信息进行滤波解调，并解码，将原始码信息解析成用户报文信息；另外一个是，当另一块处理器模块解码成功后会将解码结果发送到总线上，这样处理器模块应答器信息的另一个来源就是总线。

图3中的切换逻辑(指同步输出)主要是根据自身的解码情况和从总线上获取的应答器信息综合判断哪一条信息具有合法性；其逻辑概况如下两条：

a.报文内容相同，则采用本地的解码结果；

b.报文内容不同，则按照时间戳进行应答器信息的时间排序。

另外，本发明中，单个btm可对接两个不同的车载列控主机单元(未给具体示例图)，例如其中的两块处理器板(例如属于a系处理器模块)与atp/vobc连接，另外两块(属b系)与lkj连接(即图2中的atp为示意，其可以代表vobc/lkj)，这样就增强了btm设备的扩展性与通用性；该4个处理器模块之间的应答器信息是通过同步总线进行应答器信息的冗余共享的，为每个处理器模块增加了一个应答器信息的来源。其中，内部同步模块保证了btm对atp/vobc和lkj的应答器信息的输出的一致和同步，而外部同步模块可以根据atp/vobc和lkj等的不同需求进行配置，使得处理逻辑基本一致。

下面具体介绍本发明架构的突出优点。

1、应答器信息冗余功能(内部同步模块)：

1)物理冗余：

增加a/b系处理器和2个应答器信息通道的交叉连接。a/b系处理器分别同时接收到应答器信息通道1和应答器信息通道2的信息。

在此种结构下，2个应答器信息通道发生单通道故障，也可以保障a/b系处理器可靠接收到应答器信息。此种架构为应答器信息通道的物理冗余。

2)逻辑冗余：

a/b系处理器通过冗余通信总线(例如can总线)连接，单个总线故障不影响系统可用性。

a/b系处理器通过冗余通信总线同步两者的时钟。

a/b系处理器在接收到任一链路通道信息时，除自身使用外，还将信息标记时间戳后通过冗余通信总线将携带时间戳信息的应答器信息发送给对方。

a/b系处理器在自身应答器信息通道接口接收到应答器信息，同时通过冗余通信总线接收到包含时间戳信息的另一系应答器信息。a/b系处理器将所有信息按照一定原则处理后，得到真正的应答器信息序列。

即使在信息通道的物理冗余失效，并且由于各种原因导致的a/b系处理器任一系解码失败的情况下，a/b系处理器仍可以通过冗余通信总线，将自身接收到的应答器信息共享，最大限度的提高对信息接收的冗余处理。

2、btm双(多)处理器单链路通信技术

本发明为简化atp对多信息通道(链路)处理的复杂度，在atp和btm之间采用多处理器单链路技术。

对于应答器信息的接收方atp(可为多个，如vobc/lkj)来说，尽管通信的物理通道有2条或者多条，采用此种技术后，atp如同是只对单个btm核心通信(单链路，可理解为针对fifo管理模块)，因而避免了处理多链路通道信息的复杂性，即atp的需求通过外部同步模块来配置，不需要自己再对多通道信息进行复杂处理。

对于btm实现而言，btm的多处理器(模块)通过内部冗余通信总线或者外部通信总线的物理冗余，每个btm处理器模块都能够接收到由不同通信接口收到的atp信息。单个btm综合各个物理通道得到的通信信息，过滤掉冗余的通信信息，在逻辑上相当于接收到了同一个atp大脑(由外部同步模块处理后发给fifo)发送过来的信息。

另一方面，多个btm处理器在同一个通信周期内各自产生发送给atp的通信信息，并在发送给atp之前，通过内部冗余通信总线交互(内部同步模块)保证发送给atp的信息一致，再通过各个物理通信接口发送给各atp，使各atp感觉像是接收来自同一个btm大脑的信息，而不同的通信接口只是信息的物理冗余通道。

本发明的技术方案带来如下的技术效果：

其直接效果就是实现了btm的a/b系之间应答器信息的冗余和同步；应答器信息冗余主要体现在为一系处理器模块增加了一条应答器信息的来源，并必要时逻辑上采信了另一系处理器模块的解码信息；通信同步主要体现在btm的a/b系对atp单元的应答器信息的输出的同步性，避免了由于系间不同步而产生的btm的通信接口不一致情况。

以上所述仅为本新方案的较佳实施案例而已，并非用于限定本新方案的保护范围。凡在本新方案的精神和原则之内所作的任何修改、等同替换、改进等，均应包含在本新方案的保护范围之内。