一种基于BISS-C的控制方法、装置及通信系统与流程

本申请涉及通信技术领域，具体而言，涉及一种基于biss-c的控制方法、装置及通信系统。

背景技术：

biss通信协议是一种全双工同步串行总线通信协议，专门为满足实时、双向、高速的传感器通信而设计。biss通信协议目前的版本是biss-c，在伺服系统中，编码器大多使用biss-c协议。在biss-c协议中，通信双方分别为主站和从站，编码器作为从站，而伺服驱动器或者运动控制器作为主站，主站通过biss-c协议读取编码器采集的位置信息。biss-c协议分为传感器模式和寄存器模式两种通信方式，传感器模式下主站只能读取到从站发送的传感器信息，而寄存器模式下可以获取到从站所有开放的信息以及设置从站参数。

在目前的现有技术中，一般采用的方案是通过现场可编程逻辑门阵列(fieldprogrammablegatearray，fpga)或专用的biss-c芯片将biss-c数据解码后通过高速接口(如hssi)传输给主站，或者主站使用支持biss-c接口的处理器。在biss-c协议的多从机组网(multi-slavenetworking)方式下，其通信连接关系如图1所示。而使用fpga或者专用biss-c芯片将会导致整个通信方案的成本较高。在一些其他的方案中，是利用微控制单元(microcontrollerunit，mcu)的输入输出(io)口模拟biss-c通信过程中的ma信号等，这样的模拟效果性能较差，且mcu的资源占用率高；或者，选择内置biss-c接口外设的mcu，这样存在的问题是mcu的选择受限，且成本较高。

技术实现要素：

本申请实施例的目的在于提供一种基于biss-c的控制方法、装置及通信系统，能够极大改善现有技术中存在的问题。

第一方面，本申请提供一种基于biss-c的控制方法，应用于主站芯片，其中，所述主站芯片包括直接存储器访问dma模块、脉冲宽度调制pwm模块和串行外设接口spi模块，所述pwm模块包括第一pwm模块和第二pwm模块，所述方法包括：

通过预配置的dma模块控制第一pwm模块和第二pwm模块向外部的通信接口发送信号，以控制所述主站芯片工作于biss-c协议的寄存器模式；其中，第一pwm模块向所述通信接口的第一逻辑数据输入端和所述spi模块的时钟端输出方波信号，第二pwm模块向所述通信接口的第二逻辑数据输入端输出具有预设变化的电平信号，所述预设变化的电平信号是根据对待发送的数据进行转换后获得；

通过所述spi模块的miso端接收所述通信接口的第一逻辑数据输出端发来的数据信号。

在上述方案中，主站芯片通过第一pwm模块发送biss-c协议中的ma信号，通过第二pwm模块发送biss-c协议中的mo信号，通过spi模块的miso端接收biss-c协议中的sl信号，从而控制主站芯片工作于寄存器模式。该方案可以应用于绝大多数的处理芯片，通用性强，而且整个通信过程不需要其他外围的电路或者芯片进行转换，硬件成本极大降低；同时，在通信过程中，主站芯片只需要简单的触发和解析，收发过程均由dma实现，最大程度地降低了主站芯片的处理负荷，资源占用率低。

可选的，在通过所述spi模块的miso端接收所述通信接口的第一逻辑数据输出端发来的数据信号之前，所述方法还包括：通过预配置的dma模块控制第一pwm模块和第二pwm模块向外部的通信接口发送信号，以控制所述主站芯片工作于biss-c协议的传感器模式；其中，第一pwm模块向所述通信接口的第一逻辑数据输入端和所述spi模块的时钟端输出占空比为1:1的方波信号，第二pwm模块向所述通信接口的第二逻辑数据输入端输出持续的低电平信号。

在上述方案中，主站芯片通过第一pwm模块发送biss-c协议中的ma信号，同时将第二pwm模块的输出拉低，从而控制主站芯片工作于传感器模式。

可选的，在通过预配置的dma模块控制第一pwm模块和第二pwm模块向外部的通信接口发送信号之前，所述方法还包括：将定时器模块配置为：定时器模块的第一通道和第二通道分别对应输出至第一pwm模块和第二pwm模块；将dma模块配置为：存储器为增量模式，数据传输方向为存储器到外设，存储器地址为第一数组和第二数组所在的地址，其中，第一数组为第一pwm模块的关联数组，第二数组为第二pwm模块的关联数组；将spi模块配置为：spi模块为主站模式，spi模块的时钟为从站输入模式，spi模块的dma数据接收功能启用。

第二方面，本申请提供一种基于biss-c的控制方法，应用于主站芯片，其中，所述主站芯片包括dma模块、pwm模块和spi模块，所述spi模块配置为从站模式，所述方法包括：

通过预配置的dma模块控制pwm模块和spi模块向外部的通信接口发送信号，以控制所述主站芯片工作于biss-c协议的寄存器模式；其中，所述pwm模块向所述通信接口的第一逻辑数据输入端和所述spi模块的时钟端输出方波信号，所述spi模块的miso端向所述通信接口的第二逻辑数据输入端输出具有预设变化的电平信号，其中，所述预设变化的电平信号是根据对待发送的数据进行转换后获得；

通过所述spi模块的mosi端接收所述通信接口的第一逻辑数据输出端发来的数据信号。

在上述方案中，主站芯片通过pwm模块发送biss-c协议中的ma信号，通过spi模块的miso端发送biss-c协议中的mo信号，通过spi模块的mosi端接收biss-c协议中的sl信号，从而控制主站芯片工作于寄存器模式。

可选的，在通过所述spi模块的mosi端接收所述通信接口的第一逻辑数据输出端发来的数据信号之前，所述方法还包括：通过预配置的dma模块控制pwm模块和spi模块向外部的通信接口发送信号，以控制所述主站芯片工作于biss-c协议的传感器模式；其中，所述pwm模块向所述通信接口的第一逻辑数据输入端和所述spi模块的时钟端输出占空比为1:1的方波信号，所述spi模块的miso端向所述通信接口的第二逻辑数据输入端输出持续的低电平信号。

在上述方案中，主站芯片通过pwm模块发送biss-c协议中的ma信号，同时将spi模块的miso端的输出拉低，从而控制主站芯片工作于传感器模式。

第三方面，本申请提供一种基于biss-c的控制装置，配置于主站芯片，其中，所述主站芯片包括dma模块、pwm模块和spi模块，所述pwm模块包括第一pwm模块和第二pwm模块，所述装置包括：

第一控制模块，用于通过预配置的dma模块控制第一pwm模块和第二pwm模块向外部的通信接口发送信号，以控制所述主站芯片工作于biss-c协议的寄存器模式；其中，第一pwm模块向所述通信接口的第一逻辑数据输入端和所述spi模块的时钟端输出方波信号，第二pwm模块向所述通信接口的第二逻辑数据输入端输出具有预设变化的电平信号，所述预设变化的电平信号是根据对待发送的数据进行转换后获得；

第一接收模块，用于通过所述spi模块的miso端接收所述通信接口的第一逻辑数据输出端发来的数据信号。

第四方面，本申请提供一种基于biss-c的控制装置，配置于主站芯片，其中，所述主站芯片包括dma模块、pwm模块和spi模块，所述装置包括：

第二控制模块，用于通过预配置的dma模块控制pwm模块和spi模块向外部的通信接口发送信号，以控制所述主站芯片工作于biss-c协议的寄存器模式；其中，所述pwm模块向所述通信接口的第一逻辑数据输入端和所述spi模块的时钟端输出方波信号，所述spi模块的miso端向所述通信接口的第二逻辑数据输入端输出具有预设变化的电平信号，其中，所述预设变化的电平信号是根据对待发送的数据进行转换后获得；

第二接收模块，用于通过所述spi模块的mosi端接收所述通信接口的第一逻辑数据输出端发来的数据信号。

第五方面，本申请提供一种基于biss-c的通信系统，包括：主站芯片和通信接口，其中，所述主站芯片包括dma模块、pwm模块和spi模块，所述pwm模块包括第一pwm模块和第二pwm模块，所述第一pwm模块的输出端与所述通信接口的第一逻辑数据输入端连接，所述第二pwm模块的输出端与所述通信接口的第二逻辑数据输入端连接，所述spi模块的miso端与所述通信接口的第一逻辑数据输出端连接；

所述主站芯片用于通过预配置的dma模块控制第一pwm模块和第二pwm模块向外部的通信接口发送信号，以控制所述主站芯片工作于biss-c协议的寄存器模式；其中，第一pwm模块向所述通信接口的第一逻辑数据输入端和所述spi模块的时钟端输出方波信号，第二pwm模块向所述通信接口的第二逻辑数据输入端输出具有预设变化的电平信号，所述预设变化的电平信号是根据对待发送的数据进行转换后获得；

所述通信接口用于对所述信号进行处理，并将处理后的信号传输给相连的从站设备；以及用于对相连的从站设备发来的数据信号进行处理，并将处理后的数据信号通过第一逻辑数据输出端输出至所述spi模块；

所述主站芯片还用于通过所述spi模块接收所述数据信号。

可选的，所述主站芯片还用于：通过预配置的dma模块控制第一pwm模块和第二pwm模块向外部的通信接口发送信号，以控制所述主站芯片工作于biss-c协议的传感器模式；其中，第一pwm模块向所述通信接口的第一逻辑数据输入端和所述spi模块的时钟端输出占空比为1:1的方波信号，第二pwm模块向所述通信接口的第二逻辑数据输入端输出持续的低电平信号。

第六方面，本申请提供一种基于biss-c的通信系统，包括：主站芯片和通信接口，其中，所述主站芯片包括dma模块、pwm模块和spi模块，所述pwm模块的输出端与所述通信接口的第一逻辑数据输入端连接，所述spi模块的miso端与所述通信接口的第二逻辑数据输入端连接，所述spi模块的mosi端与所述通信接口的第一逻辑数据输出端连接；

所述主站芯片用于通过预配置的dma模块控制pwm模块和spi模块向外部的通信接口发送信号，以控制所述主站芯片工作于biss-c协议的寄存器模式；其中，所述pwm模块向所述通信接口的第一逻辑数据输入端和所述spi模块的时钟端输出方波信号，所述spi模块的miso端向所述通信接口的第二逻辑数据输入端输出具有预设变化的电平信号，其中，所述预设变化的电平信号是根据对待发送的数据进行转换后获得；

所述通信接口用于对所述信号进行处理，并将处理后的信号传输给相连的从站设备；以及用于对相连的从站设备发来的数据信号进行处理，并将处理后的数据信号通过第一逻辑数据输出端输出至所述spi模块；

所述主站芯片还用于通过所述spi模块接收所述数据信号。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为现有技术中biss-c协议的通信方案的示意图；

图2为本申请第一实施例提供的通信系统的示意图；

图3为本申请第一实施例中点对点组网下通信系统的具体连接示意图；

图4为本申请第一实施例中多从机组网下通信系统的具体连接示意图；

图5为本申请第一实施例中控制方法的流程图；

图6为本申请第二实施例中点对点组网下通信系统的具体连接示意图；

图7为本申请第二实施例中控制方法的流程图。

图标：10-主站芯片；20-通信接口；30-从站设备；11-dma模块；12-pwm模块；13-spi模块。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

第一实施例

本申请实施例提供一种通信系统，如图2所示，在该通信系统中，包括：主站芯片10和通信接口20，通信接口20能够与至少一个从站设备30相连，主站芯片10通过通信接口20与从站设备30进行biss-c通信。其中，主站芯片10包括有：直接存储器访问(directmemoryaccess，dma)模块11、脉冲宽度调制(pulsewidthmodulation，pwm)模块12和串行外设接口(serialperipheralinterface，spi)模块13。pwm模块12中包括第一pwm模块和第二pwm模块。主站芯片10可以是现有的带有dma模块、pwm模块和spi模块的处理芯片，包括但不限于数字信号处理(digitalsignalprocessor，dsp)芯片或者单片机，例如型号为stm32f407的单片机芯片；通信接口20可以是rs422接口，其可以选用ti公司生产的型号为sn65c1168e的rs422芯片，当然，也可以使用其他通信速率高于10mhz的rs422芯片或者其他全双工芯片等。

biss-c协议的组网方式包括：点对点组网(point-to-point)和多从机组网(multi-slavenetworking)。在点对点组网方式中，主站处于传感器模式时，通过通信接口向从站发出ma(master)信号，用于向从站提供时钟脉冲，然后从站返回sl(slave)信号，也即从站采集的数据信息，因此，主站能够读取到从站发送的数据信息；主站处于寄存器模式时，通过通信接口向从站发出ma信号和mo信号，mo信号中携带从站的寄存器地址、寄存器值等设置的从站参数信息，然后从站返回sl信号，因此，主站与从站能够进行双向的数据通信。

本实施例以主站芯片为stm32f407、通信接口为rs422接口为例对通信系统和控制方法进行介绍。图3示出了点对点组网下通信系统的一种具体连接示意图。其中，第一pwm模块(pwm1)的输出端与通信接口rs422的第一逻辑数据输入端(1d)连接，第二pwm模块(pwm2)的输出端与rs422的第二逻辑数据输入端(2d)连接，spi模块的miso端与rs422的第一逻辑数据输出端(1r)连接。标准的biss-c协议是差分信号，rs422用于将主站芯片的单端信号转为差分信号后发送到相连的从站，以及将从站的差分信号转为单端信号后发送给主站芯片处理，rs422与从站设备的连接可以参照现有技术。图4示出了多从机组网下通信系统的具体连接示意图，多个从站设备首尾连接，整个通信由主站发出的ma信号进行同步。

在本实施例中，使用spi模块作为biss-c协议的数据接收(用于接收从站的sl信号)，使用pwm模块作为biss-c协议的数据发送(用于向从站发送ma信号和mo信号)；其中，pwm1对应biss-c的ma功能，pwm2对应biss-c的mo功能，spi_miso对应biss-c的sl功能。

进一步的，本实施例提供一种应用于主站芯片中的控制方法，能够兼容biss-c协议的传感器模式和寄存器模式。本实施例仅以图3所示的点对点组网为例进行阐述，但对多从机组网同样适用。图5示出了该控制方法的流程图，包括如下步骤：

步骤110：对主站芯片中的定时器模块、dma模块和spi模块进行配置。

在与从站设备进行通信之前，先对主站芯片中的各个模块进行配置。在具体的配置过程中，将定时器模块配置为：定时器模块的第一通道和第二通道分别对应输出至第一pwm模块和第二pwm模块；将dma模块配置为：存储器为增量模式，数据传输方向为存储器到外设，存储器地址为第一数组和第二数组所在的地址，其中，第一数组为第一pwm模块的关联数组，第二数组为第二pwm模块的关联数组；将spi模块配置为：spi模块为主站模式，spi模块的时钟为从站输入模式，spi模块的dma数据接收功能启用。

在一个实施例中，主站芯片使用的dma模块为dma2，使用的定时器模块为tim8，使用的spi模块为spi1。在定时器模块配置时，启用tim8的ch1和ch2两个通道，分别对应输出至pwm1和pwm2；在dma配置时，启用dma2_stream2中的ch0通道，存储器地址设置为数组ma_buf和mo_buf的地址，其中，ma_buf是pwm1的输出关联数组，mo_buf是pwm2的输出关联数组，在通信过程中，只需要更改两个数组中的数据值就能够改变pwm模块的输出内容，即能够控制pwm1和pwm2的输出信号；spi1对应dma2_stream0的ch3通道。

在配置完成后，主站芯片能够与从站设备进行biss-c通信。主站芯片通过下述步骤120和步骤130控制自身工作于寄存器模式。

步骤120：通过预配置的dma模块控制第一pwm模块向通信接口的第一逻辑数据输入端和spi模块的时钟端输出方波信号。

在biss-c协议的寄存器模式下，主站需要向从站提供标准的方波信号(ma信号)。本实施例使用pwm1充当ma信号功能。在配置完成后，主站芯片通过dma模块控制pwm1向spi_clk和rs422的1d管脚输出方波信号，该方波信号用于充当ma信号功能。在上述过程中，ma_buf数组控制ma信号时序，主站芯片设置ma_buf数组，使pwm1能够输出方波信号。

在一个实施例中，在biss通信帧中的cdm信号之前，配置pwm1的dma外设数据长度以控制时钟信号脉冲数，如pwm1重载值为4，设置ma_buf所有值为2时pwm1即输出占空比为1:1的方波信号，作为biss-c的时钟信号。

步骤130：通过预配置的dma模块控制第二pwm模块向通信接口的第二逻辑数据输入端输出具有预设变化的电平信号。

在寄存器模式下，主站需要向从站提供ma信号和mo信号，本实施例使用pwm2提供mo信号的输出。在配置过程中，mo_buf为pwm2的输出关联数组，mo_buf控制mo信号时序。mo_buf的值需要根据待发送的数据(如设置的从站参数值)进行计算，然后将计算后的数据转换为pwm2的输出占空比和长度即可。例如，主站芯片向从站设备发送0x3数据，那么pwm2的输出数据需要设置二进制格式为01001100b，mo_buf数组的值为{0，1，0，0，1，1，0，0}，之后，pwm2根据mo_buf数组的值进行对应的电平信号输出。

在本实施例中，选用的pwm1和pwm2使用同一个定时器，两者的时钟是同步的，因此不需要考虑ma和mo的相位问题。

在步骤120和步骤130中，主站芯片通过控制pwm1输出方波信号(即biss-c中的ma信号)，以及控制pwm2输出占空比变化的电平信号(即biss-c中的mo信号)，从而控制该主站芯片工作于寄存器模式。

在另一实施例中，由于传感器模式下，主站只需要向从站提供ma信号即可，也就是说，主站芯片只需要pmw1输出ma信号，而pwm2的mo功能不需要使用，因此，主站芯片通过ma_buf控制pwm1输出占空比为1:1的方波信号(即biss-c中的ma信号)，以及通过mo_buf控制pwm2输出持续的低电平信号，从而控制该主站芯片工作于传感器模式。

应当理解，步骤120和步骤130没有严格的顺序先后关系，在通信过程中，主站芯片可以同时控制pwm1输出方波信号和控制pwm2输出变化的电平信号。

步骤140：通过spi模块的miso端接收通信接口的第一逻辑数据输出端发来的数据信号。

主站芯片通过spi模块的miso管脚接收rs422的1r管脚发来的数据信号，将对应的数据存储在内存中，之后，主站芯片可自行对接收到的数据进行处理。

在上述方案的具体实施过程中，主站芯片设置ma_buf数组使pwm1能够输出方波信号，并将待发送的数据转换后写入mo_buf数组相应的位置，使pwm2输出变化的电平信号，设置dma2_stream2中ch0通道的缓存大小以控制发送的方波数量，根据发送的方波数量设置dma2_stream0中ch3通道的缓存大小以控制spi1的接收数据长度。设置完成后先使能dma2_stream0的ch3通道，然后使能dma2_stream2的ch0通道，stm32f407将自行进行数据的收发操作，之后，只需要查询dma2_stream2ch0的接收寄存器标志位即可判断数据收发是否完成，在数据收发完成后主站芯片即可自行处理接收到的数据，从而实现寄存器模式下的主站芯片与从站设备的双向数据通信。而当主站芯片工作于传感器模式时，需要设置mo_buf数组使pwm2输出持续的低电平信号，其他的操作与寄存器模式完全一致。

在多从机组网时，其通信原理与上述点对点组网相同，主站芯片根据biss-c通信时序相应地设置ma_buf和mo_buf数组即可实现数据的收发，在此不做赘述。

在本实施例的通信系统中，主站芯片用于执行上述的控制方法，通过dma控制pwm1和pwm2的输出信号以控制主站芯片工作于相应的模式，通信接口通过相连的逻辑数据输入端接收pwm1和pwm2输出的信号，并对该信号进行处理，转换为差分信号后发送给相连的从站设备。在从站设备返回数据信号(sl信号)时，通信接口对从站设备返回的数据信号进行处理，转换为单端信号后发给spi模块的miso端，从而实现主站芯片与从站设备的双向数据通信。

在现有技术中，绝大部分的biss-c主站都只工作在传感器模式下，而并没有工作在寄存器模式，而且，市面上的绝大部分产品都是使用第三方的biss-c芯片转成其他信号后再和主站芯片进行交互通信，而本方案使得主站芯片可以直接和外部的从站进行通信，而不需要其他外围的电路或者芯片的转换。进一步的，在实施上述方案时，只要芯片带有spi片上外设、pwm片上外设和dma片上外设即可适用，而目前的绝大多数mcu都带有这三种片上外设，所以该方案可以应用于绝大多数mcu，通用性强。同时，除主站芯片外，上述方案只需要一块rs422收发器芯片即可实现，硬件成本极大降低。同时，在通信过程中，主站芯片只需要简单的触发和解析，收发过程均由dma实现，最大程度地降低了主站芯片的处理负荷，芯片只需处理接收到的数据即可，资源占用率低。

基于同一发明构思，本实施例还提供一种基于biss-c的控制装置，配置于上述的主站芯片，该装置包括：

第一控制模块，用于通过预配置的dma模块控制第一pwm模块和第二pwm模块向外部的通信接口发送信号，以控制主站芯片工作于biss-c协议的寄存器模式；其中，第一pwm模块向通信接口的第一逻辑数据输入端和spi模块的时钟端输出方波信号，第二pwm模块向通信接口的第二逻辑数据输入端输出具有预设变化的电平信号，预设变化的电平信号是根据对待发送的数据进行转换后获得；

第一接收模块，用于通过spi模块的miso端接收通信接口的第一逻辑数据输出端发来的数据信号。

可选的，第一控制模块还用于：通过预配置的dma模块控制第一pwm模块和第二pwm模块向外部的通信接口发送信号，以控制主站芯片工作于biss-c协议的传感器模式；其中，第一pwm模块向通信接口的第一逻辑数据输入端和spi模块的时钟端输出占空比为1:1的方波信号，第二pwm模块向通信接口的第二逻辑数据输入端输出持续的低电平信号。

上述提供的控制装置与对应的控制方法的基本原理及产生的技术效果相同，为简要描述，装置部分未提及之处，可参考方法部分中的相应内容，在此不做赘述。

第二实施例

本实施例提供一种通信系统，该通信系统与第一实施例的不同之处在于：第一实施例使用的是pwm2来实现mo功能，而本实施例使用spi模块的miso来实现mo功能。在该通信系统中，主站芯片仅包括一路pwm输出，另一路pwm输出使用spi模块替代。在点对点组网下该通信系统的一种具体连接示意图如图6所示。spi模块的miso端与通信接口的第二逻辑数据输入端(2d)连接，spi模块的mosi端与通信接口的第一逻辑数据输出端(1r)连接，其他连接关系与第一实施例一致。

在本实施例中，pwm1对应biss-c的ma功能，spi_miso对应biss-c的mo功能，spi_mosi对应biss-c的sl功能。

进一步的，本实施例提供一种应用于上述主站芯片的控制方法，具体流程图如图7所示，包括如下步骤：

步骤210：对主站芯片中的定时器模块、dma模块和spi模块进行配置。

在具体的配置过程中，将定时器模块配置为：定时器模块的第一通道对应输出至pwm模块；将dma模块配置为：存储器为增量模式，数据传输方向为存储器到外设，存储器地址为第一数组和第二数组所在的地址，其中，第一数组为pwm模块的关联数组，第二数组为spi模块的miso的关联数组；将spi模块配置为：spi模块为从站模式，spi模块的时钟为从站输入模式，spi模块的dma数据发送功能和数据接收功能启用。

在一个实施例中，主站芯片使用的dma模块为dma2，使用的定时器模块为tim8，使用的spi模块为spi1。在定时器模块配置时，启用tim8的ch1通道，对应输出至pwm1；在dma配置时，启用dma2_stream2中的ch0、dma2_stream0中的ch3和dma2_stream3中的ch3通道，存储器地址设置为数组ma_buf和mo_buf的地址，用于控制pwm1和spi_miso的输出信号；dma2_stream0_ch3和dma2_stream3_ch3分别对应spi1的spi_miso和spi_mosi。

步骤220：通过预配置的dma模块控制pwm模块向通信接口的第一逻辑数据输入端和spi模块的时钟端输出方波信号。

步骤230：通过预配置的dma模块控制spi模块的miso端向通信接口的第二逻辑数据输入端输出具有预设变化的电平信号。

在本实施例中，spi模块的miso和mosi起到发送mo信号和接收sl信号的功能。主站芯片通过dma控制pwm1向通信接口rs422的第一逻辑数据输入端(1d)和spi的时钟端(spi_clk)发送方波信号，作为ma信号，以及，通过dma控制spi的miso端向rs422的2d端发送变化的电平信号，作为mo信号，从而控制主站芯片工作于寄存器模式。

在另一实施例中，主站芯片通过dma控制pwm1向rs422的1d端和spi的spi_clk发送占空比为1:1的方波信号，以及，通过dma控制spi的miso端向rs422的2d端发送持续的低电平信号，从而控制主站芯片工作于传感器模式。

步骤240：通过spi模块的mosi端接收通信接口的第一逻辑数据输出端发来的数据信号。

从站设备的数据信号(差分信号)发送到rs422，rs422将差分信号转换为单端信号后发送给spi的mosi端，主站芯片通过spi模块的mosi端接收rs422发来的数据信号。

基于同一发明构思，本申请实施例还提供一种控制装置，配置于上述的主站芯片，该装置包括：

第二控制模块，用于通过预配置的dma模块控制pwm模块和spi模块向外部的通信接口发送信号，以控制主站芯片工作于biss-c协议的寄存器模式；其中，pwm模块向通信接口的第一逻辑数据输入端和spi模块的时钟端输出方波信号，spi模块的miso端向通信接口的第二逻辑数据输入端输出具有预设变化的电平信号，其中，预设变化的电平信号是根据对待发送的数据进行转换后获得；

第二接收模块，用于通过spi模块的mosi端接收通信接口的第一逻辑数据输出端发来的数据信号。

可选的，第二控制模块还用于：通过预配置的dma模块控制pwm模块和spi模块向外部的通信接口发送信号，以控制主站芯片工作于biss-c协议的传感器模式；其中，pwm模块向通信接口的第一逻辑数据输入端和spi模块的时钟端输出占空比为1:1的方波信号，spi模块的miso端向通信接口的第二逻辑数据输入端输出持续的低电平信号。

需要说明的是，本实施例着重阐述的是与第一实施例的不同之处，本实施例中基于biss-c的控制方法、装置及通信系统的基本原理及产生的技术效果与前一实施例相同，为简要描述，本实施例部分未提及之处，可参考上一实施例中的相应内容，在此不做赘述。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

需要说明的是，功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：u盘、移动硬盘、只读存储器(read-onlymemory，rom)随机存取存储器(randomaccessmemory，ram)、磁碟或者光盘等各种可以存储程序代码的介质。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。