电压域全局曝光图像传感器的像素单元及其传感器的制作方法

本实用新型涉及cmos图像传感器技术领域，尤其涉及一种全局曝光图像传感器的像素单元及其传感器。

背景技术：

图像传感器是数字摄影设备的重要组成部分，根据器件不同，可分为ccd(chargecoupleddevice)和cmos(complementarymetal-oxidesemiconductor)图像传感器。由于cmos图像传感器具有易于集成、低功耗、低成本等诸多优点，因而在各个领域得到了广泛的应用。

cmos图像传感器根据曝光方式的不同可分为逐行曝光图像传感器和全局曝光图像传感器，一个像素单元通常包括一个光电转换单元和多个晶体管。为了实现全局曝光功能，公开号为us6566697的美国专利公开了一种5t型全局曝光图像传感器；公开号为us20090256060a1的美国专利则公开了一种8t型全局曝光图像传感器，该器件由于存在电荷分享导致其信噪比较低；在此基础上，公开号为cn103259985a的中国专利公开了一种9t型全局曝光图像传感器，解决了8t器件电荷分享的问题，从而提高了器件的信噪比，提升了图像质量，但器件结构复杂，无法缩小像元尺寸，且采用ppd作为光电转换单元，进一步限制了满阱电荷容量；申请号为201711033195.x的中国专利提出了一种基于复合介质栅mosfet的全局曝光光敏探测器，该器件结构简单，可以实现全局曝光功能，但器件的pls(parasiticlightsensitivity)性能不高，影响最终的图像质量。

技术实现要素：

为了解决现有cmos全局曝光图像传感器结构复杂，像元尺寸大，满阱容量低，pls(parasiticlightsensitivity)性能差的问题，本实用新型提供一种电压域全局曝光图像传感器的像素单元。另外，本实用新型还提供一种由该像素单元组成的全局曝光图像传感器。

本实用新型像素单元采用的技术方案如下：

电压域全局曝光图像传感器的像素单元，包括光电转换单元、采样单元、复位单元和读取单元；所述光电转换单元包括浮栅感光晶体管和第一源极跟随晶体管，所述采样单元包括采样晶体管，所述复位单元包括复位晶体管，所述读取单元包括第二源极跟随晶体管和读取选择晶体管；所述浮栅感光晶体管的控制栅极与第一源极跟随晶体管的控制栅极相连，浮栅感光晶体管的电荷耦合层与第一源极跟随晶体管的电荷耦合层相连；所述第一源极跟随晶体管的漏极与电源线相连，第一源极跟随晶体管的源极与采样晶体管的漏极相连；所述采样晶体管的源极与第二源极跟随晶体管的栅极相连，同时所述采样晶体管的源极与复位晶体管的漏极相连，该相连节点构成浮置扩散节点；所述复位晶体管的源极与地线相连；所述第二源极跟随晶体管的漏端接电源线，第二源极跟随晶体管的源极接读取选择晶体管的漏极，所述读取选择晶体管的源极接位线。

进一步地，所述第一源极跟随晶体管、采样晶体管、复位晶体管、第二源极跟随晶体管、读取选择晶体管均为nmos管。

进一步地，所述浮栅感光晶体管和第一源极跟随晶体管均采用复合介质栅结构，该结构具体为：在p型半导体衬底上方自下而上依次设置底层绝缘介质层、电荷耦合层、顶层绝缘介质层和控制栅极。

进一步地，所述第一源极跟随晶体管、采样晶体管、复位晶体管、第二源极跟随晶体管、读取选择晶体管下方的衬底中均设有p+隔离层。

进一步地，多个所述像素单元组成阵列，在阵列中，所述光电转换单元的控制栅极相互连接构成字线wl，所述采样晶体管的栅极相互连接构成采样信号控制线sw，所述复位晶体管的栅极相互连接构成复位信号控制线rst，所述读取选择晶体管的栅极相互连接构成读取选信号控制线sel。

本实用新型的一种全局曝光图像传感器，包括行选择电路、列选择电路、模数转换电路、i/o接口电路和由上述电压域全局曝光图像传感器的像素单元组成的像素阵列。

与现有技术相比，本实用新型的技术方案具有以下优点：使用浮置扩散节点(fdfloatingdiffusion)作为采样信号存储节点，与光电荷积累区域隔离，不进行光电荷转移即可实现全局曝光功能，从而提高了像素单元的pls(parasiticlightsensitivity)性能，最终提高了图像质量。

附图说明

图1为电压域全局曝光图像传感器的像素单元的电路结构图；

图2为电压域全局曝光图像传感器的像素单元的布局结构图；

图3为图1沿aa’方向的剖面图；

图4为图1沿bb’方向的剖面图；

图5为图1沿cc’方向的剖面图；

图6为电压与全局曝光图像传感器的像素单元的控制时序图；

图7为电压域全局曝光图像传感器的结构图。

具体实施方式

为了实现全局曝光，在不进行信号电荷转移的前提下，本实用新型提出了一种电压域全局曝光图像传感器的像素单元，能够有效提高像素单元的pls(parasiticlightsensitivity)性能，下面结合附图对本实用新型的具体实施例进行详细说明。

本实施例一种电压域全局曝光图像传感器的像素单元，其电路结构参考图1，像素单元包括：光电转换单元1、采样单元2、复位单元3和读取单元4。多个像素单元组成阵列中，光电转换单元的控制栅极相互连接构成字线wl，采样晶体管的栅极相互连接构成采样信号控制线sw，复位晶体管的栅极相互连接构成复位信号控制线rst，读取选择晶体管的栅极相互连接构成读取选信号控制线sel。

光电转换单元1包括浮栅感光晶体管b1和第一源极跟随晶体管a1。第一源极跟随晶体管a1的增益为1，浮栅感光晶体管b1的控制栅极与第一源极跟随晶体管a1的控制栅极相连，光电转换单元1的浮栅感光晶体管b1的电荷耦合层与第一源极跟随晶体管a1的电荷耦合层相连。

采样单元2包括采样晶体管a2。复位单元3包括复位晶体管a3。读取单元4包括第二源极跟随晶体管a4和读取选择晶体管a5。

第一源极跟随晶体管a1的漏极与电源线vdd相连，第一源极跟随晶体管a1的源极与采样晶体管a2的漏极相连；采样晶体管a2的源极与第二源极跟随晶体管a4的栅极相连；采样晶体管a2的源极与复位晶体管a3的漏极相连，该相连节点构成浮置扩散节点(fdfloatingdiffusion)。复位晶体管a3的源极与地线vss相连；第二源极跟随晶体管a4的漏端与电源线vdd相连，第二源极跟随晶体管a4的源极接所述读取选择晶体管a5的漏极，读取选择晶体管a5的源极接位线bitline，位线bitline用于输出光电信号。

光电转换单元1的浮栅感光晶体管b1控制栅极接控制信号wl，采样晶体管a2的栅极接采样信号sw，复位晶体管a3接复位信号rst，读取选择晶体管a5接读取选择信号sel。

其中，第一源极跟随晶体管a1为nmos管，采样晶体管a2为nmos管，复位晶体管a3为nmos管，第二源极跟随晶体管a4为nmos管，读取选择晶体管a5为nmos管。

光电转换单元中的浮栅感光晶体管b1和第一源极跟随晶体管a1的结构可以均采用复合介质栅结构，在p型半导体衬底上方自下而上依次设置底层绝缘介质层、电荷耦合层、顶层绝缘介质层和控制栅极。该结构可以参考公开号为cn102938409a的中国专利公开的内容。

图2为电压域全局曝光图像传感器的像素单元的一种布局结构图，沿aa’的剖面图参考图3，沿bb’方向的剖面图参考图4，沿cc’方向的剖面图参考图5。

图3中，在p型半导体衬底31上方自下而上依次设有底层绝缘介质层36、电荷耦合层37、顶层绝缘介质层38和控制栅极39，浅槽隔离区35隔离图2中沿bb’方向的沟道33和感光区34，浅槽隔离区35通过p型离子注入形成p型隔离层32，以减小浅槽隔离区34界面处的暗电流；所述控制栅极39和所述电荷耦合层37构成电容c1，所述电荷耦合层37和底层绝缘介质层构成电容c2。

图4中，在p型半导体衬底31上方自右向左依次排列第一源极跟随晶体管a1，采样晶体管a2和复位晶体管a3；采样晶体管a2的源极和复位晶体管a3的漏极共同构成浮置扩散节点fd(floatingdiffusion)，浮置扩散节点fd(floatingdiffusion)与读取单元4中的第二源极跟随晶体管a4的栅极相连；浮置扩散节点fd(floatingdiffusion)电容由采样晶体管a2的源极结电容、复位晶体管a3的漏极结电容、第二源极跟随晶体管a4的栅极电容等组成；第一源极跟随晶体管a1，采样晶体管a2和复位晶体管a3下方衬底通过p+离子注入形成高浓度的p+隔离层40，以减小漏电流。

图5中，在p型半导体衬底31上方自左向右依次排列第二源极跟随晶体管a4和读取选择晶体管a5；第二源极跟随晶体管a4的栅极与浮置扩散节点fd(floatingdiffusion)相连；第二源极跟随晶体管a4和读取选择晶体管a5下方衬底通过p+离子注入形成高浓度的p+隔离层40，以减小漏电流；读取选择晶体管a5的源极接bitline，用于输出光电信号。

图6为电压域全局曝光图像传感器的像素单元的控制时序图，具体控制过程如下：

t10时刻前，曝光控制信号wl、所述复位信号rst、采样信号sw和读取选择信号sel为零电平，采样晶体管a2、复位晶体管a3和读取选择晶体管a5处于截止状态，浮栅感光晶体管b1处于复位状态，此时不进行光电荷积累；

t10时刻开始，曝光控制信号wl加一高电平，浮栅感光晶体管b1处于深耗尽状态，耗尽区开始收集光电荷；

t11时刻，复位信号rst为高电平，复位晶体管a3导通，浮置扩散节点与地线vss连通，浮置扩散节点电容被复位到零电平；

t12时刻，复位信号rst为低电平，复位晶体管a3截止，复位结束；

t13时刻，采样信号sw为高电平，采样晶体管a2导通，浮置扩散节点与第一源极跟随晶体管a1连通，光生信号被采样到浮置扩散节点电容；

t14时刻，采样信号sw为低电平，采样晶体管a2截止，采样信号被保存在浮置扩散节点电容上，t10到t14时刻即为电压域全局曝光图像传感器的像素单元的曝光时间；

t15时刻，读取选择信号sel为高电平，读取选择晶体管a5导通，存储在浮置扩散节点(fdfloatingdiffusion)电容上光信号从所述位线bitline上输出；

t16时刻，读取选择信号sel为低电平，读取选择晶体管a5截止，信号读取结束；

t17时刻，曝光控制信号wl为低电平，浮栅感光晶体管b1进行复位，至此，一个控制周期结束。

基于上述电压域全局曝光图像传感器的像素单元，本实施例还提供一种全局曝光图像传感器，其结构参考图7，全局曝光图像传感器包括行选择电路71、列选择电路72、模数转换电路73、i/o接口电路74以及由本实用新型实施例所述的像素单元构成的像素阵列75，其中行选择电路与阵列wl相连，列选择电路与像素阵列bitline相连，模数转换单元与列选择电路相连，i/o接口电路与模数转换单元相连。