一种多路信号峰值同步检测系统的制作方法

本发明涉及一种检测系统，尤其是涉及一种多路信号峰值同步检测系统。

背景技术：

信号传输时间的差异性因传输路径及环境而普遍存在。通信系统中以检测信号位置获得信号同步；定位系统可通过检测多路信号的时间差获得传输距离信息。多路通信系统中的同步检测，各子通信系统独立完成；定位系统中多路信号的时间差，必须同时测量。从测量精度上讲，时间差测量比同步检测更为严格。线性调频lfm信号，因其时间分辨率高和自相关特性强的优点，常被用于定位系统及通信系统中。线性调频lfm信号在通信系统中的应用示意图如图1所示，通信系统中的子通信系统接收到线性调频信号s(t)时，先通过匹配滤波器对线性调频信号s(t)进行处理后得到相关信号x(t)，再通过检测相关信号x(t)的峰值时刻，测得线性调频信号s(t)到达时刻。图1中，tw为线性调频信号的宽度，fc为线性调频信号的中心频率，波形xe(t)为相关信号x(t)的包络。

多路通信系统中多路信号时间差可通过对各路信号的相关信号的峰值时刻进行比较得到。现有的多路信号峰值的检测方案主要有两种，第一种方案是硬件实现方案，第二种方案是软件实现方案。硬件实现方案的结构图如图2所示。图2中，n等于多路信号的数量，第i路信号xi(t)(i＝1,2，…，n)通过第i路低通滤波器进行处理后获得其包络信号xci(t)，包络信号xci(t)经过第i路触发器时，在其波形峰值时刻，第i路触发器驱动第i路寄存器，使计时器值锁入第i路寄存器中，由此实现n路信号峰值的同步检测。上述硬件实现方案采用纯粹硬件实现，实时性高，但是其内低通滤波器对信号会产生一定的畸变，而且由波形峰值触发锁定计数器值也存在一定的误差，由此限制了该硬件实现方案对峰值进行检测的精度。软件实现方案的硬件平台由n路ad芯片和一个微处理器实现，如图3所示。软件实现方案通过n个ad芯片直接对n路信号x1(t)～xn(t)进行数据采集后生成n路数字信号输入微处理器，微处理器对此n路数字信号采用搜索算法进行最大值查找，获得每路数字信号相应的最大值位置，该最大值位置记为峰值位置，从而实现n路信号峰值的同步检测。上述软件实现方案虽然检测精度相对于硬件实现方案较高，但是其对微处理器提出较高要求，微处理器必须有能力实时接收n路数字信号，且微处理器的缓存器容量及计算能力的要求较高，当前微处理器难以满足要求，最终影响信号时间差的实时解算，从而影响系统整体的实时性。

技术实现要素：

本发明所要解决的技术问题是提供一种同时具有较高的实时性和较高的检测精度的多路信号峰值同步检测系统。

本发明解决上述技术问题所采用的技术方案为：一种多路信号峰值同步检测系统，包括时间管理模块、数据帧管理模块、数据采集模块、n路信号峰值检测模块及输出接口模块，所述的时间管理模块接入计时时钟cclk，并根据所述的计时时钟cclk分别为每个所述的信号峰值检测模块提供时间戳stamp，所述的数据帧管理模块接入输入信号时钟sclk，并根据所述的输入信号时钟sclk，分别为每路所述的信号峰值检测模块周期性的提供帧同步信号frame，所述的数据帧管理模块为每路所述的信号峰值检测模块提供帧同步信号frame的周期等于待检测n路信号的局部峰间间隔时间的1.5～2倍，所述的数据采集模块接入输入信号时钟sclk，并根据输入信号时钟sclk，分别对n路信号进行数据采集，并将采集的n路信号的数据分别转化成数字信号，得到n路数字信号一一对应输送给n路所述的信号峰值检测模块，每个所述的信号峰值检测模块分别接入输入信号时钟sclk，并从接收到所述的数据帧管理模块提供的第一个帧同步信号frame开始，将收到相邻两个帧同步信号frame的时间间隔作为一个搜寻周期，每个搜寻周期中，收到前一个帧同步信号frame的时刻为搜寻周期的起点，收到后一个帧同步信号的时刻为搜寻周期的终点，在每个搜寻周期中，每个所述的信号峰值检测模块分别搜寻输入其内的一路数字信号的峰值，当搜寻到这一路数字信号的峰值时锁定所述的时间管理模块提供的时间戳，输出一路检测完成信号给所述的输出接口模块，并获取输入其内的这一路数字信号中以其峰值为中心数据的2l+1个数据及这一路数字信号的峰值对应的时间戳作为一个数据组输出给所述的输出接口模块，其中l取大于等于1的整数，所述的输出接口模块对收到的n个检测完成信号进行与操作，得到检测完成指示信号进行输出，并将n个数据组按照n路信号峰值检测模块对应的顺序进行排列后保存，以供外部读取。

所述的时间管理模块包括计时器、第一比较器和周期寄存器；所述的计时器具有时钟端、输入端和输出端，所述的第一比较器具有第一输入端、第二输入端和输出端，所述的周期寄存器具有输出端，所述的计时器的时钟端作为所述的时间管理模块的输入端，用于接入计时时钟cclk，所述的计时器的输入端和所述的第一比较器的输出端连接，所述的计时器的输出端和所述的第一比较器的第一输入端连接，所述的第一比较器的第二输入端和所述的周期寄存器的输出端连接，所述的计时器的输出端作为所述的时间管理模块的输出端，用于输出时间戳，所述的计时器对输入其内的计时时钟cclk进行计时，并产生对应的时间信号在其输出端进行输出，所述的周期寄存器内预先设定有参考时间信号，所述的第一比较器从所述的周期寄存器内获取参考时间信号，并将其与所述的计时器输出的时间信号进行比较，当两者不相等时，所述的第一比较器的输出端输出无效信号，此时所述的计时器保持当前工作状态不变，当两者相等时，所述的第一比较器的输出端输出有效信号，所述的计时器复位为0，此时所述的计时器的输出端输出对应的时间戳，每个所述的信号峰值检测模块能够从所述的时间管理模块的输出端处获取到该时间戳；所述的数据帧管理模块包括计数器、帧长寄存器和第二比较器，所述的计数器具有时钟端、输入端和输出端，所述的帧长寄存器具有输出端，所述的第二比较器具有第一输入端、第二输入端和输出端，所述的计数器的时钟端作为所述的数据帧管理模块的输入端，用于接入输入信号时钟sclk，所述的计数器的输出端和所述的第二比较器的第二输入端连接，所述的第二比较器的第一输入端和所述的帧长寄存器的输出端连接，所述的计数器的输入端和所述的第二比较器的输出端连接，所述的第二比较器的输出端作为所述的数据帧管理模块的输出端，用于输出帧同步信号frame，所述的计数器对输入信号时钟sclk进行计数，并在其输出端输出对应的计数信号，所述的帧长寄存器内预先存储有一帧数据参考长度，所述的第二比较器从所述的帧长寄存器内获取一帧数据参考长度，并将一帧数据参考长度和所述的计数器输出的计数信号进行比较，当两者不相等时，所述的第二比较器的输出端输出无效信号，此时所述的计数器保持当前工作状态不变，当两者相等时，所述的第二比较器的输出端输出有效信号，所述的计数器复位为0，此时所述的计数器的输出端输出对应的比较计数值，该比较计数值即为帧同步信号frame，每个所述的信号峰值检测模块能够获取到帧同步信号frame；所述的数据采集模块包括n个模数转换器，n个所述的模数转换器分别接入输入信号时钟sclk，并根据输入信号时钟sclk与n路信号一一对应进行数据采集，每个所述的模数转换器将其采集的一路信号的数据分别转化成数字信号输送给对应的一路所述的信号峰值检测模块；每路所述的信号峰值检测模块分别包括第三比较器、第四比较器、第五比较器、2l+1个缓冲器、2l+1个暂存器、2l+1个最值寄存器和两个时间戳寄存器；所述的第三比较器和所述的第四比较器分别具有第一输入端、第二输入端和输出端，所述的第五比较器具有第一输入端、第二输入端、第三输入端、第四输入端、第一输出端和第二输出端，两个所述的时间戳寄存器分别具有控制端、输入端、时钟端和输出端，每个所述的缓冲器分别具有输入端、输出端和时钟端，每个所述的暂存器分别具有控制端、输入端、时钟端和输出端，每个所述的最值寄存器分别具有控制端、输入端、时钟端和输出端；第1个所述的缓冲器的输入端作为所述的信号峰值检测模块的第一输入端，所述的信号峰值检测模块的第一输入端用于接入所述的数据采集模块输出的一路数字信号，2l+1个所述的缓冲器的时钟端、2l+1个所述的暂存器的时钟端、2l+1个所述的最值寄存器的时钟端和两个所述的时间戳寄存器的时钟端连接且其连接端作为所述的信号峰值检测模块的时钟端，用于接入输入信号时钟sclk，第k个所述的缓冲器的输出端分别与第k+1个所述的缓冲器的输入端和第k个所述的寄存器的输入端连接，k＝1,2，…，2l，第2l+1个所述的缓冲器的输出端和第2l+1个所述的暂存器的输入端连接，所述的第三比较器的第一输入端和第l+1个所述的缓冲器的输出端连接，所述的第三比较器的第二输入端和第l+1个所述的暂存器的输出端连接，所述的第三比较器的输出端分别与2l+1个所述的暂存器的控制端以及第1个所述的时间戳寄存器的控制端连接，第j个所述的暂存器的输出端与第j个所述的最值寄存器的输入端连接，j＝1,2，…，2l+1，所述的第四比较器的第一输入端和第l+1个所述的暂存器的输出端连接，所述的第四比较器的第二输入端和第l+1个所述的最值寄存器的输出端连接，所述的第四比较器的输出端和所述的第五比较器的第一输入端连接，所述的第五比较器的第二输入端作为所述的信号峰值检测模块的第二输入端，所述的信号峰值检测模块的第二输入端用于接入帧同步信号frame，所述的第五比较器的第三输入端和第l+1个所述的暂存器的输出端连接，所述的第五比较器的第四输入端和第l+1个所述的最值寄存器的输出端连接，所述的第五比较器的第一输出端分别与2l+1个所述的最值寄存器的控制端以及第2个所述的时间戳寄存器的控制端连接，所述的第五比较器的第二输出端作为所述的信号峰值检测模块的检测完成信号输出端，所述的信号峰值检测模块的检测完成信号输出端用于输出检测完成信号，第1个所述的时间戳寄存器的输入端作为所述的信号峰值检测模块的第三输入端，所述的信号峰值检测模块的第三输入端用于接入时间戳stamp，第1个所述的时间戳寄存器的输出端和第2个所述的时间戳寄存器的输入端连接，第j个所述的最值寄存器的输出端作为所述的信号峰值检测模块的第j位数据输出端，用于输出所述的信号峰值检测模块的第一输入端接入的数字信号中以峰值为中心数据的第j个数据；第2个所述的时间戳寄存器的输出端作为所述的信号峰值检测模块的时间戳输出端，所述的信号峰值检测模块的时间戳输出端用于输出所述的信号峰值检测模块的第一输入端接入的数字信号的峰值对应的时间戳；所述的输出接口模块包括多输入与门和结果寄存器，所述的多输入与门具有n个输入端和一个输出端，所述的多输入与门的第n个输入端与第n个所述的信号峰值检测模块的第一输出端连接，n＝1,2，…，n，所述的多输入与门的输出端作为所述的输出接口模块的第一输出端，所述的输出接口模块的第一输出端用于输出检测完成指示信号，所述的结果寄存器具有n个输入端、一个输出端和一个读使能端，所述的结果寄存器的第n个输入端与第n个所述的信号峰值检测模块的第二输出端连接，所述的结果寄存器的输出端作为所述的输出接口模块的第二输出端，当所述的结果寄存器的读使能端接入有效的读使能信号时，终端处理设备能够在所述的输出接口模块的第二输出端读取其内存储的数据。

与现有技术相比，本发明的优点在于通过时间管理模块、数据帧管理模块、数据采集模块、n路信号峰值检测模块及输出接口模块构建多路信号峰值同步检测系统，时间管理模块接入计时时钟cclk，并根据计时时钟cclk分别为每个信号峰值检测模块提供时间戳stamp，数据帧管理模块接入输入信号时钟sclk，并根据输入信号时钟sclk，分别为每路信号峰值检测模块周期性的提供帧同步信号frame，数据帧管理模块为每路信号峰值检测模块提供帧同步信号frame的周期等于待检测n路信号的局部峰间间隔时间的1.5～2倍，数据采集模块接入输入信号时钟sclk，并根据输入信号时钟sclk，分别对n路信号进行数据采集，并将采集的n路信号的数据分别转化成数字信号，得到n路数字信号一一对应输送给n路信号峰值检测模块，每个信号峰值检测模块分别接入输入信号时钟sclk，并从接收到数据帧管理模块提供的第一个帧同步信号frame开始，将收到相邻两个帧同步信号frame的时间间隔作为一个搜寻周期，每个搜寻周期中，收到前一个帧同步信号frame的时刻为搜寻周期的起点，收到后一个帧同步信号的时刻为搜寻周期的终点，在每个搜寻周期中，每个信号峰值检测模块分别搜寻输入其内的一路数字信号的峰值，当搜寻到这一路数字信号的峰值时锁定时间管理模块提供的时间戳，输出一路检测完成信号给输出接口模块，并获取输入其内的这一路数字信号中以其峰值为中心数据的2l+1个数据及这一路数字信号的峰值对应的时间戳作为一个数据组输出给输出接口模块，其中l取大于等于1的整数，输出接口模块对收到的n个检测完成信号进行与操作，得到检测完成指示信号进行输出，并将n个数据组按照n路信号峰值检测模块对应的顺序进行排列后保存，以供外部读取，本发明中，多路信号直接通过数据采集模块以保留原始信号的信息，同时利用统一的时间管理模块提供时间参考，并基于数据帧管理模块提供的帧同步信号frame进行全局信号的峰值搜索，峰值搜索全硬件实现，具有硬件检测方案的实时性，并避免了模拟滤波器对信号检测的影响，从而提高了检测精度，数据采集模块将多路信号数值化，通过全局搜索具有软件检测方案的高精度，同时多路硬件并行检测，提高了信号检测的实时性，由此本发明同时具有较高的实时性和较高的检测精度，且本发明在输出接口提供峰值左右各l个信号值，为用户提供灵活性。

附图说明

图1为现有技术的线性调频lfm信号在通信系统中的应用示意图；

图2为现有的多路信号峰值的检测方案的硬件实现方案结构图；

图3为现有的多路信号峰值的检测方案的软件实现方案的硬件平台构架图；

图4为本发明的多路信号峰值同步检测系统的整体结构框图；

图5为本发明的多路信号峰值同步检测系统的信号峰值检测模块的结构图。

具体实施方式

以下结合附图实施例对本发明作进一步详细描述。

实施例：如图4和图5所示，一种多路信号峰值同步检测系统，包括时间管理模块、数据帧管理模块、数据采集模块、n路信号峰值检测模块及输出接口模块，时间管理模块接入计时时钟cclk，并根据计时时钟cclk分别为每个信号峰值检测模块提供时间戳stamp，数据帧管理模块接入输入信号时钟sclk，并根据输入信号时钟sclk，分别为每路信号峰值检测模块周期性的提供帧同步信号frame，数据帧管理模块为每路信号峰值检测模块提供帧同步信号frame的周期等于待检测n路信号的局部峰间间隔时间的1.5～2倍，数据采集模块接入输入信号时钟sclk，并根据输入信号时钟sclk，分别对n路信号进行数据采集，并将采集的n路信号的数据分别转化成数字信号，得到n路数字信号一一对应输送给n路信号峰值检测模块，每个信号峰值检测模块分别接入输入信号时钟sclk，并从接收到数据帧管理模块提供的第一个帧同步信号frame开始，将收到相邻两个帧同步信号frame的时间间隔作为一个搜寻周期，每个搜寻周期中，收到前一个帧同步信号frame的时刻为搜寻周期的起点，收到后一个帧同步信号的时刻为搜寻周期的终点，在每个搜寻周期中，每个信号峰值检测模块分别搜寻输入其内的一路数字信号的峰值，当搜寻到这一路数字信号的峰值时锁定时间管理模块提供的时间戳，输出一路检测完成信号给输出接口模块，并获取输入其内的这一路数字信号中以其峰值为中心数据的2l+1个数据及这一路数字信号的峰值对应的时间戳作为一个数据组输出给输出接口模块，其中l取大于等于1的整数，输出接口模块对收到的n个检测完成信号进行与操作，得到检测完成指示信号进行输出，并将n个数据组按照n路信号峰值检测模块对应的顺序进行排列后保存，以供外部读取。

本实施例中，时间管理模块包括计时器、第一比较器和周期寄存器；计时器具有时钟端、输入端和输出端，第一比较器具有第一输入端、第二输入端和输出端，周期寄存器具有输出端，计时器的时钟端作为时间管理模块的输入端，用于接入计时时钟cclk，计时器的输入端和第一比较器的输出端连接，计时器的输出端和第一比较器的第一输入端连接，第一比较器的第二输入端和周期寄存器的输出端连接，计时器的输出端作为时间管理模块的输出端，用于输出时间戳，计时器对输入其内的计时时钟cclk进行计时，并产生对应的时间信号在其输出端进行输出，周期寄存器内预先设定有参考时间信号，第一比较器从周期寄存器内获取参考时间信号，并将其与计时器输出的时间信号进行比较，当两者不相等时，第一比较器的输出端输出无效信号，此时计时器保持当前工作状态不变，当两者相等时，第一比较器的输出端输出有效信号，计时器复位为0，此时计时器的输出端输出对应的时间戳，每个信号峰值检测模块能够从时间管理模块的输出端处获取到该时间戳；数据帧管理模块包括计数器、帧长寄存器和第二比较器，计数器具有时钟端、输入端和输出端，帧长寄存器具有输出端，第二比较器具有第一输入端、第二输入端和输出端，计数器的时钟端作为数据帧管理模块的输入端，用于接入输入信号时钟sclk，计数器的输出端和第二比较器的第二输入端连接，第二比较器的第一输入端和帧长寄存器的输出端连接，计数器的输入端和第二比较器的输出端连接，第二比较器的输出端作为数据帧管理模块的输出端，用于输出帧同步信号frame，计数器对输入信号时钟sclk进行计数，并在其输出端输出对应的计数信号，帧长寄存器内预先存储有一帧数据参考长度，第二比较器从帧长寄存器内获取一帧数据参考长度，并将一帧数据参考长度和计数器输出的计数信号进行比较，当两者不相等时，第二比较器的输出端输出无效信号，此时计数器保持当前工作状态不变，当两者相等时，第二比较器的输出端输出有效信号，计数器复位为0，此时计数器的输出端输出对应的比较计数值，该比较计数值即为帧同步信号frame，每个信号峰值检测模块能够获取到帧同步信号frame；数据采集模块包括n个模数转换器，n个模数转换器分别接入输入信号时钟sclk，并根据输入信号时钟sclk与n路信号一一对应进行数据采集，每个模数转换器将其采集的一路信号的数据分别转化成数字信号输送给对应的一路信号峰值检测模块；每路信号峰值检测模块分别包括第三比较器、第四比较器、第五比较器、2l+1个缓冲器、2l+1个暂存器、2l+1个最值寄存器和两个时间戳寄存器；第三比较器和第四比较器分别具有第一输入端、第二输入端和输出端，第五比较器具有第一输入端、第二输入端、第三输入端、第四输入端、第一输出端和第二输出端，两个时间戳寄存器分别具有控制端、输入端、时钟端和输出端，每个缓冲器分别具有输入端、输出端和时钟端，每个暂存器分别具有控制端、输入端、时钟端和输出端，每个最值寄存器分别具有控制端、输入端、时钟端和输出端；第1个缓冲器的输入端作为信号峰值检测模块的第一输入端，信号峰值检测模块的第一输入端用于接入数据采集模块输出的一路数字信号，2l+1个缓冲器的时钟端、2l+1个暂存器的时钟端、2l+1个最值寄存器的时钟端和两个时间戳寄存器的时钟端连接且其连接端作为信号峰值检测模块的时钟端，用于接入输入信号时钟sclk，第k个缓冲器的输出端分别与第k+1个缓冲器的输入端和第k个寄存器的输入端连接，k＝1,2，…，2l，第2l+1个缓冲器的输出端和第2l+1个暂存器的输入端连接，第三比较器的第一输入端和第l+1个缓冲器的输出端连接，第三比较器的第二输入端和第l+1个暂存器的输出端连接，第三比较器的输出端分别与2l+1个暂存器的控制端以及第1个时间戳寄存器的控制端连接，第j个暂存器的输出端与第j个最值寄存器的输入端连接，j＝1,2，…，2l+1，第四比较器的第一输入端和第l+1个暂存器的输出端连接，第四比较器的第二输入端和第l+1个最值寄存器的输出端连接，第四比较器的输出端和第五比较器的第一输入端连接，第五比较器的第二输入端作为信号峰值检测模块的第二输入端，信号峰值检测模块的第二输入端用于接入帧同步信号frame，第五比较器的第三输入端和第l+1个暂存器的输出端连接，第五比较器的第四输入端和第l+1个最值寄存器的输出端连接，第五比较器的第一输出端分别与2l+1个最值寄存器的控制端以及第2个时间戳寄存器的控制端连接，第五比较器的第二输出端作为信号峰值检测模块的检测完成信号输出端，信号峰值检测模块的检测完成信号输出端用于输出检测完成信号，第1个时间戳寄存器的输入端作为信号峰值检测模块的第三输入端，信号峰值检测模块的第三输入端用于接入时间戳stamp，第1个时间戳寄存器的输出端和第2个时间戳寄存器的输入端连接，第j个最值寄存器的输出端作为信号峰值检测模块的第j位数据输出端，用于输出信号峰值检测模块的第一输入端接入的数字信号中以峰值为中心数据的第j个数据；第2个时间戳寄存器的输出端作为信号峰值检测模块的时间戳输出端，信号峰值检测模块的时间戳输出端用于输出信号峰值检测模块的第一输入端接入的数字信号的峰值对应的时间戳；输出接口模块包括多输入与门和结果寄存器，多输入与门具有n个输入端和一个输出端，多输入与门的第n个输入端与第n个信号峰值检测模块的第一输出端连接，n＝1,2，…，n，多输入与门的输出端作为输出接口模块的第一输出端，输出接口模块的第一输出端用于输出检测完成指示信号，结果寄存器具有n个输入端、一个输出端和一个读使能端，结果寄存器的第n个输入端与第n个信号峰值检测模块的第二输出端连接，结果寄存器的输出端作为输出接口模块的第二输出端，当结果寄存器的读使能端接入有效的读使能信号时，终端处理设备能够在输出接口模块的第二输出端读取其内存储的数据。

本实施例的多路信号峰值同步检测系统进行多路信号峰值检测的具体工作过程为：时间管理模块维持一个统一的时间轴以提供时间戳stamp，数据帧管理模块周期性为每路信号峰值检测模块周期性的提供帧同步信号frame，每路信号峰值检测模块基于其收到的周期性的帧同步信号frame建立搜寻周期，并在每个搜寻周期中，每个信号峰值检测模块分别搜寻输入其内的一路数字信号的峰值；当第i路信号xi(t)对应输入第i个模数转换器中时，其中i＝1,2，…，n，在输入信号时钟sclk控制下，第i个模数转换器将xi(t)转换成第i个数字信号yi(t)从第i个信号峰值检测模块的第1个缓冲器输入，第i个信号峰值检测模块在输入信号时钟sclk控制下，在每个搜寻周期中对第i个数字信号yi(t)进行峰值检测：第i个信号峰值检测模块的第四比较器用于检测信号的有无：当第四比较器的第一输入端接入的信号超过其第二输入端接入的信号的12db时，表示有信号进入，表明搜寻周期开始的前一个帧同步信号frame来临，一个搜寻周期开启，第四比较器的输出端产生启动信号starti，启动第i个信号峰值检测模块的峰值检测；第i个数字信号yi(t)依次进入第2个缓冲器至2l+1个缓冲器，第三比较器将第l+1个缓冲器的输出端输出的数据与第l+1个暂存器的输出端输出的数据进行比较，当第l+1个缓冲器的输出端输出的数据大于第l+1个暂存器的输出端输出的数据时，第三比较器的输出端产生加载信号loadi1，加载信号loadi1使能，将第1个缓冲器至第2l+1个缓冲器中2l+1个数据分别加载入对应的第1个暂存器至第2l+1个暂存器中，同时，加载信号loadi1使能，将时间戳stamp加载入第1个时间戳寄存器中，第五比较器将第l+1个暂存器的输出端输出的数据与第l+1个最值寄存器的输出端输出的数据进行比较，当第l+1个暂存器的输出端输出的数据大于第l+1个最值寄存器的输出端输出的数据，且启动信号starti有效时，表明搜寻周期结束的后一个帧同步信号frame来临，此时第五比较器产生加载信号loadi2，加载信号loadi2使能，将第1个暂存器至第2l+1个暂存器中2l+1个数据分别加载入对应的第1个最值寄存器至第2l+1个最值寄存器中，同时，加载信号loadi2使能，将第1个时间戳寄存器锁定的时间戳加载入第2个时间戳寄存器中，当第l+1个暂存器的输出端输出的数据小于等于第l+1个最值寄存器的输出端输出的数据，且启动信号starti有效时，第五比较器产生锁定信号lockedi输出；将n路锁定信号lockedi接入多输入与门，生成总的锁定信号locked，表示此时信号已检测到，将n路信号峰值检测模块锁定n组数据(每组数据分别包括2l+1个最值寄存器的输出数据及第2个时间戳寄存器的输出数据)按顺序排列后存入结果寄存器中，当结果寄存器的读使能端接入有效的读使能信号时，终端处理设备能够在输出接口模块的第二输出端读取其内存储的数据。