网络监测探针组件、同步方法、数据采集分析装置与流程

1.本发明属于5g通信技术领域，尤其涉及一种用于5g核心网能力开放接口的安全监测的网络监测探针组件、同步方法、数据采集分析装置。


背景技术：

2.第五代移动通信网的核心网相比之前，增加了一个尤为特色的功能——网络功能开放(nef，network exposure function)。网络功能开放业务，是移动通信网络的核心网从之前的2g/3g/4g的封闭走向开放的结果，可以满足更多个性化的需求，紧跟市场开放需求，适应新的市场体系。
3.在5g网络架构中，网络功能开放提供的开放业务有：基础资源、增值业务、数据信息和运营支撑。5g网络功能开放对核心网的基础资源、增值业务、数据信息、运营支撑、用户数据增值业务、基础设施等进行能力适配，封装，偏排，最后通过统一的接口面向第三方提供网络能力。
4.网络能力开放是面向网络之外第三方的业务，网络的安全极其重要，必须进行全天候的监测和防范，必须对能力开放调用者作充分认证和对网络信息进行有效的保护。目前，为了有效隔离网络资源与第三方调用者，采用nef网关进行信息转接的处理方式，第三方调用者获取网络资源，必须通过nef网关。
5.为了确保第三方调用者访问过程中的网络安全，nef网关上可以部署一些必要的监控软件，甚至在nef网关的北向和南向的每条路由上增加防火墙等设备，但是如此大大增加了nef网关的负荷，同时也增加调用的时延和复杂性，难以实现从数据深度，基于时间维度，访问关联度的有效分析。
6.用于监测系统的探针分布式部署在不同的网元接口上，网元往往处理不同的物理空间位置，要实施对接口的有效监测，部署于系统中的探针必须构成一个整体，其中尤为重要的是进行时钟同步；探针用于探测接口中信息出现的精确时刻，该时刻是判断信息流向，进行精准跟踪的重要判断条件，其精度极其重要。
7.探针在探测信息过程中，会对接收到的信息打上时间戳(即时间标签)；一条信息在网络上先后经过多个接口，并被对应接口上的探针探测到，此时探针给该信息所打的时间戳应该对应着经过各个接口的先后顺序；如果各个探针的时间不同步，将导致严重的后果，信息后面被探测到的，其时间反而出现在前面，反之亦然，如此将导致信息时间乱序，无法实现信息流向的精准跟踪，更无法为后面的高级统计分析提供可靠的，基础性的支撑，如出现时刻，在某个网元停留的时间长度，关联信息之间出现的频率等等。


技术实现要素：

8.探针的时间同步问题在分布式监测系统中是及其重要的，特别是在5g的核心网络中，其流量、流速都相比之前有了很大的提高。此前，在核心网中各个网元及其之上安装的监测软件，往往采用ntp(network time protocol，网络时间协议)方式进行时钟同步，各个
网元通过ntp协议到指定的时间服务器上获取同步时间，为了保持的同步误差在一定范围内，往往需要周期性地进行同步操作。通过ntp同步的方式，是软件系统通过ntp协议，传输网络等方式实现的，由于协议本身的处理过程，特别是传输在不同网络路径上的延时，导致时间同步的平均精度不高，有时无法满足探针的时间戳精度要求。
9.本发明是鉴于以上问题而提出的，目的在于提供一种实现更高精度的时间同步、较好地满足了分布式探针对时间同步精度需求的网络监测探针组件以及网络监测探针组件的时钟同步方法。
10.在下文中给出了关于本发明的简要概述，以便提供关于本发明的一些方面的基本理解。但是，应当理解，这个概述并不是关于本发明的穷举性概述。它并不是意图用来确定本发明的关键性部分或重要部分，也不是意图用来限定本发明的范围。其目的仅仅是以简化的形式给出关于本发明的某些概念，以此作为稍后给出的更详细描述的前序。
11.根据本发明的一个方面，提供了一种网络监测探针组件，包括：gps授时模块，获取gps时间信息，该gps时间信息包括每秒脉冲信号(pps)和实时时钟信息(rtc)；高频时钟模块，产生高频时钟信号；数据采集模块，采集数据，在针对所采集的数据需要时间戳时生成时间戳请求并发送到时钟同步控制模块，响应于接收到来自所述时钟同步控制模块的时间戳就绪通知从所述时钟同步控制模块读取时间戳；以及所述时钟同步控制模块，从所述gps授时模块获取所述gps时间信息，从所述高频时钟模块获取所述高频时钟信号，利用所述gps时间信息生成时间戳的粗时间部分，利用所述高频时钟信号以及校正因子生成时间戳的细时间部分，根据所述粗时间部分和所述时间部分生成时间戳，所述校正因子为用于使所述网络监测探针组件的时间戳与作为基准的网络监测探针组件的时间戳同步的时延校正量。
12.根据本发明的另一方面，提供了一种数据采集分析装置，包括：一个以上的上述的网络监测探针组件；数据存储器，存储采集的数据；以及数据分析装置，对采集到的数据进行分析。
13.根据本发明的一个方面，提供了一种网络监测探针组件的时钟同步方法，所述网络监测探针组件为上述网络监测探针组件，所述时钟同步方法包括：在被校正的网络监测探针组件与作为基准的网络监测探针组件同时启动的情况下，作为基准的网络监测探针组件的纳秒计时器从所述每秒脉冲信号的边沿的到达时起开始计数，在下一个每秒脉冲信号的边沿到达时停止计数且通过同步接口通知被校正的网络监测探针组件；响应于接收到所述通知，被校正的网络监测探针组件停止计数；将被校正的网络监测探针组件的纳秒计数器的计数值与作为基准的网络监测探针组件的纳秒计数器的计数值的差值作为校正因子；以及利用所述高频时钟信号以及校正因子生成时间戳。
14.根据本发明的一个或多个实施例，能够提供更高精度的时间戳，为分布式部署的探针的整体化监测提供有力支撑，对被监测网络中的数据出现时刻及其流向跟踪等分析提供了基础保障。。
附图说明
15.构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。参照附图，根据下面的详细描述，可以更清楚地理解本发明，其中：
16.图1是示出了根据本发明一个实施例的网络监测探针组件1的框图。
17.图2是示出了根据本发明的实施例的数据采集分析装置100的框图。
18.图3是示出了网络监测探针组件的校正因子的示意图。
19.图4是示出了根据本发明的一个实施例的网络监测探针组件的时钟同步方法的流程图。
20.图5示出了根据本发明的应用例的硬件结构图。
21.图6示出了校正高频时钟模块的流程图。
22.图7是示出了网络监测探针组件生成时间戳的流程的流程图。
具体实施方式
23.现在将参照附图来详细描述本发明的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
24.同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。
25.以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
26.对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
27.在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
28.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
29.图1是示出了根据本发明一个实施例的网络监测探针组件1的框图。
30.在图1中，网络监测探针组件1包括gps授时模块11、高频时钟模块12、数据采集模块13和时钟同步控制模块14。
31.gps授时模块11用于获取gps时间信息，该gps时间信息包括每秒脉冲信号(pps，pulse per second，每秒脉冲)和实时时钟信息(rtc，real time clock，实时时钟)。gps授时模块11通过天线接收gps卫星信号，并解算出pps、rtc。被解算的pps脉冲信号gps_pps是周期为1秒的高精准信号，每个脉冲信号的前沿，输入给时钟同步控制模块14，用于时钟同步控制模块14的内部处理的触发信号。被解算出的rtc时间gps_rtc送入给时钟同步控制模块14，作为组合的时间戳的“年月日时分秒”部分，即粗时间部分。为了确保每个gps模块pps、rtc解算的一致性，优选用同一个厂家、同一个批次的模块。gps授时模块接收gps卫星信号来解算出pps、rtc，又由于探针通常部署在机房内部，往往没有信号或信号太弱，由此，在一个实施例中，通过蘑菇天线和同轴线缆将室外的gps信号引入到gps授时模块11。
32.高频时钟模块12用于产生高频时钟信号，为本地时钟提供稳定的计时信号。在一个实施例中，高频时钟模块12可以采用高频的有源晶振。在一个实施例中，有源晶振可以是温补型的，以提高信号频率的稳定度。在一个实施例中，高频时钟模块12可以采用高精度的晶振是100mhz的0.1ppm温补型有源晶振。
33.数据采集模块13用于采集数据，在针对所采集的数据需要时间戳时生成时间戳请求并发送到时钟同步控制模块14。此外，数据采集模块13响应于接收到来自时钟同步控制模块14的时间戳就绪通知从时钟同步控制模块14读取时间戳。
34.时钟同步控制模块14从gps授时模块11获取gps时间信息，从高频时钟模块12获取高频时钟信号，利用gps时间信息生成时间戳的粗时间部分，利用高频时钟信号以及校正因子生成时间戳的细时间部分，根据所述粗时间部分和所述时间部分生成时间戳。校正因子为用于使网络监测探针组件1的时间戳与作为基准的网络监测探针组件的时间戳同步的时延校正量。在一个实施例中，时钟同步控制模块14可以通过现场可编程逻辑门阵列(fpga，field programmable gate array)实现，也可以通过特殊应用集成电路(asic，application specific integrated circuit)来实现。
35.在一个实施例中，时钟同步控制模块14还包括倍频器，该倍频器对获取到的高频时钟信号进行倍频。在一个实施例中，倍频器可以是锁相环电路。
36.在一个实施例中，时钟同步控制模块14包括纳秒计数器，该纳秒计数器利用高频时钟信号在纳秒量级上进行计数。通过采用纳秒量级的计数器，能够实现微秒以上精度的计时。
37.在一个实施例中，时钟同步控制模块14还包括同步接口，经由该同步接口接收触发信号，时钟同步控制模块14根据触发信号以及纳秒计数器的计数值来计算所述时延校正量。
38.在一个实施例中，时钟同步控制模块14包括粗时间寄存器(rtc_time_reg)、细时间寄存器(us_time_reg)、时间戳寄存器(time_stamp_reg)、纳秒计数寄存器(ns_counter_reg)以及时延校正寄存器(ns_correct_reg)，粗时间寄存器响应于每秒脉冲信号的边沿的到达更新并存储实时时钟信息作为时间戳的粗时间部分，细时间寄存器存储根据纳秒计数器的计数值和时延校正量校正后的值生成时间戳的细时间部分，时间戳寄存器存储所生成的时间戳，纳秒计数寄存器存储纳秒计数器的计数值，时延校正寄存器存储时延校正量。
39.在一个实施例中，时延校正量是在网络监测探针组件1与作为基准的网络监测探针组件同时启动的情况下作为基准的网络监测探针组件从每秒脉冲信号pps的边沿的到达时起至下一个每秒脉冲信号pps的边沿到达时为止的期间的网络监测探针组件1的纳秒计数器的计数值与作为基准的网络监测探针组件的纳秒计数器的计数值的差值所对应的时间量。在一个实施例中，时延校正量是多个所述时间量的平均值。
40.图2是示出了根据本发明的实施例的数据采集分析装置100的框图。
41.如图2所示，数据采集分析装置100包括数据存储器2、数据分析装置3以及多个网络监测探针组件1。存储器2、数据分析装置3以及多个网络监测探针组件1可通信地连接。在图2中示例性地示出了两个网络监测探针组件1，但网络监测探针组件1的数量可以是任意的，其与需要监测的网元数量相匹配。
42.各个网络监测探针组件监测各个5g网元端口的数据。例如在一个实施例中，网络监测探针组件1监测接入和移动性管理功能网元amf(未示出)的数据，网络监测探针组件1’监测会话管理功能网元smf(未示出)的数据。网络监测探针组件1和1’分别获取到amf和smf网元的数据并从时钟同步控制模块14取得时间戳，将网元数据与时间戳组合起来发送并存储于数据存储器2，数据分析装置3从数据存储器2或从各网络监测探针组件直接获取网元
数据与时间戳的组合信息并进行各种分析，输出分析结果。
43.图3是示出了网络监测探针组件的校正因子的示意图。
44.以下，参照图3说明确定校正因子ns_correct_factor的一个实施例。在部署网络监测探针组件前，从多个网络监测探针组件中选择一个网络监测探针组件作为基准的网络监测探针组件，其他的网络监测探针组件与基准网络监测探针组件进行时延对齐。
45.如前所述，每个网络监测探针组件都有同步接口，各个接口通过线缆连接起来。在一个实施例中，该缆线可以是同轴缆线。被校正时延的网络监测探针组件和作为基准时延的网络监测探针组件同时启动工作，在各自检测到gps_pps边沿到达时分别启动纳秒计数器计数，当基准时延网络监测探针组件的纳秒计数器计数值达到预定值(例如109(与1秒对应))时，立刻通过同步接口通知校正时延的网络监测探针组件停止计数，通过计算两个网络监测探针组件的纳秒计数寄存器ns_counter_reg中的计数值之间的差值来确定相对延时差值。在一个实施例中，可以根据该差值的多次平均值来确定相对延时差值，由此进一步提高精度。在一个实施例中，可以设定计数次数为30次。假定被校正时延探针的每次的计数值标识为ns_counter_reg_corn，那么ns_correct_reg的值可以通过下式(1)来求出：
[0046][0047]
应该理解，计数次数并不限于30，可以根据实际需要任意地设定。
[0048]
ns_correct_reg》0时，被校正时延的网络监测探针组件的前期时延t
delay
较小；
[0049]
ns_correct_reg＝0时，被校正时延的网络监测探针组件的前期时延t
delay
与基准时延探针的时延一样；
[0050]
ns_correct_reg《0时，被校正时延的网络监测探针组件的前期时延t
delay
较大；
[0051]
计算出的ns_correct_reg为有符号数，其值被写入到一个存储在非易失性存储器中。在网络监测探针组件启动时，从非易失性存储器中取值加载到ns_correct_reg中。
[0052]
如附图3所示，t
delay_ref
与t
delay_cor
是在gps_pps同时出现的条件下，由于各自gps授时模块解算时间差异以及电路上信号时延差异而导致t
delay_ref
与t
delay_cor
的大小不同。校正因子反映了t
delay_ref
与t
delay_cor
的差值。通过校正因子的补偿，使得各个网络监测探针组件的时间戳同步。
[0053]
图4是示出了根据本发明的一个实施例的网络监测探针组件的时钟同步方法的流程图。
[0054]
如图4所示，在步骤s401中，在被校正的网络监测探针组件与作为基准的网络监测探针组件同时启动的情况下，作为基准的网络监测探针组件的纳秒计时器从每秒脉冲信号pps的边沿的到达时起开始计数。
[0055]
接着，在步骤s402中，在下一个每秒脉冲信号的边沿到达时停止计数且通过同步接口通知被校正的网络监测探针组件。
[0056]
接着，在步骤s403中，响应于接收到所述通知，被校正的网络监测探针组件停止计数。
[0057]
接着，在步骤s404中，将被校正的网络监测探针组件的纳秒计数器的计数值与作为基准的网络监测探针组件的纳秒计数器的计数值的差值作为校正因子。
[0058]
接着，在步骤s405中，利用所述高频时钟信号以及校正因子生成时间戳。
[0059]
《应用例》
[0060]
以下，列举具体硬件应用例进行说明。需要注意的是，以下列举的硬件的参数、型号等仅仅是例示，并不意图限制本发明权利要求的范围，在符合本发明的构思、精神的范围，能够进行适当地进行替换、变更。
[0061]
对于5g核心网，特别是针对网络能力开放部分，其通过能力开放平台向外部第三方应用提供网络服务，网络安全方面的尤为突出，可以通过分布式的监测系统进行更有效的监控。在监测系统中，对网络数据的采集将采用分布于多个网络节点的网络监测探针组件实现，要实现对网络数据的精确跟踪，网络监测探针组件之间的时间同步精度至关重要。网络监测探针组件之间的时钟同步越精准，网络监测探针组件整体化的程度越高。
[0062]
在本应用例中，为了确保达到微秒级以上的时钟同步精度，网络监测探针组件采用高速fpga、gps授时模块、0.1ppm 100mhz温补型晶振为硬件基础。在该应用例中fpga实现了数据采集模块和时钟同步控制模块的功能。应该理解的是，数据采集模块和时钟同步控制模块可以通过分立的器件分别实现，也可以使用专用芯片实现。
[0063]
图5示出了根据本发明的应用例的硬件结构图。
[0064]
参见附图5，本发明的实现架构中，作为核心控制的fpga通过电平信号及串行接口与gps授时模块相连，通过时钟接口与0.1ppm100mhz温补型晶振相连，通过内部接口与数据采集模块相连，通过同步接口与其他网络监测探针组件相连。
[0065]
gps授时模块一方面提供极高精度的pps秒对齐功能，另一方面提供包含年、月、日、时、分、秒的rtc时间信息，gps授时精度可达10-9
秒，属于纳秒级，由高精度的pps信号表现出来，即在前后相邻的两个pps脉冲边沿之间的时间精度达到纳秒级，但是在这两个pps脉冲边沿之间没有更细的均匀分布的时钟信号。gps授时模块与fpga相连并提供2路信号，一路是pps脉冲信号，一路是串行信号。
[0066]
作为高频时钟模块的高精度晶振是100mhz的0.1ppm温补型有源晶振，为本地时钟提供稳定的计时信号。高精度晶振与fpga相连，向fpga提供100mhz的周期振荡信号。当然，高精度晶振可以根据实际情况选择适当的频率和精度，例如选用频率更高、精度更好的晶振。
[0067]
fpga获取到来自gps授时模块和高精度晶振的3路时钟信号并对其进行处理，向数据采集模块输出高精度的带有年、月、日、时、分、秒、微秒的时间戳；此外，fpga上设置有用于不同网络监测探针组件之间时延校正的同步接口。
[0068]
gps授时模块接收gps卫星信号，并解算出pps、rtc。网络监测探针组件通常部署在机房内部，往往没有信号或信号弱，由此需要通过蘑菇天线和同轴线缆将室外的gps信号引入到gps授时模块上。被解算的pps脉冲信号gps_pps是周期为1秒的高精准信号，每个脉冲的前沿输入给fpga作为fpga内部处理的触发信号。被解算的rtc时间gps_rtc通过串口以固定的明文协议格式送入给fpga而作为组合时间戳的粗时间部分。为了确保多个gps模块的pps、rtc解算的一致性，最好选用同一个厂家、同一个批次的gps模块。
[0069]
高精度的有源晶振单一地向fpga提供100mhz、0.1ppm的信号osc_100mhz，选用温补型用以提高信号频率的稳定度。该信号作为时钟同步中的产生“细时间”的计数源。
[0070]
高速fpga是时钟同步中的处理部分，对外有4个接口：连接gps授时模块的接口、连
接高精度晶振的接口、组件同步接口、时间戳输出接口(在应用例中该接口在fpga的内部与其他模块相连)。在高速fpga内部设计有5个寄存器：粗时间寄存器rtc_time_reg、细时间寄存器us_time_reg、时间戳寄存器time_stamp_reg、纳秒计数寄存器ns_counter_reg、时延校正寄存器ns_correct_reg。此外，还设置有一个存储在非易失性存储器中的校正因子ns_correct_factor。
[0071]
fpga同步时钟处理过程包括2个阶段：基础同步阶段和时延校正阶段。
[0072]
首先，说明基础同步阶段。
[0073]
fpga先利用其内部的锁相环，将输入的osc_100mhz信号进行10倍频处理，得到1ghz的信号pll_1ghz，该信号用于推动纳秒计数进行计数。当fpga检测到gps_pps边沿到达时，马上启动对ns_counter_reg作异步清零并启动纳秒计数器开始计数，当fpga检测到数据采集模块索取时间戳信号到达时，马上异步停止纳秒计数器的计数，此时计数器的计数值保存在ns_counter_reg中。采用纳秒级脉冲进行计数，最后再转换为细时间的微秒，由此能够提高时间的精确程度。
[0074]
接着，说明时延校正阶段。
[0075]
fpga根据ns_correct_reg中的值，对ns_counter_reg进行延时校正，并从校正的值截取微秒部分赋给us_time_reg。在fpga检测到gps_pps边沿到达时也读取到rtc时间并赋值给rtc_time_reg。fpga将rtc_time_reg和us_time_reg组装成完成的时间戳存放在time_stamp_reg中，并通知采集模块取走时间戳。
[0076]
在fpga时钟同步正式启用前可以进行以下两个时钟校正处理以确保时间戳的精度：高频时钟模块校正处理，用于校正1秒内pll_1ghz信号的稳定度；以及校正因子校正处理，用于确定校正因子ns_correct_factor。
[0077]
(1)高频时钟模块校正处理
[0078]
高频时钟模块校正用于校正pll_1ghz信号以使其稳定度达到规定的范围。图6示出了校正高频时钟模块的流程图。
[0079]
如图6所示，在开始校正时，当fpga检测到gps_pps边沿到达时，启动纳秒计数器计数，当检测到下一个gps_pps边沿到达时fpga使得停止计数，然后判断ns_counter_reg中的值是否在100(即109×
(
±
10-7
))范围内波动，重复测量30次。如果是则表明osc_100mhz晶振满足稳定度0.1ppm的要求，点亮板卡上的绿色指示灯，否则不满足要求，点亮板卡上的黄色指示灯，提示更换osc_100mhz晶振，然后继续pll_1ghz信号的稳定度测量，直到绿色指示灯点亮为止。
[0080]
(2)校正因子校正处理
[0081]
校正因子校正处理用于确定校正因子ns_correct_factor。
[0082]
在前面校正的pll_1ghz的稳定度满足要求后，在部署网络监测探针组件前，从多个网络监测探针组件中选择一个网络监测探针组件作为时钟基准时延的网络监测探针组件，其他的网络监测探针组件与作为基准时延的网络监测探针组件进行时延对齐。如前所述，每个网络监测探针组件都有同步接口，将接口通过同轴线缆连接，两个网络监测探针组件同时启动工作，在各自检测到gps_pps边沿到达时启动纳秒计数器计数，当基准时延网络监测探针组件计数达到109时，立刻通过板间同步接口通知另一个网络监测探针组件(即被校正时延的网络监测探针组件)停止计数，通过计算两个网络监测探针组件的ns_counter_
reg之间的差值的多次平均值，确定相对延时差值，作为一个例示选定的计数次数为30次。假定被校正时延的网络监测探针组件的每次的计数值标识为ns_counter_reg_corn。ns_correct_reg的值为：
[0083][0084]
ns_correct_reg》0时，被校正时延的网络监测探针组件的前期时延t
delay
较小；
[0085]
ns_correct_reg＝0时，被校正时延的网络监测探针组件的前期时延t
delay
与基准时延探针的时延一样；
[0086]
ns_correct_reg《0时，被校正时延的网络监测探针组件的前期时延t
delay
较大；
[0087]
ns_correct_reg为有符号数，其值被写入到一个存储在非易失性存储器中。在网络监测探针组件启动时从非易失性存储器中取值加载到ns_correct_reg中。
[0088]
如附图3所示，t
delay_ref
与t
delay_cor
是在gps_pps同时出现的条件下，由于各自gps授时模块解算时间差异以及电路上信号时延差异而导致t
delay_ref
与t
delay_cor
的大小不同。ns_correct_reg反映的是t
delay_ref
与t
delay_cor
的差值。
[0089]
在校正完成后，网络监测探针组件可以部署到各个被监测的网络接口上开始工作。
[0090]
图7是示出了网络监测探针组件生成时间戳的流程的流程图。如图7所示，时间戳生成包括如下步骤：
[0091]
在步骤s701中fpga检测到gps_pps边沿到达时，接着在步骤s702中启动对ns_counter_reg作异步清零并启动纳秒计数器开始计数。接着在步骤s703中fpga判断是否检测到数据采集模块索取时间戳的信号，当fpga检测到数据采集模块索取时间戳信号到达时(即步骤s703中的“是”)，进入到步骤s704异步停止纳秒计数器的计数，此时计数器的计数值保存在ns_counter_reg中。接着，在步骤s705中fpga根据ns_correct_reg中的值，对ns_counter_reg进行延时校正，并从校正的值截取微秒部分赋给us_time_reg，形成细时间的微秒部分(步骤s706)。接着，在步骤s707中，fpga检测到gps_pps边沿到达时读取到rtc时间赋值给rtc_time_reg，形成粗时间的部分。接着，在步骤s708中，fpga将rtc_time_reg和us_time_reg组装成完成的时间戳存放在time_stamp_reg中，并通知采集模块取走时间戳。如果在1秒周期内，没有收到数据采集模块索取时间戳信号，在下一个gps_pps边沿到达时重新计数。之后重复步骤s701～s707。
[0092]
此外，在一个实施例中，在步骤s706中的细时间部分并不限于微秒，例如可以将细时间部分保留十分之一微秒、百分之一微秒的部分以进一步提高时间戳的精度。
[0093]
根据本实施例，通过在fpga内部用锁相环对0.1ppm的100mhz进行倍频，细化计数颗粒度，再用gps_pps边沿触发纳秒计数器的方式进行纳秒级的时钟计数，进一步地，通过两种校正方式确保计数的稳定度和不同网络监测探针组件之间的时延对齐来提高探针的时钟同步精度。由此，能够提供微秒级甚至更高精度的时间戳，为分布式部署的探针的整体化监测提供有力支撑，对被监测网络中的数据出现时刻及其流向跟踪等分析提供了基础保障。
[0094]
应当理解，本说明书中“实施例”或类似表达方式的引用是指结合该实施例所述的
特定特征、结构、或特性系包括在本发明的至少一具体实施例中。因此，在本说明书中，“在本发明的实施例中”及类似表达方式的用语的出现未必指相同的实施例。
[0095]
本领域技术人员应当知道，本发明被实施为一系统、装置、方法或作为计算机程序产品的计算机可读媒体(例如非瞬态存储介质)。因此，本发明可以实施为各种形式，例如完全的硬件实施例、完全的软件实施例(包括固件、常驻软件、微程序代码等)，或者也可实施为软件与硬件的实施形式，在以下会被称为“电路”、“模块”或“系统”。此外，本发明也可以任何有形的媒体形式实施为计算机程序产品，其具有计算机可使用程序代码存储于其上。
[0096]
本发明的相关叙述参照根据本发明具体实施例的系统、装置、方法及计算机程序产品的流程图和/或框图来进行说明。可以理解每一个流程图和/或框图中的每一个块，以及流程图和/或框图中的块的任何组合，可以使用计算机程序指令来实施。这些计算机程序指令可供通用型计算机或特殊计算机的处理器或其它可编程数据处理装置所组成的机器来执行，而指令经由计算机或其它可编程数据处理装置处理以便实施流程图和/或框图中所说明的功能或操作。
[0097]
在附图中显示根据本发明各种实施例的系统、装置、方法及计算机程序产品可实施的架构、功能及操作的流程图及框图。因此，流程图或框图中的每个块可表示一模块、区段、或部分的程序代码，其包括一个或多个可执行指令，以实施指定的逻辑功能。另外应当注意，在某些其它的实施例中，块所述的功能可以不按图中所示的顺序进行。举例来说，两个图示相连接的块事实上也可以同时执行，或根据所涉及的功能在某些情况下也可以按图标相反的顺序执行。此外还需注意，每个框图和/或流程图的块，以及框图和/或流程图中块的组合，可藉由基于专用硬件的系统来实施，或者藉由专用硬件与计算机指令的组合，来执行特定的功能或操作。
[0098]
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场技术的技术改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。