1.一种基于hevc的高性能音视频编码装置，其特征在于，包括sdi视频接口、pal视频接口、cameralink视频接口、hdmi视频接口、音频接口、同步数据输出接口、控制接口、回报接口、fpga、hevc编码核心板，所述fpga用于实现sdi预处理模块、pal预处理模块、cameralink预处理模块、音频编码模块、控制指令解析模块、回报组帧模块和同步数据输出模块；
其中，sdi视频接口接收标准sdi视频数据，通过sdi视频均衡器和sdi解串器将外部输入的高速串行sdi视频数据转换为1对差分时钟和5对差分数据，并输出给fpga的sdi预处理模块；
pal视频接口接收外部标准pal视频数据，通过模数转换芯片将串行模拟信号转换为并行数字信号，并输出给fpga的pal预处理模块；
cameralink视频接口接收cameralink数字信号，通过ds90cr286amtd芯片将1对差分时钟和4对差分数据转换成1位时钟和28位并行数据，并输出给fpga的cameralink预处理模块；
hdmi视频接口通过hdmr插座将外部输入的hdmi视频数据解析为1对差分时钟3对差分数据，并输出给hevc编码核心板；
音频接口通过tlv320aic23bpw音频芯片接收外部的mic或line音频输入，并通过i2s接口输出给fpga的音频编码模块；
同步数据输出接口接收fpga的同步数据输出模块的数据，经过sn65hvd1476dgsr芯片，转换为同步422数据输出；
控制接口接收外部异步422控制信号，经过sn65hvd1476dgsr芯片转换为单端信号后传给fpga的控制指令解析模块；
回报接口接收fpga的回报组帧模块输出的回报帧，并通过sn65hvd1476dgsr芯片转换为异步422信号输出；
fpga的sdi预处理模块接收sdi差分信号，转换为单端信号，按照bt1120视频标准提取有效视频数据、帧同步、行同步信息，组成yuv420格式的视频数据；同时检测sdi视频输入的格式，将sdi视频输入格式信息输出给fpga的回报组帧模块；
fpga的pal预处理模块接收pal并行数据，按照bt656视频标准提取有效视频数据、帧同步、行同步信息，组成yuv420格式的视频数据；同时检测pal视频输入是否正常，将该信息输出给fpga的回报组帧模块；
fpga的cameralink预处理模块接收cameralink并行数据，按照标准cameralink协议提取有效视频数据、帧同步、行同步信息，组成yuv420格式的视频数据；同时检测cameralink视频输入是否正常，将该信息输出给fpga的回报组帧模块；
fpga的音频编码模块从i2s接口接收原始音频数据，使用g.729标准音频压缩算法实现音频压缩，压缩后的音频数据进入fpga的同步数据输出模块；
fpga的控制指令解析模块从422芯片接收控制帧，控制帧固定帧长，包含固定帧头2字节，编码码率、视频编码源、编码帧率三个字节有效参数，以及校验和；控制指令解析模块按照帧协议，提取出编码码率、视频编码源、编码帧率信息；根据视频源的不同，分别选择对应sdi、pal、cameralink视频的yuv420数据发送给hevc编码核心板；同时，把编码码率和编码帧率两个参数发送给hevc编码核心板；
fpga的回报组帧模块采集sdi预处理模块的sdi视频输入格式、pal预处理模块的pal视频正常与否信息、cameralink预处理模块的视频输入正常与否信息、hevc编码核心板的当前编码码率、编码视频源、编码帧率、hevc码流的正常与否信息，按照回报帧协议组成回报帧，发送给422芯片；回报帧固定帧长，包含2字节固定帧头、上述参数信息以及校验和；
fpga的同步数据输出模块接收hevc编码核心板压缩后的视频码流，根据码流的协议对码流进行解析，检测码流的帧头是否正确，码流的帧计数是否连续，码流的校验是否正常，码流的时钟是否异常，并把这些信息发送给回报组帧模块；此外，还接收压缩后的音频数据，与视频码流一同打包，组成固定长度的帧，发送给422芯片；
hevc编码核心板接收hdmi芯片的视频数据，根据程序中预设的码率、帧率参数，采用hevc算法直接进行视频压缩，压缩后的码流通过spi接口发送给fpga的同步数据输出模块。
2.根据权利要求1所述的一种基于hevc的高性能音视频编码装置，其特征在于，所述hevc编码核心板在硬件上通过qss-050-01-f-d-a接插件与fpga底板进行对接。
3.根据权利要求2所述的一种基于hevc的高性能音视频编码装置，其特征在于，所述hevc编码核心板通过dvp接口接收fpga发送的yuv420数据，通过uart接口接收fpga发送的码率、帧率、视频编码源参数，根据这些参数实时调整hevc算法的参数，实现对sdi、pal、cameralink视频的实时压缩，压缩后的码流通过spi接口发送给fpga的同步数据输出模块；如果有hdmi视频输入，则优先选择hdmi视频源。
4.根据权利要求1所述的一种基于hevc的高性能音视频编码装置，其特征在于，所述hevc编码核心板中hevc算法的具体方式为：在每帧图像中插入i块，i块的高度和宽度通过参数调节，剩余的部分为p块，i块采用帧内压缩模式，p块采用参考帧压缩模式；i块的位置在图像帧序列中，依次向右移动一个i块的宽度，i块从图像帧的最左侧移动到图像帧的最右侧时，表示当前序列为一个gop组合。