基于Gardner算法的变符号速率定时恢复方法及系统

本发明属于信号解调技术领域，特别涉及一种基于gardner误差检验算法改进，在任意符号速率情况下可获取准确采样时钟的定时恢复方案。

背景技术：

现代通信早已全面进入数字时代，数字通信系统发展迅猛，数字通信系统是指利用数字信号来传输信息的系统。数字通信系统一般的模型为信源发送信息，经由编码器，后由调制器将发射信号频谱搬移到高频处，形成适合在信道中传输的带通信号，通过信道发射出去，然后在接收端需要解调器对调制信号进行解调，然后经过译码器到达需要接收信息的信宿部分。

定时恢复是根据数字时隙的周期性，从收到的数字信号中导出周期性定时信号的过程，其目的是产生和符号率相匹配的本地时钟，获得最佳采样点。定时同步一般有两种方法，一种是外同步方法，外同步方法是由发送端发送专门的同步信息(即导频)，然后接收端把导频提取出来作为同步信号。该方法应用范围较窄，而且需要付出一定的频带和信号功率，从经济、抗干扰性等方面考虑都不理想；另一种方法是自同步方法，自同步方法的优点在于它不需要估计发送和接收信号间的相对延迟，并克服了外同步方法中的缺点，不占用额外的发射功率和信道带宽，采用数字信号处理的方式，从接收到的数据信号中提取时钟信号。另一方面，自同步方法将全部的发送功率和传输频带都分配给数据传输，提高了系统利用率，所以一般情况下自同步方法都是通信系统设计的首选。在实际的应用场景中由于发射端和接收端所使用的晶振频率不能保证完全相同，以及移动台移动过程中引起的多普勒效应，都有可能会造成发射端和接收端之间的载波频率偏移。

gardner算法是一种经典的定时误差检测算法，其只需要以两倍的符号速率采样，即每个符号2个采样点提取定时误差信息。gardner算法易于实施，且不受载波相位影响，在符号定时恢复中广泛采用。但是在数字通信中，符号速率与采样速率不可能每次都是整数倍的关系，并且在实际的工作系统中，采样速率往往是不易改变的，但是符号速率却是经常变化的，传统的gardner定时误差检测算法难以满足需求。

本发明以gardner算法为基础，利用gardner算法产生的定时误差对定时脉冲进行调整并输出正确值，以qpsk为例，说明实现可变符号速率的gardner定时恢复改进算法。但该发明并不仅限于qpsk解调的应用，而是可用于其他相关ask，psk，bsk的数字解调的定时同步过程中。

技术实现要素：

本发明的目的在于在传统的gardner定时误差检测基础上，实现可变符号速率的gardner定时恢复改进方案。

为了实现上述目的，本发明提出一种基于gardner算法的变符号速率定时恢复方法，基于定时恢复系统实现变符号速率定时恢复，所述定时恢复系统中包含有依次连接的信号接收机、立方插值器、gardner定时误差检测模块和环路滤波器，在定时恢复系统中设置内插估值器，执行包括以下步骤，

步骤1、对信号接收机收到的中频信号进行下变频与滤波处理，得到基带i,q信号；

步骤2、利用内插估值器产生的抽样判决条件，对基带i,q信号进行内插，得到内插后的基带i,q信号；

步骤3、基于步骤2所得内插后的基带i,q信号，在内插估值器产生的峰值时刻与过渡值时刻触发下，使用gardner算法模块得到定时误差；

步骤4、将gardner算法模块产生的定时误差进行环路滤波，滤除噪声干扰，得到更有效的定时误差；

步骤5、内插估值器根据环路滤波器输出的定时误差更新抽样判决条件和内插估值器产生的峰值时刻与过渡值时刻，利用内插估值器更新抽样判决条件和内插估值器产生的峰值时刻与过渡值时刻，重复上述步骤2—5。

而且，所述内插估值器产生的抽样判决条件为定时误差decimalout，根据内插估值器输出的定时误差decimalout作为插值时刻对基带i,q信号分别插值。

而且，内插估值器是一个模1的相位递减器，假设输入信号的符号周期间隔为ti，则内插估值器用于产生一个平均周期为ti的时钟信号来对输入信号进行抽样判决。

而且，设内插估值器第m个时钟时刻相位寄存器的内容为η(m)，内插估值器的控制字为ω(m)，相位递减的差分公式为：

η(m+1)＝(η(m)-ω(m))mod(1)

ω(m)是由gardner定时误差检测模块产生的误差信号调整的，求取如下，

其中，采样间隔为ts，输入信号的符号周期间隔为ti，e(m)为定时误差经过环路滤波后的值，用来调整ω(m)，从而更新抽样判决条件和内插估值器产生的峰值时刻sys_clk与过渡值时刻tran_clk。

而且，步骤5中，峰值时刻的更新过程如下，

内插估值器的控制字ω(m)在一个信号周期之内将先前的峰值时刻作为起点，不断地以ω(m)作为步进长度，直至达到下一个峰值处；

当定时误差为正值时，ω(m)增大，使η(m+1)<ω(m)提前出现，定时脉冲往后调整，脉冲间的间隔略微减小；

定时误差为负值时，同理会往前调整，脉冲间的间隔略微增大；

当定时误差为0时，实现极值采样，此时环路滤波器输出不变，ω(m)为定时恢复所得到的真实比值；

然后将η(m)与ω(m)进行比较，作为更新的峰值时刻输出；峰值时刻的输出为脉冲，写作：

其中，1为高电平，0为低电平，高电平对应于相应的峰值时刻；

过渡值时刻的更新过程中，每个符号周期的过渡值时刻初始值由先前的峰值时刻计算得到，同时将sym_clk作为输出的判决依据，输出为：

tr(m+1)＝(tran(m)-ω(m))mod(1)

其中，tran(m)代表的是由sym_clk控制的tran_clk的上一级判决，tr(m+1)代表的是更新前的tran(m)的值；

输出定时误差decimal_out的输出等于：

而且，内插估值器的实现方式如下，

峰值时刻的判决结构包括加法器模块add1、add2，取模运算模块mod1和比较判决模块compare1，输入的误差信号e(m)与在add1相加产生内插估值器的控制字ω(m)，ω(m)与先前的第m个时钟时刻相位寄存器的内容η(m)在add2中进行相减运算，随后将得到的差值利用取模运算模块mod1进行模1操作，得到更新后的第m+1个时钟时刻相位寄存器的内容η(m+1)；随后进入延时单元delay1，保持更新后的η(m+1)，在比较判决模块compare1中，当η(m)小于ω(m)的时候，输出一个峰值脉冲，作为峰值时刻sym_clk，用来产生峰值时刻的判决在比较判决模块compare1的输出端使用延时单元delay2模拟实际系统中的延时；

过渡值时刻的判决结构包括加法器模块add1、add3，模运算模块mod2，比较判决模块compare2和开关k1，输入的误差信号e(m)与在add1相加产生内插估值器的控制字ω(m)，ω(m)与先前的第m个时钟时刻相位寄存器的内容tran(m)在add3中进行相减运算，随后将得到的差值利用取模运算模块mod1进行模1操作，得到更新后的第m+1个时钟时刻相位寄存器的内容tr(m+1)；随后进入延时单元delay3，保持更新后的η(m+1)，同时也保证了进入开关k1的信号是第m个时钟时刻相位寄存器的内容tr(m)；在于k1的抽头判决过程中，tran(m)的产生以峰值时刻判决结构输出峰值脉冲(sym_clk)作为判决条件的：当输出峰值脉冲的时候，前一级信号tran(m)的值用η(m)+0.5表示，而当峰值脉冲没有输出的时候，前一级信号tran(m)的值用tr(m)的值来表示，将得到的tran(m)送入比较判决模块compare2，在比较判决模块compare2的过渡值脉冲输出部分，当tran(m)小于ω(m)的时候，输出一个过渡值脉冲，作为过渡值时刻tran_clk，用来产生过渡值时刻的判决；比较判决模块compare2的输出端使用延时单元delay4模拟实际系统中的延时；

定时误差的判决结构包括d触发器d1、d2，乘法器模块mul1，mul2，和开关k2，d触发器d1将tran(m)与ω(m)的倒数经由乘法器mul1产生的乘积存储起来，当tran_clk到来的时候传递到k2；d触发器d2将η(m)与ω(m)的倒数经由乘法器mul2产生的乘积存储起来，当sym_clk到来的时候传递到k2；在产生定时误差模块的开关k2中，过渡值时刻判决结构输出峰值脉冲(tran_clk)作为判决条件：当输出过渡值脉冲的时候，定时脉冲的输出值为tran(m)与ω(m)的倒数的乘积，而当过渡值脉冲没有输出的时候，定时脉冲的输出值为η(m)与ω(m)的倒数的乘积。

另一方面，本发明还提供一种基于gardner算法的变符号速率定时恢复装置，用于实现如上所述的一种基于gardner算法的变符号速率定时恢复方法。

本发明在传统gardner定时误差检测基础上进行改进，解决了通信中的接收端符号速率和采样速率不匹配的问题。实现在采样速率不变的情况下，对任意符号速率的信号均可获取准确采样时钟的定时恢复方案。

本发明方案实施简单方便，实用性强，解决了相关技术存在的实用性低及实际应用不便的问题，能够提高用户体验，具有重要的市场价值。

附图说明

图1为本发明实施例的系统结构图；

图2为本发明实施例为gardner定时误差检测原理图，其中图2a为的定时误差示意图，图2b为的定时误差示意图，图2c为的定时误差示意图；

图3为本发明实施例结构中的gardner定时误差检测模块随着时间增加输出的结果示意图；

图4为本发明实施例环路滤波器处理后的gardner定时误差检测模块产生的定时误差的收敛情况示意图；

图5为本发明实施例内插估值器结构示意图，其中图5a为内插估值器的总览图，图5b为图5a中峰值时刻的判决结构局部放大图，图5c为图5a中峰过渡值时刻的判决结构局部放大图，图5d为图5a中峰定时误差的判决结构局部放大图。

图6为本发明实施例内插估值器中的定时脉冲波形示意图。

具体实施方式

以下结合附图和实施例具体说明本发明的技术方案。

图1为本发明实施例的系统结构图，现有的定时恢复系统中包含有依次连接的信号接收机，立方插值器，gardner定时误差检测模块，环路滤波器，本发明在此基础上设置了内插估值器，环路滤波器连接内插估值器，内插估值器输出的定时误差decimal_out数据接入立方插值器，内插估值器输出的峰值时刻sysc_lk和过渡值时刻tran_clk数据接入gardner定时误差检测模块。

本发明实施例提供的这一实现可变符号速率的gardner定时恢复算法的改进方法，包括如下步骤：

步骤1.对信号接收机收到的中频信号进行下变频与滤波处理，得到基带i,q信号；

通常信号接收机内部设置有ad模块、下变频模块和低通滤波器。

实施例中所述步骤1的具体过程为：以qpsk接收机为例，信号接收机接受到的中频信号经过ad模块，通过下变频处理，得到i,q两路信号，经过低通滤波器，得到解调所需的i,q路基带信号。具体实施时，本发明方法也可以用于bpsk接收机，实现过程相同。

步骤2.利用内插估值器产生的抽样判决条件，在立方插值器中对基带i,q信号进行内插，得到内插后的基带i,q信号；

所述步骤2的具体过程为：由内插估值器产生的抽样判决条件(内插估值器输出的定时误差decimalout)与步骤1所得经过下变频与滤波处理的i,q路基带信号一同进入立方插值器，根据内插估值器输出的定时误差decimalout作为插值时刻对i、q两路分别插值。

特殊的，在初始状态，由于没有产生抽样判决条件，立方插值器的输出结果就为输入端的基带i,q信号。后续根据内插估值器产生的抽样判决条件，进行内插后输出。

立方插值，简单的来说就是使用三次多项式来对曲线进行拟合。将样本转换成一个加权的模拟脉冲序列，应用到一个时间连续的、模拟的、具有脉冲响应hi(t)的插值滤波器中。假设采样周期为ts，输入的符号周期为ti，得：

y(kti)＝∑mx(mts)hi(kti-mts)(1)

其中，y(kti)是插值后的输出，x(mts)是本地采样时钟对基带信号的采样，hi(kti-mts)是插值滤波器的脉冲响应，m是时刻。ts是本地采样时钟的周期。上式就是立方插值的表达式，经过立方插值器后，可以得到新的经插值后的i,q路基带信号。

步骤3.基于内插后的基带i,q信号，使用gardner定时误差检测模块和内插估值器产生的峰值时刻与过渡值时刻，得到定时误差；

峰值时刻sys_clk和过渡值时刻tran_clk作为d触发器的触发条件，也就是说，只有当峰值时刻sys_clk和过渡值时刻tran_clk产生脉冲的时候，会使得gardner定时误差检测模块中的数据进行更新。特殊的，在初始状态，峰值时刻sys_clk和过渡值时刻tran_clk可以采用随机值或者设为0。后续采用内插估值器产生的更新结果。

所述步骤3的具体过程为：

将步骤2中所得内插后的基带i,q信号送入gardner定时误差检测模块。gardner定时误差检测模块是基于gardner定时误差检测算法的模块。gardner定时误差检测算法的优点是非面向判决的，并且定时恢复独立于载波相位。以qpsk为例，后续的内插估值器在每个码元间隔内输出两个采样点，并且，序列对之间的采样点在时间上是一致的。符号以时间间隔t同步传输。将步骤2中所得内插后的基带i,q信号送入gardner定时误差检测模块。gardner定时误差检测模块是基于gardner定时误差检测算法的模块。gardner定时误差检测算法的优点是非面向判决的，并且定时恢复独立于载波相位。以qpsk为例，后续的内插估值器在每个码元间隔内输出两个采样点，并且，序列对之间的采样点在时间上是一致的。gardner算法一个符号内有两个采样点，将峰值时刻sys_clk和过渡值时刻tran_clk的值作为采样点，一个采样点出现在数据的峰值时刻，另一个采样点出现在两个最佳采样点的中间的过渡值时刻。yi(r)、yq(r)为i、q路的第r个码元数据最佳采样点值，为i、q路的第r个和第r-1个码元的中间过渡值时刻的样点值。那么gardner定时误差检测算法可以表示成：

那么gardner定时误差检测算法可以表示成：

其中，err(r)为定时误差检测结果，误差为正，则定时滞后；误差为负，则定时超前。但是，如果相邻的符号波形没有出现跳变时，这种情况则无法从定时误差中获得信息。

上式表示：定时误差检测模块在i、q两路基带信号的每个峰值之间的过渡值时刻进行采样。假设如果没有定时误差，那么过渡值点的值应该为0，如果过渡值时刻的值不为0，就可以用这个的值表示定时误差的大小，由于过渡值时刻的值可正可负，所以，本发明还需要峰值时刻来提供误差的正负方向，如图2所示，可以根据两个峰值之间的符号关系来判断误差的方向。在图示结构中使用上一个峰值时刻的采样值与当前峰值时刻的采样值的符号值进行相减。如果两个峰值时刻的采样值符号相同，则不存在过零点附近的过渡值时刻，即舍弃这个过渡值时刻。对于定时误差err(r)的判决，采用同样的结构，本设计中输出的定时误差如图3所示。

图2为gardner定时误差检测原理，可以通过峰值采样点的位置yi(n)-yi(n-1)反映本地定时脉冲的相位偏离方向，定时滞后时，误差为正；定时超前时，误差为负。否则则为最佳采样点。y(n)表示gardner定时误差检测的第n个采样点，y(n-1)表示y(n)的上一个采样点，y(n-1/2)表示y(n-1)与y(n)正中间的点。

图2a可看出，相邻符号的采样值yi(n)、yi(n-1)不相等时，若yi(n-1/2)＝0，则说明产生的本地定时脉冲恰好处于最佳采样位置，此时没有定时误差。图2b表示若相邻符号的采样值yi(b)、yi(n-1)不相等时，若本地定时脉冲的滞后理想定时脉冲时的情形。定时滞后时，定时误差为正。图2c表示若相邻符号的采样值yi(n)、yi(n-1)不相等时，若本地定时脉冲的超前理想定时脉冲时的情形。定时超前时，定时误差为负。

图3为本设计结构中的gardner定时误差检测模块随着时间增加输出的结果。步骤4.将gardner算法模块产生的定时误差在环路滤波器中进行环路滤波，滤除噪声干扰，得到更有效的定时误差。

所述步骤4的具体过程为：步骤3中gardner定时误差检测模块中产生的定时误差进入环路滤波器，其目的是为了得到效果更好的定时误差，用以滤除误差中的干扰和噪声。当环路滤波器进入稳定状态后，由gardner定时误差检测模块产生的定时误差将收敛到真实值附近，如图4所示。

图4为环路滤波器处理后的gardner定时误差检测模块产生的定时误差的收敛情况，可以看出，随着时间的增加，定时误差的值越来越小，最终将达到收敛。

步骤5.内插估值器根据环路滤波器输出的定时误差更新抽样判决条件和峰值时刻与过渡值时刻。更新后，重复上述步骤s2-s5持续进行定时恢复。

将步骤4中产生的滤波后的定时误差送入内插估值器。内插估值器是一个模1的相位递减器，假设输入信号的符号周期间隔为ti，则内插估值器的目的就是产生一个平均周期为ti的时钟信号来对输入信号进行抽样判决。相位递减器每溢出一次就意味着一次抽样判决的执行。假设峰值时刻相应的内插估值器第m个时钟时刻相位寄存器的内容为η(m)，内插估值器的控制字为ω(m)，那么相位递减的差分公式即为：

η(m+1)＝(η(m)-ω(m))mod(1)(3)

其中，mod(1)表示模1操作。

ω(m)是由gardner定时误差检测模块产生的误差信号来调整的，其值由式求得

式中采样间隔为ts，输入信号的符号周期间隔为ti，初始值与实际真实值之间往往有一定误差。e(m)为gardner定时误差检测模块产生的定时误差经过环路滤波后的输出，用来调整ω(m)，从而更新抽样判决条件和内插估值器产生的峰值时刻与过渡值时刻。

峰值时刻的更新过程为：内插估值器的控制字ω(m)在一个信号周期之内将先前的峰值时刻作为起点，不断地以ω(m)作为步进长度，直至达到下一个峰值处。当定时误差为正值即定时滞后时，ω(m)会增大，这就会使η(m+1)<ω(m)提前出现，即使得定时脉冲往后调整，脉冲间的间隔略微减小；而定时误差为负值时，同理会往前调整，脉冲间的间隔略微增大。当定时误差为0时，就实现了极值采样，此时环路滤波器输出不变，ω(m)即为定时恢复所得到的真实比值。然后将η(m)与ω(m)进行比较，即可作为更新的峰值时刻输出。如图5(b)虚线框中所示，峰值时刻的输出为脉冲，可写作：

其中1为高电平，0为低电平。高电平对应于相应的峰值时刻。

过渡值时刻的更新过程与峰值时刻类似，但是每个符号周期的过渡值时刻初始值是由先前的峰值时刻计算得到的。假设过渡值时刻相应的内插估值器第m个时钟时刻相位寄存器的内容为tr(m)，如图5(c)虚线框中所示，其相应输出为：

tr(m+1)＝(tran(m)-ω(m))mod(1)(7)

其中，tran(m)为过渡值时刻的中间值，代表的是由sym_clk控制的tran_clk的上一级判决，tr(m+1)代表的是更新前的tran(m)的值。

输出定时误差decimal_out的结构如图5(d)虚线框中所示，其输出等于：

具体实施时，所述内插估值器结构实现优选方式为：

图5为内插估值器的结构图，如图5所示，结构提供判决产生的峰值时刻的输出值，过渡值时刻的输出值，定时误差的输出值。

其中图5a为内插估值器的总览图。

其中图5b为峰值时刻的判决结构，其结构包含加法器模块add1、add2，取模运算模块mod1和比较判决模块compare1。输入的误差信号e(m)与(例如取)在add1相加产生内插估值器的控制字ω(m)，ω(m)与先前的第m个时钟时刻相位寄存器的内容η(m)在add2中进行相减运算，随后将得到的差值利用取模运算模块mod1进行模1操作，得到更新后的第m+1个时钟时刻相位寄存器的内容η(m+1)。随后进入延时单元delay1，保持更新后的η(m+1)，在比较判决模块compare1中，当η(m)小于ω(m)的时候，会输出一个峰值脉冲(sym_clk)，用来产生峰值时刻的判决。在比较判决模块compare1的输出端使用延时单元delay2模拟实际系统中的延时。

其中图5c为过渡值时刻的判决结构，其结构与峰值时刻的判决结构类似，包含加法器模块add1、add3，模运算模块mod2，比较判决模块compare2和开关k1的结构。输入的误差信号e(m)与(例如取)在add1相加产生内插估值器的控制字ω(m)，ω(m)与先前的第m个时钟时刻相位寄存器的内容tran(m)在add3中进行相减运算，随后将得到的差值利用取模运算模块mod1进行模1操作，得到更新后的第m+1个时钟时刻相位寄存器的内容tr(m+1)。随后进入延时单元delay3，保持更新后的η(m+1)，同时也保证了进入开关k1的信号是第m个时钟时刻相位寄存器的内容tr(m)。在于k1的抽头判决过程中，tran(m)的产生是以峰值时刻判决结构输出峰值脉冲(sym_clk)作为判决条件的：当输出峰值脉冲的时候，前一级信号tran(m)的值可以用η(m)+0.5来表示，而当峰值脉冲没有输出的时候，前一级信号tran(m)的值可以用tr(m)的值来表示。将得到的tran(m)送入比较判决模块compare2，在比较判决模块compare2的过渡值脉冲输出部分，当tran(m)小于ω(m)的时候，会输出一个过渡值脉冲(tran_clk)，用来产生过渡值时刻的判决。比较判决模块compare2的输出端使用延时单元delay4模拟实际系统中的延时。

其中图5d为定时误差的判决结构。包含有d触发器d1、d2，乘法器模块mul1，mul2，和开关k2。d触发器d1将tran(m)与ω(m)的倒数经由乘法器mul1产生的乘积存储起来，当tran_clk到来的时候传递到k2；d触发器d2将η(m)与ω(m)的倒数经由乘法器mul2产生的乘积存储起来，当sym_clk到来的时候传递到k2。在产生定时误差模块的开关k2中，过渡值时刻判决结构输出峰值脉冲(tran_clk)作为判决条件：当输出过渡值脉冲的时候，定时脉冲的输出值为tran(m)与ω(m)的倒数的乘积，而当过渡值脉冲没有输出的时候，定时脉冲的输出值为η(m)与ω(m)的倒数的乘积。

图5中所添加的延迟单元是为了模拟实际应用中的处理延时，并使这些信号的时序保持一致。内插估值器产生的sym_clk和tran_clk的脉冲波形如图6所示。

图6为内插估值器中的定时脉冲波形。第一行为基带输入的i路信号，第二行为峰值时刻的采样点，第三行为过渡值时刻的采样点，可以看出，随着时间的增加，峰值时刻与过渡值时刻越来越逼近准确的值。

整个系统环路如图1所示，利用内插估值器产生的峰值时刻与过渡值时刻，不断重复之前的步骤，即可得到所需的准确判决时刻。

具体实施时，可采用fpga或软件方式实现内插估值器的结构。实现本发明所提供定时恢复系统的装置，例如采用fpga方式实现的装置，包括信号接收机、立方插值器、gardner定时误差检测模块、环路滤波器和内插估值器，也应当在本发明的保护范围内。

本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。