图像传感器和包括所述图像传感器的成像系统的制作方法

图像传感器和包括所述图像传感器的成像系统
1.本发明涉及图像传感器且涉及包括所述图像传感器的成像系统。本发明尤其涉及x射线图像传感器和成像系统。
2.除非另外说明，否则根据本发明的图像传感器包括被配置成用于捕获电磁辐射的图像传感器。确切地说，此辐射可以呈可见光的形式或者其可以呈x射线的形式。
3.当图像传感器被配置成用于感测x射线时，其可包括光敏元件，例如光电二极管，其被配置成用于吸收传入x射线光子并且产生光电流。此类型的转换被称作直接转换。其它图像传感器可包括闪烁体层，其将传入x射线光子转换成可见光光子。这些后者光子可以由光敏元件吸收，所述光敏元件继而产生光电流。此类型的转换被称作间接转换。本发明涉及这两种类型的转换。
4.图像传感器通常包括像素阵列。此阵列包括以行和列的矩阵布置的多个像素。图像传感器通常进一步包括多个列线，出于输出像素信号的目的，相同列中的像素的输出耦合到所述列线。所述图像传感器进一步具备读出电路系统，所述读出电路系统包括多个读出单元，每个读出单元被配置成用于通过所述读出单元的输入节点读出相应的列线。
5.在图1中展示已知的图像传感器1的实例。此处，出于说明性目的仅展示了矩阵的单个像素2。像素2是无源像素，其包括耦合在接地与选择fet ts的源极端子之间的光电二极管pd，选择fet ts的栅极连接到行选择线rs。不是使阳极固定在接地电位，而是可使用不同的电位，例如，
‑
5v。选择fet ts的漏极端子连接到列线cl。某个寄生电容与此线相关联。在图1中，此寄生电容由电容器cp表示。通常，像素矩阵的每一行连接到相应的行选择线，并且每一列连接到相应的列线。出于驱动行选择线的目的，图像传感器1包括确保相同列中的两个像素不会在相同时间无意地连接到相同列线的行控制器(未示出)。
6.图像传感器1进一步包括读出电路系统。此电路系统包括多个读出单元3，通常每列线一个单元。在图1中，单个读出单元3展示为包括电荷放大器31、相关双取样
‘
cds’单元32和模数转换器
‘
adc’33。
7.电荷放大器31包括差分放大器34，例如运算放大器，其具有连接到参考电压vref的非反相端子
‘
+’，以及经由反馈电容器cf连接到放大器34的输出端的反相端子
‘
－’。开关s1与反馈电容器cf并联布置。
8.放大器34的输出端连接到cds单元32，所述cds单元执行两个测量并且将这些测量之间的差异馈送到adc 33以用于将差异转换成数字数值。
9.在图1中，像素阵列布置在薄膜晶体管
‘
tft’面板上。更确切地说，在tft面板上的薄膜晶体管对应于选择晶体管ts。光电二极管pd通常通过在tft面板上布置例如非晶硅之类的光敏材料的小岛状物来实现。
10.此外，在图1中，读出单元3于布置在半导体裸片上的集成电路中实现。通常，读出单元3以互补金属氧化物半导体
‘
cmos’技术实现。半导体裸片上的集成与tft面板上的集成之间的划分由点线4指示。
11.在像素读出期间，像素2通过选择fet ts连接到列线cl。包含其寄生电容cp的列线cl首先通过电荷放大器31的开关s1处于闭合状态而初始复位为vref。在此阶段，cds单元32
对电荷放大器31的输出进行取样，作为第一像素读出。当像素2经由选择fet ts被选择时，下文称为cdiode的光电二极管pd的内部电容也被充电到vref。如果内部电容先前已经通过光电流放电，那么跨内部电容的电位将在vref－vsig处开始。这意味着在cdiode上存在负信号电荷qsig＝cdiode
×
vsig。为了将光电二极管pd复位到vref，此信号电荷必须跨越列线移动到电荷放大器31的反馈电容cf。应注意，在此阶段，开关s1断开。因此，电荷放大器31的输出端的电压以dv＝qsig/cf的量上升。在电荷放大器31的输出处的此电压阶跃，即从vref到vref+qsig/cf，由cds单元32取样为第二像素读出。取样的第一像素读出和第二像素读出之间的差异随后由adc 33转换为数字数值。以此方式，cds单元32抵消出现在电荷放大器31中的复位噪声和电荷注入。
12.列线cl具有大寄生电容cp。这产生了噪声问题。电荷放大器31保持cp上的电位恒定在vref处，vref对应于在其非反相端子
‘
+’处的电压。然而，在现实中，电荷放大器31保持cp上的电压等于vref加上其自身的噪声电压。后者可以由与放大器34的非反相端子
‘
+’串联的电压源表示。更确切地说，放大器34迫使电流通过反馈电容器cf进入到cp中，以便将cp充电到放大器34的噪声。此电流不仅对cp充电，而且对cf充电。噪声增益约为cp/cf。由于通常cf<<cp，例如cp＝30pf且cf＝300ff，因此噪声增益可以非常高。因为此高噪声增益，所以放大器34的噪声应为尽可能低。
13.低噪声可以通过使用高电流来偏置放大器34的输入级来实现。这显著地增大了功率耗散，由此引起图像传感器中的自加热。这可成为问题，因为在高温下，如在间接转换x射线图像传感器中使用的闪烁体层可降级并且光电二极管pd的泄漏电流可增大，从而引起更暗的噪声。
14.获得低噪声的另一方式是减小用于对信号进行取样的cds单元32的带宽。通常，低通滤波器插入在电荷放大器31与cds单元32之间。此低通滤波器的带宽越低，则噪声越低。明显地，在功率耗散(自加热)、速度(带宽)和噪声之间存在权衡。此权衡是无源像素tft面板的基本限制。
15.通过有源像素可以避免之前论述的噪声/速度/功率权衡。图2图示说明已知的图像传感器1，在所述图像传感器中使用有源像素2，在图2中相同参考标记用于指代与图1中的相同或类似组件。
16.有源像素2是已知的三晶体管(3t)像素，其包括复位fet tr、选择fet ts和源极随耦器sf。它被称作有源像素是因为源极随耦器sf提供在像素2内的缓冲功能。
17.在有源像素2中，光电二极管pd将为存储电容器充电，所述存储电容器是在光电二极管pd内部的电容或外部电容器。此充电以在节点n处的电压反映。此后者节点可以使用复位fet tr被复位到参考电压vres，所述复位fet tr受使用复位线rt的行控制器(未示出)控制。当检测到光时，所得光电流将逐渐对存储电容器进行放电，引起在节点n处的电压的减小。
18.在节点n处的电压可以使用选择晶体管ts读出，所述选择晶体管ts受使用行选择线rs的行控制器(未示出)控制。当被激活时，在节点n处的电压将经由源极随耦器sf被放置到列线cl上。此后者晶体管是使用在读出单元3内部的电流源35被偏置的。如图2中所展示，列线cl在vdd与接地之间被驱动。后者与电流源35有关，所述电流源的一个端子连接到列线cl，且另一端子接地。
19.有源像素2通常是使用cmos技术实现的。然而，与tft面板相比，增大基于cmos的像素阵列的大小更加困难且成本更高。因此，已经作出了努力来实现tft面板上的有源像素阵列。然而，申请人已经发现实现tft面板上的有源像素阵列并非是没有问题的。更确切地说，在玻璃tft面板制造工艺中制得的晶体管具有大阈值变化。由于工艺变化、温度变化、负或正偏置温度不稳定性以及暴露于x射线，tft的阈值电压改变。tft技术中的所有这些影响都比cmos技术中的要大得多。
20.使用用于实现读出电路系统的标准集成电路制造工艺将对待使用的电源电压例如，3.3v或5v，施加限制。读出单元3的输入节点m上的电压应在电源轨内。tft的阈值电压的变化减少用于信号摆幅的可供使用的空间。更确切地说，列线cl和节点m上的电压等于光电二极管pd和节点n上的电压减去源极随耦器sf的阈值电压。因此，任何tft阈值变化都将在节点m上引入电压变化。此外，使源极随耦器sf偏置的电流源35需要一定的净空。
21.如果阈值变化是3v，并且如果3.3v电源应用于读出单元3，则将为信号保持基本上为零的动态范围。因此，缺乏动态范围使已知的标准cmos读出电路系统和tft面板的组合变得复杂。
22.本发明的目标是提供包括多个有源像素的图像传感器，其中上述问题不出现或至少程度更轻微。
23.根据本发明，此目的是通过如权利要求1所描述的图像传感器来实现的，所述图像传感器包括集成在薄膜晶体管
‘
tft’面板上的像素阵列。像素阵列包括以行和列的矩阵布置的多个有源像素，并且包括多个列线，出于输出像素信号的目的，相同列中的像素的输出耦合到所述列线。每个列线在第一电压和低于第一电压的第二电压之间被驱动。
24.图像传感器进一步包括读出电路系统，所述读出电路系统包括多个读出单元，每个读出单元被配置成用于通过所述读出单元的输入节点读出相应的列线。
25.图像传感器进一步包括电容单元，例如电容器，以用于将每个输入节点电容耦合到其对应的列线。
26.读出电路系统集成在第一类型的一个或多个半导体裸片上，并且电容单元集成在第二类型的一个或多个半导体裸片上。第一类型的一个或多个半导体裸片已经使用第一半导体工艺来制造，并且每个均包括用以实现读出电路系统的低压组件，所述读出电路系统具有第一最大额定电压。第二类型的一个或多个半导体裸片已经使用与所述第一半导体工艺不同的第二半导体工艺来制造，并且每个均包括用以实现电容单元的高压组件，所述电容单元具有比所述第一最大额定电压高的第二最大额定电压。第一电压与第二电压之间的差大于第一最大额定电压但小于第二最大额定电压。列线上的电压被限制在第一电压与第二电压之间。此电压范围应足够大以允许因操作期间的信号摆幅而产生的变化，但也应足够大以适应传感器使用寿命内的阈值变化。
27.在本技术的上下文中，将组件的最大额定电压限定为可存在于组件上同时几乎不降低组件寿命的最大电位差。例如，二端组件可在一个端子处具有+a伏，且在另一端子处具有
‑
b伏。然后此组件上的电压差经计算为a+b。在此情况下，最大额定电压等于a和b的总和，在此总和的情况下，几乎不会发生寿命减少。应注意，可以在端子上施加正、负或零伏。
28.通过在输入节点和列线之间使用电容耦合，可以将输入节点处的电压偏移到不会损坏读出电路系统的值。更确切地说，可以防止用于操作像素和列线的电源电压被放置在
读出电路系统的输入节点上。这使得能够使用tft技术结合用于实现读出电路系统的低压标准cmos工艺技术来实现本发明的图像传感器。此外，通过将电容单元布置在第二类型的一个或多个半导体裸片上，有可能将标准的现成低压读出电路系统半导体裸片与使用相对较高的电源电压进行操作的tft面板结合使用。
29.由于光落在像素上，因此列线上的电压会在操作期间发生变化。此变化具有与传感器的帧速率有关的相对短的时间尺度。然而，由于tft面板上的晶体管的阈值电压发生变化，因此该电压也会发生变化。在图像传感器为x射线图像传感器的情况下，这些变化会在更大的时间尺度内发生，并且可能是由于辐射损坏导致阈值电压发生偏移而引起的。由于负或正偏置温度的不稳定性，阈值电压也会偏移。由于工艺公差，同一面板上的晶体管之间的阈值电压可进一步不同。
30.阈值电压偏移和/或扩散将对电压电平施加限制，在图像捕获期间列线上的电压将在电压电平之间发生变化。例如，列线上的电压可以在va和va－vsigmax之间发生变化，其中vsigmax是归因于光落到像素上的列线上的电压的最大变化，且va是参考电平。通常，vsigmax是固定的。然而，va可能由于上述阈值电压偏移和/或扩散而发生变化。例如，参考图2，va可以等于vdd减去源极随耦器sf的阈值电压。
31.通过适当地选择第一电压和第二电压，可以确保随着时间流逝，可以在tft面板的每个列线上实现电压va和va－vsigmax，以避免丢失动态范围。然而，va和va－vsigmax两者的绝对值可能太高或太低，以至于读出电路系统无法直接进行处理。根据本发明，通过使用电容单元来减轻此问题，所述电容单元使用与读出电路系统不同的工艺来制造。例如，以高压cmos工艺制得电容单元，并且以低压cmos工艺制得读出电路系统。
32.图像传感器可进一步包括行控制器，所述行控制器用于在多个像素中选择要读出的像素。对于每个像素，图像传感器可进一步包括用于缓冲像素信号的源极随耦器，以及用于根据由行控制器输出的行选择信号来将经缓冲像素信号输出到对应的列线上的选择晶体管。另外，对于每个列线，图像传感器可以包括源极随耦器负载，例如电流源或电阻器。
33.第一电压可为施加到源极随耦器的漏极的电压。另外或替代地，每个源极随耦器负载连接在相应列线和参考节点之间，其中第二电压可为施加到所述参考节点的电压。通常，列线的参考节点是相同的，并且施加到源极随耦器的漏极的电压是相同的。
34.此外，对于每个像素，图像传感器可进一步包括布置在信号节点与保持在例如接地的第一参考电压下的节点之间的光电二极管。每个像素可进一步包括：存储电容器，其被配置成用于由于光电二极管所生成的光电流而累积电荷；以及复位晶体管，其耦合在光电二极管与第二参考电压之间并且被配置成根据由行控制器输出的复位信号来将信号节点上的电压设置成第二参考电压。在一些实施例中，存储电容器仅通过光电二极管的内部电容形成，而在其它实施例中，额外的电容器与光电二极管并联布置。如果光电二极管的内部电容过小以至于无法实现所期望的满阱电容，则此类额外的电容器可为有利的。
35.第一参考电压可为接地，且第二电压可为负电压。在此情况下，容纳电压电平va和va－vsigmax所需的电压净空主要通过适当地选择足够低的第二电压来实现。替代地，第一参考电压可为正非零电压，且第二电压可为接地。通过使用较高的第一参考电压，va上移。假设第一电压足够高，尽管源极随耦器负载接地，也可以实现所需的电压净空。
36.可以将上述源极随耦器负载集成在与对应的电容单元相同的第二类型的一个或
多个半导体裸片上。这具有以下优点：可以使用标准tft面板代替在其上实施源极随耦器负载的tft面板。因此，通过使用在其上集成有电容单元和源极随耦器负载两者的第二类型的半导体裸片，有可能将在相对高压(例如10v或更高)下操作的已经可用的tft面板与在低得多(例如<3v)的电压下操作的低压读出集成电路裸片结合使用，而没有损坏读出电路系统的风险。然而，本发明不排除其中源极随耦器负载集成在tft面板上的实施例。
37.读出电路系统可以由多个第一区段构成，每个第一区段对应于多个列线并且集成在第一类型的相应半导体裸片上。第一区段可以彼此相同。图像传感器可进一步包括多个第一柔性箔片，tft面板通过所述多个第一柔性箔片连接到外部装置，其中第一类型的相应半导体裸片布置在相应的第一柔性箔片上。优选地，对应于与多个第一区段中的给定第一区段相关联的列线的第二类型的半导体裸片布置在与对应于所述给定第一区段的第一类型的半导体裸片相同的第一柔性箔片上，所述第二类型的半导体裸片上(当适用时)集成有电容单元和源极随耦器负载。外部装置可例如为收集用于像素阵列的各种读出值并基于所述读出值构建图像的装置。
38.行控制器可以包括多个第二区段，其中每个第二区段对应于像素阵列的多个行。这些第二区段可为相同的。每个第二区段可进一步包括用于在适用时针对多个行输出行选择信号和选择信号的驱动器，并且可以将其集成在第三类型的相应半导体裸片上。图像传感器可进一步包括多个第二柔性箔片，tft面板通过所述多个第二柔性箔片连接到行控制器的其余部分，其中第三类型的相应半导体裸片布置在相应的第二柔性箔片上。
39.第一最大额定电压可以在3至6伏之间，更优选地在3.5至5.7伏之间，并且第二最大额定电压可以在10至100伏之间，更优选地在10至50伏之间，并且其中第一电压和第二电压之间的差在7.5至15伏之间，更优选地在8至12伏之间。
40.第一柔性箔片可以各自包括n个输入，每个均连接到tft面板上的相应列线。每个第一柔性箔片可以在柔性衬底上包括n个导电路径。与这些路径的连接是可能的，例如通过凸块技术，从而允许将第一类型和第二类型的半导体裸片布置在第一柔性箔片上并且电连接至所述第一柔性箔片。使用多个第一柔性箔片和对应的半导体裸片，可以读出像素阵列的每个列线。
41.tft面板可以基于非晶硅、低温多晶硅，或铟镓锌氧化物。这些材料沉积在例如玻璃面板的衬底上。光敏元件可同样形成为将例如非晶硅或非晶硒的光敏材料沉积到衬底上。另外或替代地，图像传感器可进一步包括布置在像素阵列上方的闪烁体层。此类层可以用于间接转换图像传感器。另外或替代地，第一类型、第二类型和/或第三类型的一个或多个半导体裸片可以基于互补金属氧化物半导体
‘
cmos’技术。例如，第一半导体工艺可以是3.3v或5v数字cmos工艺，且第二半导体工艺可以是16v、42v或48v体或soi bcd工艺，例如最初以汽车应用为目标的工艺。
42.图像传感器可被配置成针对每个选定像素基于第一像素读出和第二像素读出执行相关双取样测量
‘
cds’方案。例如，第一像素读出可以对应于在复位像素之后预定量的时间读出的像素，并且第二像素读出可以对应于在已经复位之后直接读出的像素。通常，当像素阵列以对应的最大剂量被辐射时，也被称作积分时间的预定量的时间足以充分地使用像素电压的可供使用的电压摆幅。通常像素阵列是被逐行读出并复位的。在已经读出并复位整个像素阵列之后，x射线源或电磁辐射的其它源产生曝光闪光并且所述像素集成光。在预
定量的时间之后，像素是被逐行读出并复位的。在此第一像素读出中，所采用的样本被称作信号电平。紧接着之后，像素被复位并且获得第二样本。此第二样本被称作用于cds方案的参考电平。
43.应注意，本发明不限于第一像素读出和第二像素读出的特定时间次序。换句话说，其中第二像素读出在时间上比第一像素读出更早地执行的实施例也是可能的。
44.读出电路系统可包括多个模数转换器
‘
adc’。例如，可以为每个列线提供单个adc。替代地，可以使用列并联cds电路，其后面跟随的是多路复用器。此多路复用器将从与多个列线相关联的cds电路接收到的输入导向一或多个高速adc中。在此情况下，一个adc可以用于为多于一个列线转换信号。
45.读出电路系统可被配置成基于电荷模式读出来读出列线。例如，每个读出单元可被配置成在第一像素读出和第二像素读出期间将输入节点上的电压设置为等于第三参考电压。每个读出单元可被配置成在往来电容单元的第二像素读出期间基于电荷转移来确定输出电压。更确切地说，每个读出单元可包括电荷放大器，所述电荷放大器包括运算放大器，其具有连接到第三参考电压的非反相输入端，以及经由第一开关连接到电容单元的反相输入端。运算放大器的输出端可以经由反馈电容器耦合到反相输入端。每个读出单元可进一步包括布置在运算放大器的输出端和反相输入端之间的第二开关。另外，读出电路系统可包括耦合到读出单元的运算放大器的输出端的多个模数转换器
‘
adc’。图像传感器可包括第二控制器，所述第二控制器被配置成控制第一开关和第二开关，使得通过在第一像素读出期间闭合第一开关和第二开关来将输入节点处的电压设置为第三参考电压，并且使得第二开关在执行第二像素读出时断开。第二控制器可进一步被配置成当运算放大器的输出通过多个adc中的adc转换时，控制第一开关断开。
46.替代地，读出电路系统可被配置成基于电压模式读出来读出列线。例如，每个读出单元可被配置成在第一读出期间将输入节点上的电压设置为等于第四参考电压，并且在第二像素读出期间基于输入节点的电压相对于第四参考电压的变化来确定输出电压。更确切地说，每个读出单元可进一步包括电压设置单元以用于在第一像素读出期间将输入节点上的电压设置成第四参考电压，并且用于在第二像素读出期间提供高阻抗状态以当从对应于第一像素读出的值变为对应于第二像素读出的值时允许输入节点上的电压跟踪像素电压。
47.读出电路系统可包括多个模数转换器
‘
adc’。基于电压模式读出的读出单元的示范性实施例可包括第一运算放大器，所述第一运算放大器具有经由第三开关连接到第四参考电压的非反相输入端以及连接到运算放大器的输出端的反相输入端。其可进一步包含电荷放大器，所述电荷放大器包括第二运算放大器，所述第二运算放大器具有连接至第五参考电压的非反相输入端，以及反相输入端，所述反相输入端经由串联电容器和串联第四开关连接至第一运算放大器的输出端并且经由反馈电容器和第五开关的并联连接而连接至第二运算放大器的输出端，其中所述第二运算放大器的所述输出端连接至多个adc中的adc。读出电路系统可进一步包括第三控制器，所述第三控制器被配置成用于控制第三开关在第一像素读出期间闭合并且在第二像素读出期间断开，以控制第四开关在第一像素读出和第二像素读出期间闭合并且在第二像素读出之后断开以允许第二运算放大器的输出通过连接的adc转换，并且用于控制第五开关在第一像素读出期间断开并且在第二像素读出期间闭合。
48.在实施例中，读出电路系统的定时信号通过通常布置在读出电路系统和tft面板外部的主控制器被同步到行控制器的定时。此主控制器可对应于上文所描述的第二或第三控制器。通常，主控制器是现场可编程门阵列
‘
fpga’或微控制器并且可以布置为离开面板且在读出电路系统外部。行控制器可以实施为含有偏移寄存器的栅极驱动器以选择行和若干栅极来控制复位和行选择线。偏移寄存器所指向的行的复位和行选择线的定时可以通过fpga或微控制器提供给栅极驱动器的一些数字信号来控制。fpga或微控制器也可提供时钟和数据输入信号用于偏移寄存器。fpga也可将定时同步信号提供到读出电路系统以确保读出电路系统和栅极驱动器同步操作。
49.根据第二方面，本发明提供包括如上文所描述的图像传感器的成像系统和用于基于来自读出电路系统的输出构建图像的处理单元。成像系统可被配置成用于构建对象的x射线图像。在此情况下，成像系统可进一步包括x射线源，所述x射线源被定位成使得待成像的对象可以布置在x射线源与图像传感器之间。
50.接下来，将更详细地描述本发明，其中：
51.图1示出使用无源像素的已知的基于tft的图像传感器的实例；
52.图2示出使用有源像素的已知的图像传感器的实例；
53.图3a和3b分别示意性地示出根据本发明的基于tft的图像传感器的第一实例和第二实例；
54.图4示出使用电压模式读出的根据本发明的图像传感器的实施例；
55.图5示出使用电压模式读出的根据本发明的图像传感器的另一实施例；
56.图6示出使用电荷模式读出的根据本发明的图像传感器的实施例；
57.图7示出根据本发明的基于tft的图像传感器的第三实例；
58.图8示出根据本发明的图像传感器的实施例的布局；
59.图9示出在图8的图像传感器中使用的柔性箔片的详细视图；
60.以及
61.图10示出根据本发明的x射线成像系统。
62.图3a示意性地示出根据本发明的基于tft的图像传感器的第一实例。更确切地说，根据本发明的图像传感器100a的实施例类似于图2的图像传感器，包括像素阵列，其中单个有源像素102在图3中示出。有源像素102包括经由复位线rt控制的复位晶体管tr、经由行选择线rs控制的选择晶体管ts，以及源极随耦器sf。
63.具有输入节点m的读出单元103包括相关双取样单元132和adc转换器133。
64.图3a指示点线104和点线104a。点线104右边示出的组件例如基于容易获得的cmos技术在第一类型的半导体裸片上实施。点线104和104a之间示出的组件例如基于高压cmos技术在第二类型的半导体裸片上实施。最后，点线104a左边示出的组件在tft面板上实施。
65.如所展示的，充当源极随耦器sf的负载的电流源135被布置在tft面板上。
66.输入节点m和列线cl之间的电容耦合由电容器cc提供，所述电容器形成在第二类型的半导体裸片上。此电容器在输入节点m和列线cl之间提供电压电平偏移。电容器cc可被实施为金属
‑
绝缘体
‑
金属电容器、金属氧化物半导体电容器等。
67.如果光电二极管pd在其阴极和阳极之间被复位至例如5v，则其通常将表现出最佳性能。在图3a中，阳极接地。这意味着vres应为5v。然而，复位晶体管tr和选择晶体管ts的栅
极可必须被脉冲至例如10v或25v以得到低导通电阻。
68.光电二极管pd上的5v限定了复位电平。在参考电平取样期间，列线cl将为5v减去源极随耦器sf的vgs。对于信号电平取样，列线cl将为5v－vgs－vsig。如果阈值电平偏移大，则列线cl可能低于0v。如果电流源135连接在列线cl和接地之间，则这对电流源135来说可能有问题。对此问题有两个解决方案。
69.作为第一解决方案，电流源135的底部端子可以连接到负电位。作为第二解决方案，代替如图3a所示将光电二极管pd的阳极连接到0v，可以将其连接到5v。这意味着必须将像素的vres升高到10v。同样，vdd必须升高到至少10v。然而，列线cl上的这些较高电压被电容器cc阻断。
70.如上文所描述，针对tft面板使用了多种电压，例如栅极上的导通电压(例如+25v)、栅极上的断开电压(例如
‑
5v)以及像素的vres和vdd。
71.在操作期间，tft面板的列线cl上的电压由于信号而在几伏的范围内变化，并且此外，由于阈值变化而在较多几伏的范围内变化。实际上，已发现约10v的电压范围足以适应阈值变化。
72.电容器cc将必须阻断上述10v范围。因此，在第二类型的半导体裸片中实施的电容器cc应能承受此范围内的电压，且因此应在具有例如12v或更高的额定电压的ic中制作所述电容器。但是，可以使用低压半导体工艺来实现第一类型的半导体裸片。
73.在大多数情况下，负电源要么不可用，要么不合期望。然后，有必要使用上述第二解决方案，其中甚至更为重要的是，电容器cc阻止列线cl上可能的高压损坏读出单元103。
74.根据本发明，阈值电压变化被吸收在整个耦合电容器cc，使得这些变化不会降低电压净空。换句话说，tft面板的任何阈值电压变化都存储在电容器cc上使得读出单元103不必为了tft阈值变化而牺牲电压净空。次要目标是将低压读出单元(例如使用3.3v操作)与tft面板上可能更高的电压(例如10v)隔离。
75.电流源135可以实施为电流镜，其中存在用于面板中的每个列的一个晶体管。
76.图3b示意性地示出根据本发明的基于tft的图像传感器的第二实例。与图3a相比，电流源135现在也在第二类型的半导体上实施。以此方式，tft面板不必配备有电流源135，并且可以使用标准的低压cmos技术完全实现读出单元103。
77.图4示出使用电压模式读出的根据本发明的图像传感器200的实施例。图4示出了cds单元132的相对简单的实施方案。此外，在此实施例中，电流源135和电容器cc集成在类似于图3b的第二类型的半导体裸片上。
78.只要选择了像素行，列线cl上的电压就将始终稳定到所限定的dc电压。此稳定可能耗费一些时间，但是在稳定之后，dc电压基本上被限定为节点n上的电压减去源极随耦器的阈值vth。
79.将参考图4的右上角所示的时序图来解释图像传感器200的操作。最初，节点n上的电压是vres－vsig，其中vres是复位之后的原始电位并且vsig是由于曝露在光下导致电位所下降的量。cc的左侧板上的电压是vres－vsig－vth，其中vth是源极随耦器sf的阈值。在此，假定源极随耦器sf的栅极源电压(其等于vth加上较小的过载)可以近似为vth。电容器cc的右侧板上的电压是经由开关sin拉动到vref的。由此使得电容器cc上的电压vcap等于vcap＝vres－vsig－vth－vref。
80.一段时间后，当vcap已经稳定时，开关sin断开，如由时序图中sin的负边沿所指示。由此点向前，cc右侧板上的电压会跟踪左侧板上的任何偏移。更确切地说，由于与输入节点m相关联的高输入阻抗，基本上没有电流从电容器cc的侧面流动到输入节点m中。因为没有电流流过cc，所以整个cc上的电压是恒定的。这意味着右侧板上的电压恰好跟踪左侧板上的电压，其中电平偏移等于上文计算出的vcap。
81.在断开sin之后不久，ssig断开并且csig上的信号电平由cds单元132进行取样。csig上的电压在一阶上等于vref。在二阶上，它等于vref加上当断开sin时出现的任何电荷注入以及当断开ssig时出现的电荷注入。
82.在由cds单元132对csig上的信号电平进行取样之后，像素102复位。节点n上的电压随后从vres－vsig变为vres。列线cl上的电压从vres－vsig－vth变为vres－vth。这意味着列电压以量vsig向上阶跃。因此，cref上的电压从vref向上移动到vref+vsig。在断开sref之后，cref上的信号电平由cds单元132进行取样。通过从第一像素读出中减去第二像素读出，即，vref－(vref+vsig)＝vsig，可以提取与所捕获的光的量相关联的像素信号中的分量。此值可以随后通过adc单元133转换成数字数值。
83.由于cc与cref之间的电容划分，所以存在信号电压的电容减弱。然而，因为cc＞＞cref，所以此减弱可以被忽略。替代地，电压缓冲器可以布置在输入节点m与开关ssig和sref之间以避免由csig和/或cref所引起的电容加载。
84.图5示出使用电压模式读出的根据本发明的图像传感器300的另一实施例。并且，在此实施例中，电流源135和电容器cc集成在第二类型的半导体裸片上。
85.cc和sin的操作与在图4中的完全相同。此外，相同的参考标记将用于指代相同或类似组件。
86.cds单元132包括第一运算放大器1321，所述第一运算放大器用作电压缓冲器，以允许当像素102复位时在cc的右手板上出现的电压阶跃被准确跟踪。在此实施方案的情况下，电容分压可以较小，这是因为仅缓冲器的输入电容负载列线cl。
87.cds单元132进一步包括第二运算放大器1322，所述第二运算放大器充当电荷放大器。放大器1322的非反相输入端连接到参考电压vcm并且反相输入端经由开关ssh和电容器cs的串联连接而连接到放大器1321的输出端。反相输入端经由反馈电容器cf进一步连接到放大器1322的输出端。开关srst与电容器cf并联布置并且放大器1322的输出端连接到adc单元133。
88.在此实施例中，当开关sin断开时，读出单元103具有高输入阻抗，允许当像素102复位时在cc的右手板上出现的电压阶跃被准确跟踪。
89.最初，当列线cl处于vres－vsig－vth时，sin迫使电容器cc的右侧板达到vref。此时，因为cds单元132的srst是闭合的，所以电容器cs上的电压将等于vref－vcm。随后，sin断开，并且在cc上对电压进行取样。在那之后，srst断开。这结束了电容器cf的复位。现在，如果像素102是使用复位线rt复位的，则在输入节点m上将存在具有量vsig的电压阶跃，其也在cc的右侧板和cs的左侧板处反映。因为cs的右侧板固定在vcm，所以这使得穿过cs的电流也流过cf。因此，cds单元132的输出将从复位期间的电平vcm变为vcm－vsig
×
cs/cf。这表明cds单元132获取具有取决于电容比率的增益的像素信号电压并且其将信号电压进行电平偏移到新参考电平vcm。可在用于cds单元132和adc单元133的任何方便的电压电平下
选择vcm以防止这些单元中的组件电崩溃。例如，vcm可以被设置成高于0v的电压电平，这可以通过放大器1322轻易达到以避免对放大器1322的负电源电压的需求。
90.当开关ssh断开时，可以不再有任何电流流过cs并且因此也没有电流流过cf。这对cds单元132的输出上的信号电压进行冻结/取样/存储以用于通过adc单元133随后进行adc转换。
91.图6示出使用电荷模式读出的根据本发明的图像传感器的实施例。另外，在此实施例中，电流源135和电容器cc集成在第二类型的半导体裸片上。此外，在此情况下，读出单元103包括使用运算放大器1323形成的电荷放大器，但是连同开关srst和sin以及定时信号一起，电荷放大器实际上实施cds操作。此cds操作非常类似于结合图4和5描述的cds单元132的操作。
92.最初，cc的左侧板处于vres－vsig－vth。最初sin和srst接通，这允许运算放大器1323迫使cc的右侧板上的电压等于vref，此电压可例如对应于放大器1323的电源轨之间的电压。随后，srst断开。在那之后，运算放大器1323可以通过迫使电流进入反馈电容器cf中而仅影响输入节点m上的电压。随后，像素102复位。这将列线电压从vres－vsig－vth偏移到vres－vsig。运算放大器1323的反相输入端保持恒定在vref。因此cc上的电压以量vsig改变。此电压改变意味着等于cc
×
vsig的电荷改变。因此电荷应流过cf进入cc中。此电荷使得在运算放大器1323的输出端处的电位从vref减小到vref－vsig
×
(cc/cf)。最终，sin可以断开以将运算放大器1323与列线cl隔离。由此点向前，可以没有电流流动到输入节点m中，由此冻结运算放大器1323的输出电压。此输出电压可以由adc单元133处理。
93.图4至6中所描绘的adc单元133可为列并联adc或在像素阵列的多个列之间共享的adc。
94.在图5和6所展示的实施例中，cc的值正影响cds单元133的增益。各列之间的cc的值可为不同的。这产生列增益图案。cc的值在温度/寿命上是恒定的，使得通过例如平场校正的校准移除增益图案很方便。
95.图7示出根据本发明的基于tft的图像传感器的第三实例。与图3a和3b中的实例相比，点线104b右边的组件，即电容器cc、电流源135和读出单元103，现在实施在混合类型的半导体裸片中。在此，混合类型一词是指以下事实：在一种半导体技术(例如cmos)中，低压和高压组件两者均可用。高压组件，即可以承受高压的组件，用于实现电流源135和电容器cs，而低压组件用于实现读出单元103。
96.图8示出根据本发明的图像传感器500的实施例的布局。取决于是否在tft面板上实施电流源135，此布局可以适用于图3a或图3b所展示的实例。
97.在右侧，由第三类型的半导体裸片形成的行驱动器集成电路501布置在柔性箔片502上，所述柔性箔片结合到tft面板503，在所述tft面板上布置有像素阵列和任选的电流源135。电路501控制行选择线和复位线。更确切地说，每个集成电路501驱动行选择线和复位线用于像素的多个行。这些电路是行控制器的部分。在实施例中，行控制器基本上完全由电路501形成。在其它实施例中，行控制器可包括布置成远离面板503和柔性箔片502的额外电路系统。例如，面板503可以安装到单独的印刷电路板(未示出)，其中印刷电路板上的电路系统和面板503之间的电连接是经由柔性箔片502获得的。在此情况下，上述额外电路系统可以在印刷电路板上实现。也有可能在阵列的中心分裂列线。如果列线各自分裂成上半
部和下半部，则在像素阵列的两侧上应存在读出电路系统以读出连接到列线的上半部的像素阵列的上半部以及连接到列线的下半部的像素阵列的下半部。此方法使电路系统的量加倍，还将检测器的整体速度增加了两倍。
98.不论列线分裂如何，也有可能从像素阵列的单侧或两侧驱动行选择线。在两侧上驱动提供了速度优点，因为实际上仅行选择线的一半rc负载正在加载在像素阵列的任一侧上的栅极驱动器。
99.读出电路系统也可以被划分成安装在柔性箔片505上的分开的集成电路504。并且在此情况下，读出电路系统可以完全通过集成电路形成，或者读出电路系统的部分可以布置在印刷电路板上。此外，每个集成电路504包括用于多个列线的读出单元。类似地，集成电路508包括电容器cc和任选的电流源135，其与和集成电路504相同的列线相关联。图9中示出了柔性箔片505的更详细视图。
100.代替使用第一类型和第二类型的半导体裸片，可以使用单个混合类型的半导体裸片。然而，这将需要使用昂贵的高压半导体工艺。在此情况下，图像传感器会包括：
101.像素阵列，其集成在薄膜晶体管
‘
tft’面板上，并且包括以行和列的矩阵布置的多个有源像素，并且包括多个列线，出于输出像素信号的目的，相同列中的像素的输出耦合到所述列线，所述列线中的每一个在第一电压和低于所述第一电压的第二电压之间被驱动；
102.读出电路系统，其包括多个读出单元，每个读出单元被配置成用于通过所述读出单元的输入节点读出相应的列线；
103.其中所述图像传感器进一步包括电容单元，例如电容器，以用于将每个输入节点电容耦合到其对应的列线；
104.其中所述读出电路系统和所述电容单元集成在混合类型的一个或多个半导体裸片上，所述读出电路系统具有第一最大额定电压并且所述电容单元具有高于所述第一最大额定电压的第二最大额定电压；
105.其中所述第一电压与所述第二电压之间的差大于所述第一最大额定电压但小于所述第二最大额定电压。
106.或者，电容单元和源极随耦器负载两者均可集成在tft面板上。在后一种情况下，图像传感器将包括：
107.像素阵列，其集成在薄膜晶体管
‘
tft’面板上，并且包括以行和列的矩阵布置的多个有源像素，并且包括多个列线，出于输出像素信号的目的，相同列中的像素的输出耦合到所述列线；
108.读出电路系统，其包括多个读出单元，每个读出单元被配置成用于通过所述读出单元的输入节点读出相应的列线；
109.电容单元，例如电容器，其用于将每个输入节点电容耦合到其对应的列线；
110.行控制器，其用于从多个像素中选择要读出的像素；
111.源极随耦器负载，对于每个列线，其例如为电流源或电阻器；
112.以及
113.对于每个像素，源极随耦器，其用于缓冲所述像素信号，以及选择晶体管，其用于根据由所述行控制器输出的行选择信号来将经缓冲像素信号输出到所述对应的列线上；
114.其中所述读出电路系统集成在一个或多个半导体裸片上，并且其中所述电容单元
和源极随耦器负载集成在tft面板上。
115.如图9所展示，柔性箔片505包括连接到tft面板的第一端506和连接到用于图像处理的外部装置的第二端507。柔性箔片505包括多个509导电迹线或路径，所述导电迹线或路径用于将tft面板的相应列线连接到第二类型的半导体裸片508，所述第二类型的半导体裸片包括电容器cc和任选的电流源135。通常，柔性箔片505可以包括n个迹线以连接到tft面板上的n个列线。因此，裸片508包括n个电容器cc和任选地n个电流源135。从裸片508，另一组n个迹线510在裸片508与其上集成有读出单元135的第一类型的裸片504之间延伸。
116.柔性箔片505包括m个迹线或路径512，用于将裸片504上的读出单元连接到外部装置。在这些m个迹线或路径中，一些迹线或路径511用于传输由读出单元135输出的数字数据，而其它迹线或路径513用于将电源电压和参考(接地)电压提供到裸片504、508。
117.如图9中所展示，不需要每个列线均对应于接触件507的相应导电路径511。例如，半导体裸片504可以使用串行接口来与外部装置传达数据。
118.图10示出根据本发明的x射线成像系统1000。其包括x射线源1100和图像传感器1200，在两者之间可以提供待成像的对象1300。可以提供通用控制和处理单元1400以用于控制x射线源1100和图像传感器1200并且用于基于来自图像传感器1200的输出来构建x射线图像。在图4至7中呈现的图像传感器中的任一个可被用作图像传感器1200。
119.在上文中，已经使用了本发明的详细实施例解释了本发明。然而，本发明并不限于这些实施例。在不脱离由所附权利要求书及其等效物限定的本发明的范围的情况下，可以对这些实施例作出各种修改。
120.例如，一些直接转换检测器集成空穴，而非电子。在此类检测器中，在
‘
节点n’处的电压由于集成增大，而非减小。在此类像素中，通常用于复位
‘
节点n’的
‘
vres’是与连接到源极随耦器
‘
sf’的漏极的
‘
vdd’相比不同的电位。这改变了通过读出电路系统中的相关双取样电路感测到的电压阶跃的方向。所属领域的技术人员将易于理解本发明同样涉及此类实施例。