5G智能时钟成环的检测方法、装置、设备及存储介质与流程

5g智能时钟成环的检测方法、装置、设备及存储介质
技术领域
1.本技术涉及同步以太网技术领域，尤其涉及一种5g智能时钟成环的检测方法、装置、计算机设备及计算机可读存储介质。


背景技术：

2.随着通信步入5g时代,对时钟同步也提出了更高的准确度和稳定度。现多设备开通时钟同步时,往往很难避免时钟成环的情况,在处理大规模的组网时,特别是多交叉节点时,由于组网规模太大，导致出现时钟成环的风险。时钟成环即时钟互锁，由时钟的失锁门限决定,多个设备节点形成时钟环后,每个节点的同步时钟会慢慢向基准时钟以外漂移,例如以
±
0.1ppb/s这样的速度,直至漂移至基准时钟的
±
15ppm以外，时钟失锁,继续向外漂移,会导致业务丢包从而造成业务中断。然而现有技术大多通过在开通前预设同步路径的方式避免成环,但后期有频繁的设备增删的情况,无法快速判断是否有时钟成环。


技术实现要素：

3.本技术的主要目的在于提供一种方法、装置、计算机设备及计算机可读存储介质，旨在解决现有技术大多通过在开通前预设同步路径的方式避免成环,但后期有频繁的设备增删的情况,无法快速判断是否有时钟成环的技术问题。
4.第一方面，本技术提供一种5g智能时钟成环的检测方法，所述方法包括以下步骤：
5.获取时钟路径，生成有向图；
6.根据所述有向图，生成环外数组；
7.根据所述环外数组和预置总数组，确定是否存在时钟成环。
8.获取时钟锁定路径，生成有向图，包括：
9.获取时钟路径，确定各个节点，以锁定各个所述节点的线路源；
10.通过各个所述节点的线路源，确定各个所述节点的输入源节点和输出源节点；
11.连接各个所述节点的输入源节点和输出源节点，生成有向图。
12.所述有向图包括各个节点；根据所述有向图，生成环外数组，包括：
13.解析所述有向图，获取所述有向图中各个所述节点的出度信息和入度信息；
14.根据各个所述节点的出度信息和入度信息，生成环外数组。
15.根据所述环外数组和预置总数组，确定是否存在时钟成环，包括：
16.获取预置总数组；
17.将所述预置总数组与所述环外数组进行比对，确定是否存在时钟成环。所述将所述预置总数组与所述环外数组进行比对，确定是否存在时钟成环之后，还包括：
18.若所述预置总数组和所述环外数组不一致，则确定存在时钟成环；
19.根据所述预置总数组和所述环外数组，确定所述时钟成环对应的各个成环节点；
20.确定各个所述成环节点之间的锁定关系；
21.修改多个所述成环节点中任意两个目标节点之间的锁定关系，以使两个所述目标
节点之间为反向锁定关系。
22.根据所述预置总数组和所述环外数组，确定所述时钟成环对应的各个成环节点，包括：
23.分别获取预置总数组中的节点信息，以及获取所述环外数组中的节点信息；
24.比对所述预置总数组中的节点信息和所述环外数组中的节点信息，确定所述预置总数组中的节点信息和所述环外数组中的节点信息之间的各个差异节点；
25.确定各个所述差异节点为所述时钟成环对应的各个成环节点。
26.所述确定存在时钟成环之后，包括：
27.通过预置有色法对所述有向图中各个节点的连接关系进行着色，以获取闭合环路；
28.通过所述闭合环路，确定所述时钟成环对应的各个成环节点。
29.第二方面，本技术还提供一种5g智能时钟成环的检测装置，所述5g智能时钟成环的检测装置包括：
30.第一生成模块，用于获取时钟锁定路径，生成有向图；
31.第二生成模块，用于根据所述有向图，生成环外数组；
32.确定模块，用于根据所述环外数组和预置总数组，确定是否存在时钟成环。
33.第三方面，本技术还提供一种计算机设备，所述计算机设备包括处理器、存储器、以及存储在所述存储器上并可被所述处理器执行的计算机程序，其中所述计算机程序被所述处理器执行时，实现如上述的5g智能时钟成环的检测方法的步骤。
34.第四方面，本技术还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，其中所述计算机程序被处理器执行时，实现如上述的5g智能时钟成环的检测方法的步骤。
35.本技术提供一种5g智能时钟成环的检测方法、装置、计算机设备及计算机可读存储介质，通过获取时钟路径，生成有向图；根据所述有向图，生成环外数组；根据所述环外数组和预置总数组，确定是否存在时钟成环，实现在设备的频繁增删下，快速检测时钟成环。
附图说明
36.为了更清楚地说明本技术实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
37.图1为本技术实施例提供的一种5g智能时钟成环的检测方法的流程示意图；
38.图2为图1中的5g智能时钟成环的检测方法的子步骤流程示意图；
39.图3为图1中的5g智能时钟成环的检测方法的子步骤流程示意图；
40.图4为本技术实施例提供的无时钟环的示意图；
41.图5a
‑
图5e为本技术实施例提供的删除节点入度的示意图；
42.图6为本技术实施例提供的一种5g智能时钟成环的检测方法的流程示意图；
43.图7a
‑
图7b为本技术实施例提供的破坏时钟环的示意图；
44.图8为本技术实施例提供的另一种5g智能时钟成环的检测方法的流程示意图；
45.图9为本技术实施例提供的一种装置的示意性框图；
46.图10为本技术一实施例涉及的计算机设备的结构示意框图。
47.本技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
48.下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
49.附图中所示的流程图仅是示例说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解、组合或部分合并，因此实际执行的顺序有可能根据实际情况改变。
50.本技术实施例提供一种5g智能时钟成环的检测方法、装置、计算机设备及计算机可读存储介质。其中，该5g智能时钟成环的检测方法可应用于计算机设备中，该计算机设备可以是网关、网管等电子设备。
51.下面结合附图，对本技术的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
52.请参照图1，图1为本技术的实施例提供的一种5g智能时钟成环的检测方法的流程示意图。
53.如图1所示，该方法包括步骤s101至步骤s103。
54.步骤s101、获取时钟路径，生成有向图。
55.示范性的，获取时钟路径中各个节点，以及各个节点之间的连接关系，通过各个节点和各个节点之间的连接关系生成有向图。
56.在一实施例中，具体地，参照图2，步骤s101包括：子步骤s1011至子步骤s1013。
57.子步骤s1011、获取时钟路径，确定各个节点，以锁定各个所述节点的线路源。
58.示范性的，获取时钟路径中各个节点路径，确定这些节点路径中的各个节点，以锁定各个节点的线路源，该线路源为各个节点的连接关系，例如，节点1与节点2连接，节点2与节点3连接。
59.子步骤s1012、通过各个所述节点的线路源，确定各个所述节点的输入源节点和输出源节点。
60.示范性的，通过获取到各个节点的线路源，确定各个节点的输出源节点和输出源节点。例如，如图3所示，节点1和节点2为输出源节点，节点3和节点4为节点1的输入源节点，节点4和节点5为节点2的输入节点。
61.子步骤s1013、连接各个所述节点的输入源节点和输出源节点，生成有向图。
62.示范性的，连接各个节点的输入源节点和输出源节点，将输入源节点作为连接起点，输出源节点作为连接终点，生成有向图。如，如图3所示，节点1为节点3的输出源节点，节点3为节点6的输入源节点。从而生成节点1向节点3，节点3向节点6的有向图。
63.步骤s102、根据所述有向图，生成环外数组。
64.示范性的，根据生成的有向图，生成环外数组，该环外数组包括非时钟成环的节点信息，例如，通过解析该有向图，获取该有向图中各个节点的输入源节点和输出源节点，通
过各个输入源节点和输出源节点，确定该节点是否为非时钟成环的节点信息，若确定该节点不是时钟成环的节点信息，获取该节点的标记，并生成环外数组，该环外数组包括多个节点标记。
65.在一实施例中，具体地，参照图4，步骤s102包括：子步骤s1021至子步骤s1022。
66.子步骤s1021、解析所述有向图，获取所述有向图中各个所述节点的出度信息和入度信息。示范性的，通过解析如图3所示的有向图，获取该有向图中各个节点的出度信息和入度信息，例如，某个节点的入度信息包括该节点输入支路的数量；出度信息包括该节点输出支路的数量。
67.子步骤s1022、根据各个所述节点的出度信息和入度信息，生成环外数组。
68.示范性的，通过该各个节点的出度信息和入度信息，确定源节点。例如，获取各个节点的输入支路数量和输出支路数量，将输入支路数量为0的节点作为源节点。如图5a
‑
5e所示，将与该源节点的输出支路进行删除，获取没有输出支路和输入支路的源节点，记录到数组中，将记录后的数组作为环外数组。例如，将节点1及其相连的输出支路删除,将节点[1]作为a[0]存入一个数组序列a[n],，如图5a所示，此时节点3变成入度为0的点，再删除节点3及相连输出支路。将节点3存入上述数组序列a[1]，依次类推我们形成数组a[n]＝{7,4,5,6,2,3,1}，将得到的数组作为环外数组。
[0069]
步骤s103、根据所述环外数组和预置总数组，确定是否存在时钟成环。
[0070]
示范性的，在得到该环外数组和预置总数组时，将得到的到的环外数组和预置总数组进行比对，确定该环外数组和预置总数组是否一致；若该环外数组和预置总数组一致，则确定该时钟不存在时钟成环；若该环外数组和预置总数组不一致，则确定该时钟存在时钟成环。例如，获取到环外数组和预置总数组，该环外数组中包括a[n]＝{4，5，2，1}，该预置总数组包括a[m]＝{7,4,5,6,2,3,1}，该环外数组和预置总数组不一致，则确定该时钟存在成环的情况。
[0071]
在本技术实施例中，通过获取时钟路径，生成有向图，得到有向图中的环外数组，根据环外数组和预置总数组，确定是否存在时钟成环，通过有向图达到快速检测到时钟是否成环的效果。
[0072]
请参照图6，图6为本技术的实施例提供的另一种5g智能时钟成环的检测方法的流程示意图。
[0073]
如图6所示，该包括步骤s201至步骤s203。
[0074]
步骤s201、若所述预置总数组和所述环外数组不一致，则确定存在时钟成环。
[0075]
示范性的，将得到的到的环外数组和预置总数组进行比对，确定该环外数组和预置总数组是否一致；若该环外数组和预置总数组不一致，则确定该时钟存在时钟成环。例如，获取到环外数组和预置总数组，该环外数组中包括a[n]＝{4，5，2，1}，该预置总数组包括a[m]＝{7,4,5,6,2,3,1}，该环外数组和预置总数组不一致，则确定该时钟存在成环的情况。
[0076]
步骤s202、根据所述预置总数组和所述环外数组，确定所述时钟成环对应的各个成环节点。
[0077]
示范性的，该预置总数组包括时钟路径中所有的节点，该环外数组包括时钟路径中不能成环的节点，根据该预置总数组和该环外数组，确定该时钟成环对应的各个成环节
点，。
[0078]
具体的，根据所述预置总数组和所述环外数组，确定所述时钟成环对应的各个成环节点，包括：分别获取预置总数组中的节点信息，以及获取所述环外数组中的节点信息；比对所述预置总数组中的节点信息和所述环外数组中的节点信息，确定所述预置总数组中的节点信息和所述环外数组中的节点信息之间的各个差异节点；确定各个所述差异节点为所述时钟成环对应的各个成环节点。
[0079]
示范性的，分别获取预置总数组中的节点信息，该节点信息包括节点的标记，且节点为多个节点。以及获取环外数组中的节点信息，该节点信息包括节点的标记，且节点为多个节点。将该预置总数组中的节点信息与环外数组中的节点信息进行比对，得到预置总数组中的节点信息与环外数组中的节点信息之间的差异节点。例如，将预置总数组中节点的标记与环外数组中节点的标记进行比对，得到差异节点。预置总数组中节点的标记包括a[m]＝{7,4,5,6,2,3,1}，环外数组中节点的标记包括a[n]＝{4，5，2，1}，通过比对得到{3,6,7}。如图6所示，将得到的{3,6,7}作为成环节点。
[0080]
步骤s203、确定各个所述成环节点之间的锁定关系。
[0081]
示范性的，在得到各个成环节点时，获取各个成环节点之间的锁定关系。例如，获取如图7a所示，节点3和节点6之间的输入源节点和输出源节点，若确定节点3为输出源节点，确定节点6为输入源节点，则节点3锁定节点6。
[0082]
步骤s204、修改各个所述成环节点中任意两个目标节点之间的锁定关系，以使两个所述目标节点之间为反向锁定关系。
[0083]
示范性的，在获取到成环节点中各个节点之间的锁定关系，修改该成环节点中任意两个目标节点之间的锁定关系，例如，修改节点3和节点6之间的锁定关系。例如，节点3与节点6之间的锁定关系为节点3锁定节点6，如图7b所示,修改节点3与节点6之间的锁定关系，使节点6锁定节点3，从而破坏时钟成环。
[0084]
在本技术实施例中，通过比对成环数组和预置总数组，确定各个成环节点，通过破坏成环节点的锁定关系，避免了时钟成环。
[0085]
请参照图8，图8为本技术的实施例提供的另一种5g智能时钟成环的检测方法的流程示意图。
[0086]
如图8所示，该包括步骤s301至步骤s304。
[0087]
步骤s301、通过预置有色法对所述有向图中各个节点的连接关系进行着色，以获取闭合环路。
[0088]
示范性的，通过预置有色法识别该有向图中的各个节点，并对有向图中各个节点的连接关系进行着色，示范性的，通过预置有色法识别有向图中的输入源节点和输出源节点，将输入源节点作为连接起点，输出源节点作为连接终点，并基于输入源节点和输出源节点之间的连接方向进行着色，以获取闭合环路。例如，如图7a所示的，获取闭合环路。
[0089]
步骤s302、通过所述闭合环路，确定所述时钟成环对应的各个成环节点。
[0090]
示范性的，通过该闭合环路，确定该时钟成环对应的成环节点。例如，如图7a所示的闭合环路，确定该时钟成环中的成环节点3、成环节点6和成环节点7。
[0091]
步骤s303、确定各个所述成环节点之间的锁定关系。
[0092]
示范性的，在得到各个成环节点时，获取各个成环节点之间的锁定关系。例如，获
取节点3和节点6之间的输入源节点和输出源节点，若确定节点3为输出源节点，确定节点6为输入源节点，则节点3锁定节点6。
[0093]
步骤s304、修改各个所述成环节点中任意两个目标节点之间的锁定关系，以使两个所述目标节点之间为反向锁定关系。
[0094]
示范性的，在获取到成环节点中各个节点之间的锁定关系，修改该成环节点中任意两个目标节点之间的锁定关系，例如，修改节点3和节点6之间的锁定关系。例如，节点3与节点6之间的锁定关系为节点3锁定节点6。如图7b所示,修改节点3与节点6之间的锁定关系，使之节点6锁定节点3，从而破坏时钟成环。
[0095]
在本技术实施例中，通过有色法对有向图中各个节点进行着色，得到各个成环节点，通过破坏成环节点的锁定关系，避免了时钟成环。
[0096]
请参照图9，图9为本技术实施例提供的一种5g智能时钟成环的检测装置的示意性框图。
[0097]
如图9所示，该5g智能时钟成环的检测装置400，包括：第一生成模块401、第二生成模块402、确定模块40。
[0098]
第一生成模块401，用于获取时钟锁定路径，生成有向图；
[0099]
第二生成模块402，用于根据所述有向图，生成环外数组；
[0100]
确定模块403，用于根据所述环外数组和预置总数组，确定是否存在时钟成环。
[0101]
其中，第一生成模块401具体还用于：
[0102]
获取时钟路径，确定各个节点，以锁定各个所述节点的线路源；
[0103]
通过各个所述节点的线路源，确定各个所述节点的输入源节点和输出源节点；
[0104]
连接各个所述节点的输入源节点和输出源节点，生成有向图。
[0105]
其中，第二生成模块402具体还用于：
[0106]
解析所述有向图，获取所述有向图中各个所述节点的出度信息和入度信息；
[0107]
根据各个所述节点的出度信息和入度信息，生成环外数组。
[0108]
其中，确定模块403具体还用于：
[0109]
获取预置总数组；
[0110]
将所述预置总数组与所述环外数组进行比对，确定是否存在时钟成环。
[0111]
其中，5g智能时钟成环的检测装置还用于：
[0112]
若所述预置总数组和所述环外数组不一致，则确定存在时钟成环；
[0113]
根据所述预置总数组和所述环外数组，确定所述时钟成环对应的各个成环节点；
[0114]
确定各个所述成环节点之间的锁定关系；
[0115]
修改多个所述成环节点中任意两个目标节点之间的锁定关系，以使两个所述目标节点之间为反向锁定关系。
[0116]
其中，5g智能时钟成环的检测装置还用于：
[0117]
分别获取预置总数组中的节点信息，以及获取所述环外数组中的节点信息；
[0118]
比对所述预置总数组中的节点信息和所述环外数组中的节点信息，确定所述预置总数组中的节点信息和所述环外数组中的节点信息之间的各个差异节点；
[0119]
确定各个所述差异节点为所述时钟成环对应的各个成环节点。
[0120]
其中，5g智能时钟成环的检测装置还用于：
[0121]
通过预置有色法对所述有向图中各个节点的连接关系进行着色，以获取闭合环路；
[0122]
通过所述闭合环路，确定所述时钟成环对应的各个成环节点。
[0123]
需要说明的是，所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，上述描述的装置和各模块及单元的具体工作过程，可以参考前述5g智能时钟成环的检测装置实施例中的对应过程，在此不再赘述。
[0124]
上述实施例提供的装置可以实现为一种计算机程序的形式，该计算机程序可以在如图10所示的计算机设备上运行。
[0125]
请参阅图10，图10为本技术实施例提供的一种计算机设备的结构示意性框图。该计算机设备可以为终端。
[0126]
如图10所示，该计算机设备包括通过系统总线连接的处理器、存储器和网络接口，其中，存储器可以包括非易失性存储介质和内存储器。
[0127]
非易失性存储介质可存储操作系统和计算机程序。该计算机程序包括程序指令，该程序指令被执行时，可使得处理器执行任意一种5g智能时钟成环的检测方法。
[0128]
处理器用于提供计算和控制能力，支撑整个计算机设备的运行。
[0129]
内存储器为非易失性存储介质中的计算机程序的运行提供环境，该计算机程序被处理器执行时，可使得处理器执行任意一种5g智能时钟成环的检测方法。
[0130]
该网络接口用于进行网络通信，如发送分配的任务等。本领域技术人员可以理解，图10中示出的结构，仅仅是与本技术方案相关的部分结构的框图，并不构成对本技术方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
[0131]
应当理解的是，处理器可以是中央处理单元(central processing unit，cpu)，该处理器还可以是其他通用处理器、数字信号处理器(digital signal processor，dsp)、专用集成电路(application specific integrated circuit，asic)、现场可编程门阵列(field
‑
programmable gate array，fpga)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中，通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
[0132]
其中，在一个实施例中，所述处理器用于运行存储在存储器中的计算机程序，以实现如下步骤：
[0133]
获取时钟路径，生成有向图；
[0134]
根据所述有向图，生成环外数组；
[0135]
根据所述环外数组和预置总数组，确定是否存在时钟成环。
[0136]
在一个实施例中，所述处理器实现获取时钟锁定路径，生成有向图时，用于实现：
[0137]
获取时钟路径，确定各个节点，以锁定各个所述节点的线路源；
[0138]
通过各个所述节点的线路源，确定各个所述节点的输入源节点和输出源节点；
[0139]
连接各个所述节点的输入源节点和输出源节点，生成有向图。
[0140]
在一个实施例中，所述处理器实现根据所述有向图，生成环外数组时，用于实现：
[0141]
解析所述有向图，获取所述有向图中各个所述节点的出度信息和入度信息；
[0142]
根据各个所述节点的出度信息和入度信息，生成环外数组。
[0143]
在一个实施例中，所述处理器实现根据所述环外数组和预置总数组，确定是否存在时钟成环时，用于实现：
[0144]
获取预置总数组；
[0145]
将所述预置总数组与所述环外数组进行比对，确定是否存在时钟成环。
[0146]
在一个实施例中，所述处理器实现所述将所述预置总数组与所述环外数组进行比对，确定是否存在时钟成环之后时，用于实现：
[0147]
若所述预置总数组和所述环外数组不一致，则确定存在时钟成环；
[0148]
根据所述预置总数组和所述环外数组，确定所述时钟成环对应的各个成环节点；
[0149]
确定各个所述成环节点之间的锁定关系；
[0150]
修改多个所述成环节点中任意两个目标节点之间的锁定关系，以使两个所述目标节点之间为反向锁定关系。
[0151]
在一个实施例中，所述处理器实现根据所述预置总数组和所述环外数组，确定所述时钟成环对应的各个成环节点时，用于实现：
[0152]
分别获取预置总数组中的节点信息，以及获取所述环外数组中的节点信息；
[0153]
比对所述预置总数组中的节点信息和所述环外数组中的节点信息，确定所述预置总数组中的节点信息和所述环外数组中的节点信息之间的各个差异节点；
[0154]
确定各个所述差异节点为所述时钟成环对应的各个成环节点。
[0155]
在一个实施例中，所述处理器实现所述确定存在时钟成环之后时，用于实现：
[0156]
通过预置有色法对所述有向图中各个节点的连接关系进行着色，以获取闭合环路；
[0157]
通过所述闭合环路，确定所述时钟成环对应的各个成环节点
[0158]
本技术实施例还提供一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序中包括程序指令，所述程序指令被执行时所实现的方法可参照本技术5g智能时钟成环的检测方法的各个实施例。
[0159]
其中，所述计算机可读存储介质可以是前述实施例所述的计算机设备的内部存储单元，例如所述计算机设备的硬盘或内存。所述计算机可读存储介质也可以是所述计算机设备的外部存储设备，例如所述计算机设备上配备的插接式硬盘，智能存储卡(smart media card，smc)，安全数字(secure digital，sd)卡，闪存卡(flash card)等。
[0160]
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
[0161]
上述本技术实施例序号仅仅为了描述，不代表实施例的优劣。以上所述，仅为本技术的具体实施方式，但本技术的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本技术揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本技术的保护范围之内。因此，本技术的保护范围应以权利要求的保护范围为准。