成像器件、形成成像器件的方法和电子设备与流程

成像器件、形成成像器件的方法和电子设备
1.本技术是申请日为2014年12月3日、发明名称为“固态成像器件、固态成像器件的制造方法和电子设备”的申请号为201480007227.7专利申请的分案申请。
技术领域
2.本发明涉及固态成像器件、固态成像器件的制造方法和电子设备。特别地，本发明涉及能够抑制用于相位差检测的像素中的混色和灵敏度降低的固态成像器件、固态成像器件的制造方法和电子设备。
3.相关申请的交叉参考
4.本技术主张享有于2013年12月12日提交的日本优先权专利申请jp 2013
‑
257294和于2014年5月27日提交的日本优先权专利申请jp 2014
‑
109412的优先权，并且将上述日本优先权申请的全部内容以引用的方式并入本文。


背景技术：

5.近年来，已经广泛采用利用固态成像器件对诸如人或动物等被拍摄体进行成像且对作为结果而获得的图像数据进行记录的诸如数码相机和数码摄像机等成像装置，所述固态成像器件是互补金属氧化物半导体(cmos)传感器等。
6.在上述成像装置中，在相关领域中存在这样的技术：通过将相位差检测功能添加至固态成像器件，能够在不使用专用自动焦点检测传感器的情况下实现相位差检测型自动对焦(af，这里也被称为“自动对焦”)(例如，参考专利文献1和专利文献2)。具有相位差检测功能的固态成像器件被构造为包括用于相位差检测的像素和用于成像的像素，且一部分用于相位差检测的像素形成光学黑区域。
7.与此同时，随着固态成像器件的清晰度的增加，为了防止灵敏度的下降，存在着使滤色器(滤色器与像素的光电转换区域相对应地设置)之间的布置间距尽可能窄的需求。
8.然而，存在这样的情况：当滤色器之间的布置间距窄时，由于因滤色器的光刻工艺的对准期间发生的位移而造成的加工差异，发生了混色和色差(颜色不均匀)。
9.因此，关于成像用(图像生成用)像素，已经想出了这样的方法：通过在不同颜色的滤色器之间设置光学透明区域，来防止由于滤色器的加工差异而造成的混色和色差(例如，参考专利文献3)。
10.引用列表
11.专利文献
12.[专利文献1]
[0013]
日本待审查专利申请公开第2000
‑
156823号
[0014]
[专利文献2]
[0015]
日本待审查专利申请公开第2009
‑
244862号
[0016]
[专利文献3]
[0017]
日本待审查专利申请公开第2007
‑
147738号


技术实现要素：

[0018]
技术问题
[0019]
然而，还没有考虑到具有相位差检测功能的固态成像器件中的用于相位差检测的像素中的混色和灵敏度降低的抑制方法。
[0020]
考虑到这些情况而做出了本发明，且本文中的实施方式能够抑制用于相位差检测的像素中的混色和灵敏度降低。
[0021]
问题的解决方案
[0022]
根据本发明的第一说明性实施例，提出了一种固态成像器件，其包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素，且所述第一成像像素的滤色器的面积小于所述第二成像像素的滤色器的面积。在各种说明性实施例中，第一滤色器与第一成像像素对齐且第二滤色器与第二成像像素对齐。
[0023]
在本发明的第一说明性实施例中，所述固态成像器件被构造为包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素。所述第一成像像素的滤色器的面积小于所述第二成像像素的滤色器的面积。
[0024]
根据本发明的第二说明性实施例，提出了一种固态成像器件的制造方法，所述方法包括形成固态成像器件，所述固态成像器件包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素。所述第一成像像素的滤色器的面积小于所述第二成像像素的滤色器的面积。
[0025]
在本发明的第二说明性实施例中，形成有固态成像器件，其被构造为包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素。所述第一成像像素的滤色器的面积小于所述第二成像像素的滤色器的面积。
[0026]
根据本发明的第三说明性实施例，提出了一种电子设备，所述电子设备包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素。所述第一成像像素的滤色器的面积小于所述第二成像像素的滤色器的面积。
[0027]
在本发明的第三说明性实施例中，所述电子设备被构造为包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素。所述第一成像像素的滤色器的面积小于所述第二成像像素的滤色器的面积。
[0028]
根据本发明的第四说明性实施例，提出了一种固态成像器件，其包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素。所述第一成像像素的遮光膜的面积大于所述第二成像像素的遮光膜的面积。
[0029]
在本发明的第四说明性实施例中，所述固态成像器件被构造为包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素。所述第一成像像素的遮光膜的面积大于所述第二成像像素的遮光膜的面积。
[0030]
根据本发明的第五说明性实施例，提出了一种固态成像器件的制造方法，所述方法包括形成固态成像器件，所述固态成像器件包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素。所述第一成像像素的遮光膜的面积大于所述第二成像像素的遮光膜的面积。
[0031]
在本发明的第五说明性实施例中，提出了一种固态成像器件，其包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素。所述第一成像像素的遮光膜的面积大于所述第二成像像素的遮光膜的面积。
[0032]
根据本发明的第六说明性实施例，提出了一种电子设备，其包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素。所述第一成像像素的遮光膜的面积大于所述第二成像像素的遮光膜的面积。
[0033]
在本发明的第六说明性实施例中，所述电子设备被构造为包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素。所述第一成像像素的遮光膜的面积大于所述第二成像像素的遮光膜的面积。
[0034]
本发明的有益效果
[0035]
根据本发明，能够检测相位差。根据本发明，能够抑制用于相位差检测的像素中的混色和灵敏度降低。此外，根据本发明，能够抑制与用于相位差检测的像素相邻的像素中的混色。
[0036]
注意，本发明不一定限于本文中所述的效果，且本发明所述的任何效果都是可以接受的。
附图说明
[0037]
图1是示出了应用了本发明的固态成像器件的实施例的说明性构造示例的框图。
[0038]
图2示出了像素的说明性第一构造示例的等效电路。
[0039]
图3a示出了像素阵列单元的说明性第一结构示例。
[0040]
图3b是示出了像素阵列单元的第一结构示例的说明图。
[0041]
图4a是示出了当加工差异发生时像素阵列单元的第一结构示例的说明图。
[0042]
图4b是示出了当加工差异发生时像素阵列单元的第一结构示例的说明图。
[0043]
图5a是示出了图3a和图3b的像素阵列单元中的遮光膜的形状示例的说明性上表面示意图。
[0044]
图5b是示出了图3a和图3b的像素阵列单元中的遮光膜的形状示例的说明性上表面示意图。
[0045]
图6a是用于图示图3a和图3b的像素阵列单元的制造方法的说明图。
[0046]
图6b是用于图示图3a和图3b的像素阵列单元的制造方法的说明图。
[0047]
图6c是用于图示图3a和图3b的像素阵列单元的制造方法的说明图。
[0048]
图6d是用于图示图3a和图3b的像素阵列单元的制造方法的说明图。
[0049]
图6e是用于图示图3a和图3b的像素阵列单元的制造方法的说明图。
[0050]
图6f是用于图示图3a和图3b的像素阵列单元的制造方法的说明图。
[0051]
图7a示出了像素阵列单元的说明性第二结构示例。
[0052]
图7b是示出了像素阵列单元的第二结构示例的说明图。
[0053]
图8是示出了像素阵列单元的说明性第三结构示例的上表面示意图。
[0054]
图9示出了开口区域的布置的另一个说明性示例。
[0055]
图10a是示出了像素阵列单元的说明性第四结构示例的上表面示意图。
[0056]
图10b是示出了像素阵列单元的第四结构示例的说明性示意图。
[0057]
图11a示出了像素阵列单元的说明性第五结构示例。
[0058]
图11b是示出了像素阵列单元的第五结构示例的说明图。
[0059]
图12a是示出了像素阵列单元的第五结构示例的另一个示例的说明图。
[0060]
图12b是示出了像素阵列单元的第五结构示例的另一个示例的说明图。
[0061]
图13a示出了像素阵列单元的说明性第六结构示例。
[0062]
图13b是示出了像素阵列单元的第六结构示例的说明图。
[0063]
图14a是示出了像素阵列单元的第六结构示例的另一个示例的说明图。
[0064]
图14b是示出了像素阵列单元的第六结构示例的另一个示例的说明图。
[0065]
图15a是示出了当使用2
×
2像素阵列时像素阵列单元的第一结构示例的说明图。
[0066]
图15b是示出了当使用2
×
2像素阵列时像素阵列单元的第一结构示例的说明图。
[0067]
图16a是示出了当使用2
×
2像素阵列时像素阵列单元的第二结构示例的说明图。
[0068]
图16b是示出了当使用2
×
2像素阵列时像素阵列单元的第二结构示例的说明图。
[0069]
图17a是示出了当使用2
×
2像素阵列时像素阵列单元的第三结构示例的说明图。
[0070]
图17b是示出了当使用2
×
2像素阵列时像素阵列单元的第三结构示例的说明图。
[0071]
图18a是示出了当使用2
×
2像素阵列时像素阵列单元的第四结构示例的说明图。
[0072]
图18b是示出了当使用2
×
2像素阵列时像素阵列单元的第四结构示例的说明图。
[0073]
图19a是示出了当使用2
×
2像素阵列时像素之间的电气配线的示例的说明图。
[0074]
图19b是示出了当使用2
×
2像素阵列时像素之间的电气配线的示例的说明图。
[0075]
图19c是示出了当使用2
×
2像素阵列时像素之间的电气配线的示例的说明图。
[0076]
图19d是示出了当使用2
×
2像素阵列时像素之间的电气配线的示例的说明图。
[0077]
图19e是示出了当使用2
×
2像素阵列时像素之间的电气配线的示例的说明图。
[0078]
图20a是示出了当使用2
×
2像素阵列时像素阵列单元的第一结构的另一个示例的说明图。
[0079]
图20b是示出了当使用2
×
2像素阵列时像素阵列单元的第一结构的另一个示例的说明图。
[0080]
图21a是示出了当使用2
×
2像素阵列时像素阵列单元的第二结构的另一个示例的说明图。
[0081]
图21b是示出了当使用2
×
2像素阵列时像素阵列单元的第二结构的另一个示例的说明图。
[0082]
图22a是示出了当使用2
×
2像素阵列时像素阵列单元的第三结构的另一个示例的说明图。
[0083]
图22b是示出了当使用2
×
2像素阵列时像素阵列单元的第三结构的另一个示例的说明图。
[0084]
图23a是示出了当使用2
×
2像素阵列时像素阵列单元的第四结构的另一个示例的说明图。
[0085]
图23b是示出了当使用2
×
2像素阵列时像素阵列单元的第四结构的另一个示例的说明图。
[0086]
图24a是示出了当使用2
×
2像素阵列时像素阵列单元的第五结构示例的说明图。
[0087]
图24b是示出了当使用2
×
2像素阵列时像素阵列单元的第五结构示例的说明图。
[0088]
图25a是示出了当使用2
×
2像素阵列时像素阵列单元的第五结构的另一个示例的说明图。
[0089]
图25b是示出了当使用2
×
2像素阵列时像素阵列单元的第五结构的另一个示例的说明图。
[0090]
图26a是示出了像素阵列单元的第八结构示例的说明图。
[0091]
图26b是示出了像素阵列单元的第八结构示例的说明图。
[0092]
图27是示出了像素阵列单元的第九结构示例的说明图。
[0093]
图28示出了像素的说明性第二构造的等效电路。
[0094]
图29a示出了固态成像器件的组件的说明性布置示例。
[0095]
图29b示出了固态成像器件的组件的说明性布置示例。
[0096]
图29c示出了固态成像器件的组件的说明性布置示例。
[0097]
图30示出了作为应用了本发明的电子设备的说明性成像装置的构造示例。
具体实施方式
[0098]
<第一说明性实施例>
[0099]
(固态成像器件的说明性实施例的构造示例)
[0100]
图1是示出了应用了本发明的固态成像器件的实施例的说明性构造示例的框图。
[0101]
图1的固态成像器件41被构造为包括半导体基板(未示出)上的时序控制单元42、垂直扫描电路43、像素阵列单元44、恒流源电路单元45、参考信号产生单元46、列ad转换单元47、水平扫描电路48、水平输出线49和输出电路50。
[0102]
时序控制单元42在预定频率的主时钟的基础上将预定操作所需的时钟信号或时序信号供给至垂直扫描电路43和水平扫描电路48。例如，时序控制单元42将像素51的快门操作或读取操作的时序信号供给至垂直扫描电路43和水平扫描电路48。虽然图中省略了，但是时序控制单元42也将预定操作所需的时钟信号或时序信号供给至参考信号产生单元46和列ad转换单元47。
[0103]
垂直扫描电路43在预定时刻依次将对像素信号的输出进行控制的信号供给至像素阵列单元44的在垂直方向上排列的各像素51。
[0104]
多个像素51以二维阵列模式(矩阵模式)布置于像素阵列单元44中。
[0105]
以二维阵列模式布置的多个像素51以行为单位通过水平信号线52连接至垂直扫描电路43。换言之，像素阵列单元44内的布置于同一行的多个像素51通过同一条水平信号线52与垂直扫描电路43连接。注意，在图1中，水平信号线52示意为单条配线；然而，水平信号线52不限于单条配线。
[0106]
以二维阵列模式布置的多个像素51以列为单位通过垂直信号线53连接至水平扫描电路48。换言之，像素阵列单元44内的布置于同一列的多个像素51通过同一条垂直信号线53与水平扫描电路48连接。
[0107]
像素阵列单元44内的各像素51根据经由水平信号线52从垂直扫描电路43供给来的信号将与像素51内部累积的电荷相对应的像素信号输出至垂直信号线53。像素51起到用于成像的像素或用于相位差检测的像素的作用。后面将参照图2等说明像素51的详细构造。
[0108]
恒流源电路单元45包括多个负载mos 54，且垂直信号线53分别与一个负载mos 54连接。在负载mos 54中，偏置电压施加于栅极且源极接地。负载mos 54与经由垂直信号线53连接的像素51内的晶体管一起形成源级跟随器电路。
[0109]
参考信号产生单元46被构造为包括数字模拟转换器(dac)46a，产生斜坡波形参考信号并且根据来自时序控制单元42的时钟信号将参考信号供给至列ad转换单元47。
[0110]
列ad转换单元47包括多个模拟数字转换器(adc)55，像素阵列单元44的每一列设置有一个adc 55。因此，多个像素51、一个负载mos 54和一个adc 55连接至一条垂直信号线53。
[0111]
adc 55使经由垂直信号线53从同一列像素51供给来的像素信号经受相关双采样(cds)处理，并且还对上述像素信号进行ad转换处理。
[0112]
各adc 55暂时存储ad转换后的像素数据，并且根据水平扫描电路48的控制将该数据输出至水平输出线49。
[0113]
水平扫描电路48在预定时刻依次将存储于多个adc 55中的像素数据输出至水平输出线49。
[0114]
水平输出线49连接至输出电路(放大电路)50，且从adc 55输出的ad转换后的像素数据经由水平输出线49从输出电路50输出至固态成像器件41的外部。例如，存在输出电路50(信号处理单元)仅进行缓冲的情况；且存在输出电路50进行黑电平调整和列差异校正等
各种数字信号处理的情况。
[0115]
如上所述构造的固态成像器件41是被称为列ad型的cmos图像传感器，其中，针对各垂直列都布置有进行cds处理和ad转换处理的adc 55。
[0116]
(像素的第一说明性构造示例)
[0117]
图2示出了像素51的第一构造示例的说明性等效电路。
[0118]
像素51包括光电二极管61(作为光电转换元件)、传输晶体管62、浮动扩散区域(fd)63、复位晶体管64、放大晶体管65和选择晶体管66。
[0119]
光电二极管61是产生并累积与受光量相对应的电荷(信号电荷)的光电转换单元。在光电二极管61中，阳极端子接地且阴极端子经由传输晶体管62连接至fd 63。
[0120]
当传输晶体管62被传输信号tx导通时，传输晶体管62读取光电二极管61产生的电荷并将电荷转移至fd 63。
[0121]
fd 63保持从光电二极管61读取的电荷。当复位晶体管64被复位信号rst导通时，复位晶体管64通过使累积于fd 63中的电荷排出至恒压源vdd使fd 63的电势复位。
[0122]
放大晶体管65输出与fd 63的电势相对应的像素信号。换言之，放大晶体管65与作为恒流源的负载mos 54一起形成源级跟随器电路，并且表明与fd 63中累积的电流相对应的电平的像素信号从放大晶体管65经由选择晶体管66被输出至adc 55。
[0123]
当选择信号sel选择像素51时选择晶体管66导通，且选择晶体管66经由垂直信号线53将像素51的像素信号输出至adc 55。传输信号tx、复位信号rst和选择信号sel经由水平信号线52从垂直扫描电路43供给(图1)。
[0124]
(像素阵列单元的第一说明性结构示例)
[0125]
图3a和图3b是示出了像素阵列单元44的第一结构示例的说明图。
[0126]
图3a是示出了像素阵列单元44的第一结构示例的上表面示意图，图3b是沿着图3a的线a
‑
a'截取的横截面图。注意，在图3a和图3b中，仅绘出了像素阵列单元44的5
×
6个像素51的光电二极管61的区域。这同样适用于后面所述的图4a、4b、7a至8b、10a至18b和20a至26b。在图3a中，未绘出片上透镜。这同样适用于后面所述的图4a、4b、7a至18b和20a至27。
[0127]
如图3a所示，像素阵列单元44的各像素51通常是拜耳(bayer)阵列的用于成像的像素，且一部分用于成像的像素已经被用于相位差检测的像素替代。注意，在下文中，当特别区分像素51之中的用于相位差检测的像素时，将使用术语相位差检测像素81。
[0128]
相位差检测像素81的光电二极管61被构造为包括光学黑区域81a和对白色(w)光进行成像的开口区域81b。在外部装置(未图示)中，与利用开口区域81b的成像而获得的像素信号相对应的图像数据被用于相位差的检测。检测出的相位差被用于焦点确定等。
[0129]
在下文中，当特别区分像素51之中的相邻于与布置有相位差检测像素81的光学黑区域81a的这一侧相反的一侧的用于成像的像素，即，与布置有开口区域81b的这一侧(图3b的中心的右侧)相邻的用于成像的像素时，将使用术语第一成像像素82。当特别区分像素51之中的除第一成像像素82以外的用于成像的像素时，将使用术语第二成像像素83。
[0130]
如图3b所示，在像素51的光电二极管61上形成有透明膜90。形成在透明膜90上的材料根据像素51的类型而不同。
[0131]
具体地，遮光膜91a和遮光膜91b分别形成在与相位差检测像素81的透明膜90上的光学黑区域81a的整个表面以及与开口区域81b内的形成与另一个像素51的边界的部分相
对应的区域中。片上透镜92被形成为覆盖相位差检测像素81的其上形成有遮光膜91a和遮光膜91b的透明膜90。
[0132]
除了具有将来自外部的光会聚至相位差检测像素81的光电二极管61上的作用以外，片上透镜92还起到白色滤色器的作用。在这里，片上透镜92也起到白色滤色器的作用；然而，可以设置片上透镜92以外的白色滤色器。
[0133]
在第一成像像素82的透明膜90上的形成与另一个像素51的边界的部分上形成有遮光膜93。此外，在第一成像像素82的其上形成有遮光膜93的透明膜90上形成有红色、绿色或蓝色(图3b中为红色)的滤色器94。片上透镜95被形成为覆盖第一成像像素82的其上形成有遮光膜93和滤色器94的透明膜90。片上透镜95将来自外部的光会聚至第一成像像素82的光电二极管61上。
[0134]
在第二成像像素83的透明膜90上的形成与另一个像素51的边界的部分上形成有遮光膜96。此外，在第二成像像素83的其上形成有遮光膜96的透明膜90上形成有红色、绿色或蓝色(图3b中为红色或绿色)的滤色器97。片上透镜98被形成为覆盖第二成像像素83的其上形成有遮光膜96和滤色器97的透明膜90。片上透镜98将来自外部的光会聚至第二成像像素83的光电二极管61上。
[0135]
在固态成像器件41中，滤色器94的面积小于滤色器97的面积。具体地，第一成像像素82的滤色器94在水平方向(相位差检测像素81与第一成像像素82相邻的方向)上的宽度l1比第二成像像素83的滤色器97的宽度l1'窄。例如，可以将宽度l1与宽度l1'之间的差值设定为通过将滤色器94的加工差异的算术平均值加上三倍的标准差(σ)而获得的值或以上(以下被称为变化值)。
[0136]
滤色器94的加工差异是由滤色器94(97)的光刻工艺(光刻)引起的并且取决于进行光刻工艺的装置和光刻工艺中使用的光源的波长等。例如，当i光束(i
‑
beam)用作光刻工艺的光源时，变化值约是几十nm至几百nm。除了i光束以外，krf和arf等等也可以用作光刻工艺的光源。
[0137]
如图3a所示，第一成像像素82的滤色器94的与邻近于相位差检测像素81这侧相反的一侧(图3b中的右侧)的位置与在垂直方向上排列的第二成像像素83(例如，图3a的红色第一成像像素82下方的绿色第二成像像素83)的滤色器97的位置相同。
[0138]
如图3b所示，遮光膜93的面积大于遮光膜96的面积。具体地，第一成像像素82的遮光膜93内与相位差检测像素81相邻这一侧的在水平方向上的宽度l2比第二成像像素83的遮光膜96的宽度l2'宽。例如，能够将宽度l2与宽度l2'之间的差值设定为变化值或更大。
[0139]
以这样的方式，因为遮光膜93的面积大于遮光膜96的面积，滤色器94的面积小于滤色器97的面积，因此，能够防止未通过滤色器94的光入射至第一成像像素82的光电二极管61。
[0140]
如上所述，滤色器94的面积比滤色器97的面积小。因此，如图4a和图4b所示，即使当红色滤色器94和97由于加工差异而斜移向图4a的左下方时，也能够防止通过滤色器94的光入射至开口区域81b。
[0141]
换言之，图4a是当红色滤色器94和97由于加工差异而斜移向左下方时图3a和图3b的像素阵列单元44的说明性上表面示意图，图4b是沿着图4a的线a
‑
a'而获得的横截面图。
[0142]
当红色滤色器97由于加工差异而斜移向图4a的左下方时，如图4b说明性地所示，
在未形成有相邻的绿色滤色器97的遮光膜96的区域上也形成有红色滤色器97。因此，除了通过绿色滤色器97的光以外，既通过红色滤色器97又通过绿色滤色器97的光入射至绿色第二成像像素83的光电二极管61。
[0143]
然而，因为第二成像像素83的未形成有遮光膜96的区域的面积大，所以既通过红色滤色器97又通过绿色滤色器97的光导致的第二成像像素83的灵敏度降低的影响几乎不存在。因为既经由红色滤色器97又经由绿色滤色器97入射的光量少，所以混色的影响也小。
[0144]
与此同时，因为滤色器94的宽度l1比滤色器97的宽度l1'窄，所以即使红色滤色器94斜移向图4a的左下方，红色滤色器94也不会被形成在未形成有遮光膜91b的区域。因此，因为通过片上透镜92的光在不被红色滤色器94遮挡的情况下直接进入开口区域81b，所以抑制了灵敏度的降低。经过红色滤色器94的光不会入射至开口区域81b，从而抑制了混色。
[0145]
在这里，开口区域81b的面积比第二成像像素83中的未形成有遮光膜96的区域小。因此，当在尺寸上简单地减小各像素51的滤色器的面积时，相位差检测像素81的灵敏度降低且相位差检测精度下降。因此，在固态成像器件41中，在尺寸上仅减小第一成像像素82的滤色器94的面积。因此，能够在不降低相位差检测像素81的灵敏度的情况下抑制相位差检测像素81中的混色。
[0146]
相位差检测像素81的滤色器是白色的。因此，与光既通过红色滤色器97又通过绿色滤色器97并且到达光电二极管61的情况相比，当既通过片上透镜92又通过红色滤色器94的光到达光电二极管61时，到达光电二极管61的光的量大并且混色的影响大。
[0147]
因此，相位差检测像素81中的混色的抑制效果大。
[0148]
如上所述，因为遮光膜93的面积比遮光膜96的面积大，所以与第二成像像素83的灵敏度相比，第一成像像素82的灵敏度降低。因此，输出电路50将第一成像像素82获得的像素数据乘以增益(进行增益校正)，以使当片上透镜95和片上透镜98会聚的光是相同的光时，第一成像像素82和第二成像像素83的像素数据是相同的。
[0149]
在相位差检测像素81的透明膜90上的未形成有遮光膜的区域内，光被不规则地反射且一部分光入射至第一成像像素82。因此，第一成像像素82中发生混色。因此，输出电路50对第一成像像素82的像素数据进行混色校正。
[0150]
在图4a和图4b中，对红色滤色器94和97由于加工差异而移位的情况进行了说明；然而，在绿色或蓝色滤色器94和97移位的情况下，也能够抑制相位差检测像素81中的灵敏度降低和混色。
[0151]
(遮光膜的形状例)
[0152]
图5a和图5b是示出了图3a和图3b的像素阵列单元44中遮光膜91a、91b、93和96的形状例的上表面示意图。图5a和图5b表示图3a的a
‑
a'线的位置的5
×
1个像素的遮光膜。
[0153]
如图5a说明性地所示，图3a和图3b的像素阵列单元44的相位差检测像素81的遮光膜91a和91b被形成为使得未形成有遮光膜的开口部101是矩形的。遮光膜93被形成为使得未形成有遮光膜的开口部102是矩形的，且遮光膜96被形成为使得未形成有遮光膜的开口部103是矩形的。
[0154]
如图5b说明性地所示，遮光膜91a、91b、93和96可以被形成为使得开口部101和开口部102具有椭圆形状且开口部103具有圆形形状。自然地，开口部101至103的形状不限于图5a和图5b的形状，且可以是梯形或三角形等。
[0155]
(像素阵列单元的说明性制造方法)
[0156]
图6a至图6f是用于图示图3a和图3b的像素阵列单元44内的光电二极管61的制造方法的说明图。
[0157]
如图6a所示，首先，在半导体基板上形成具有波导(未示出)的光电二极管61。接着，如图6b所示，在光电二极管61上形成高透光率的无机膜(例如，sio2膜、sin膜或tio
x
膜等)作为透明膜90。注意，透明膜90可以是有机膜。例如，滤色器94(97)和片上透镜92(95，98)的有机材料可以是硅氧烷等。
[0158]
接着，如图6c所示，利用光刻和干法蚀刻在透明膜90上形成遮光膜91a、91b、93和96。
[0159]
如图6d所示，利用光刻和干法蚀刻在透明膜90上形成绿色滤色器94和97。接着，如图6e所示，在透明膜90上形成红色滤色器94和97；其后，利用光刻和干法蚀刻在透明膜90上形成蓝色滤色器94和97。最后，如图6f所示，形成片上透镜92、95和98以覆盖像素51的透明膜90。
[0160]
如上所述，在固态成像器件41中，第一成像像素82的滤色器94的面积小于第二成像像素83的滤色器97的面积。因此，当滤色器94由于滤色器94的加工差异而移位时，能够抑制用于相位差检测的像素中的灵敏度降低和混色。
[0161]
相反地，通过在遮光膜91b与另一个像素51相邻的方向上增加宽度，能够抑制混色。然而，在这种情况下，因为开口部101变窄，所以灵敏度降低。因为相位差检测像素81的开口部101比第一成像像素82或第二成像像素83都小，所以灵敏度降低的影响大，并且例如存在这样的情况：在暗处难以在摄影期间内检测出相位差。
[0162]
在上面给出的说明中，将与相位差检测像素81的布置有开口区域81b的这一侧相邻的像素51设定为第一成像像素82；然而，可以将在垂直方向上与相位差检测像素81相邻的像素51设定为第一成像像素82。
[0163]
在这种情况下，滤色器94布置为：第一成像像素82的滤色器94的不与相位差检测像素81相邻的一侧的位置与在水平方向上排列的第二成像像素83的滤色器的位置相同。第一成像像素82的滤色器94的在第一成像像素82与相位差检测像素81相邻这一方向上的宽度比滤色器97的宽度小。因此，能够抑制由于在垂直方向上与相位差检测像素81相邻的第一成像像素82的滤色器94的加工差异而造成的相位差检测像素81的灵敏度降低和混色。
[0164]
与相位差检测像素81的布置有开口区域81b的这一侧相邻的像素51和在垂直方向上与相位差检测像素81相邻的像素51都能够设定为第一成像像素82。
[0165]
(像素阵列单元的第二说明性结构示例)
[0166]
图7a和图7b是示出了像素阵列单元44的第二结构示例的说明图。
[0167]
在图7a和图7b所示的组件中，用相同的附图标记表示与图3a和图3b中的组件相同的组件。将适当地省略多余的说明。
[0168]
图7a和图7b的像素阵列单元44的构造与图3a和图3b的构造的不同之处在于：设置有遮光膜111来代替遮光膜91b。在图7a和图7b的像素阵列单元44中，通过设置具有比遮光膜91b更大面积的遮光膜111来抑制第一成像像素82中的混色。
[0169]
具体地，遮光膜111形成在与下述部分相对应的区域汇中：该部分是相位差检测像素81的透明膜90上的开口区域81b内的形成与另一个像素51的边界的部分。遮光膜111的面
积大于遮光膜91b的面积。遮光膜111的在水平方向上的宽度比遮光膜96的与相位差检测像素81相邻侧的在水平方向上的宽度大。
[0170]
遮光膜111遮挡了在相位差检测像素81的透明膜90上未形成有遮光膜的区域内被不规则地反射的光，并且防止所述光入射至第一成像像素82的光电二极管61。因此，能够抑制第一成像像素82中的混色。
[0171]
(像素阵列单元的第三说明性结构示例)
[0172]
图8是示出了像素阵列单元44的第三结构示例的说明性上表面示意图。
[0173]
在图8所示的组件中，用相同的附图标记表示与图3a和图3b中的组件相同的组件。将适当地省略多余的说明。
[0174]
图8的像素阵列单元44的构造与图3a和图3b的构造的不同之处在于：设置了光学黑区域111a、开口区域111b、滤色器112和遮光膜112a来分别代替光学黑区域81a、开口区域81b、滤色器94和遮光膜93。在图8的像素阵列单元44中，当从上方观察时开口区域111b具有方形形状，且在水平方向和垂直方向上与相位差检测像素81相邻的像素51成为第一成像像素82。
[0175]
具体地，开口区域111b是通过将相位差检测像素81的光电二极管61的区域分成四个区域而获得的其中一个区域，且光学黑区域111a是剩余的三个区域。
[0176]
在水平方向上与相位差检测像素81相邻的第一成像像素82的滤色器112的在垂直方向上的位置不同于相位差检测像素81的开口区域111b的位置。换言之，当开口区域111b是光电二极管61的左上方或右上方的区域时，滤色器112被布置在第一成像像素82的光电二极管61的下侧。当开口区域111b是光电二极管61的左下方或右下方的区域时，滤色器112布置在第一成像像素82的光电二极管61的上侧。
[0177]
在垂直方向上与相位差检测像素81相邻的第一成像像素82的滤色器112的在水平方向上的位置不同于相位差检测像素81的开口区域111b的位置。换言之，当开口区域111b是光电二极管61的右上方或右下方的区域时，滤色器112布置在第一成像像素82的光电二极管61的左侧。当开口区域111b是光电二极管61的左上方或左下方的区域时，滤色器112布置在第一成像像素82的光电二极管61的右侧。
[0178]
滤色器112的在滤色器112与相位差检测像素81相邻这一方向上的宽度比第二成像像素83的滤色器94的宽度窄。滤色器112的与邻近相位差检测像素81的一侧相反的一侧的位置和在与邻近于相位差检测像素81的方向垂直的方向上排列的第二成像像素83的滤色器94的位置相同。
[0179]
注意，在图8的示例中，在垂直方向上排列的开口区域111b的在垂直方向上的位置是相同的，且水平方向上的位置是不同的；然而，如图9说明性地所示，在垂直方向上排列的开口区域111b的在水平方向上的位置可以是相同的，且在垂直方向上的位置可以是不同的。在这种情况下，例如，如图9所示，在水平方向上排列的开口区域111b的垂直方向上的位置是相同的，且在水平方向上的位置设置为是不同的。通过采用这样的构造，能够利用相位差检测像素81的像素信号来检测水平方向和垂直方向上的相位差。
[0180]
(像素阵列单元的第四说明性结构示例)
[0181]
图10a和图10b是示出了像素阵列单元44的第四结构示例的说明图。
[0182]
在图10a和图10b所示的组件中，用相同的附图标记表示与图3a和图3b中的组件相
同的组件。将适当地省略多余的说明。
[0183]
图10a和图10b的像素阵列单元44的构造与图3a和图3b的构造的不同之处在于：相位差检测像素81设置有滤色器121。在图10a和图10b的像素阵列单元44中，相位差检测像素81除了用作用于相位差检测的像素以外还用作用于成像的像素。
[0184]
具体地，在形成有遮光膜91a和遮光膜91b的与开口区域81b相对应的透明膜90上形成有滤色器121。在图10a和图10b的示例中，滤色器121是绿色(g)的。因此，相位差检测像素81的像素数据除了用于相位差检测以外还能够用作成像用绿色像素的像素数据。
[0185]
注意，因为开口部101比开口部102或开口部103小，所以相位差检测像素81的灵敏度比第一成像像素82或第二成像像素83的灵敏度低。因此，当相位差检测像素81获得的像素数据事实上用作成像用绿色像素的像素数据时，存在这样的情况：在暗处，摄影期间内可能无法精确地获得像素数据。因此，输出电路50可以将相位差检测像素81获得的像素数据乘以增益(进行增益校正)，以使当片上透镜92和片上透镜98会聚的光是相同的光时，相位差检测像素81和第二成像像素83的像素数据是相同的。
[0186]
在图10a和图10b中，滤色器121是绿色的；然而，滤色器121可以是红色或蓝色的。
[0187]
(像素阵列单元的第五说明性结构示例)
[0188]
图11a和图11b是示出了像素阵列单元44的第五结构示例的说明图。
[0189]
在图11a和图11b所示的组件中，用相同的附图标记表示与图3a和图3b中的组件相同的组件。将适当地省略多余的说明。
[0190]
图11a和图11b的像素阵列单元44的构造与图3a和图3b的构造的不同之处在于：在遮光膜96(91a、91b和93)的下方设置有绝缘膜141和遮光膜142。
[0191]
绝缘膜141被设置为覆盖遮光膜142。遮光膜142设置在像素51的边界的遮光膜96(91a、91b和93)的下方并且穿透透明膜90和光电二极管61。因此，遮光膜142和遮光膜96(91a、91b和93)经由绝缘膜141彼此连接。
[0192]
如图12a和图12b说明性地所示，遮光膜142可以设置为仅穿透光电二极管61，且遮光膜142和遮光膜96(91a、91b和93)可以分开。可以不设置有遮光膜142。
[0193]
(像素阵列单元的第六说明性结构示例)
[0194]
图13a和图13b是示出了像素阵列单元44的第六结构示例的说明图。
[0195]
在图13a和图13b所示的组件中，用相同的附图标记表示与图3a和图3b中的组件相同的组件。将适当地省略多余的说明。
[0196]
图13a和图13b的像素阵列单元44的构造与图3a和图3b的构造的不同之处在于：在遮光膜96(91a、91b和93)的下方设置有遮光膜161或162。
[0197]
遮光膜161设置在第二成像像素83之间的边界且设置在第二成像像素83与相位差检测像素81之间的边界，并且穿透透明膜90和光电二极管61。与此同时，遮光膜162设置在相位差检测像素81与第一成像像素82之间的边界并且穿透透明膜90和光电二极管61。
[0198]
遮光膜162在水平方向上的宽度l12比遮光膜161在水平方向上的宽度l11宽。具体地，在图13a和图13b的示例中，遮光膜162的在遮光膜91b下方的在水平方向上的宽度与遮光膜161的在遮光膜96(91a和93)下方的在水平方向上的宽度相同；然而，遮光膜162的在遮光膜93下方的在水平方向上的宽度比遮光膜161的在遮光膜96(91a和93)下方的在水平方向上的宽度更大。
[0199]
如图14a和图14b说明性地所示，遮光膜162的在遮光膜93下方的在水平方向上的宽度与遮光膜161的在遮光膜96(91a和93)下方的在水平方向上的宽度相同；然而，遮光膜162的在遮光膜91b下方的在水平方向上的宽度比遮光膜161的在遮光膜96(91a和93)下方的在水平方向上的宽度更换大；因此，遮光膜162的在水平方向上的宽度l12可以大于遮光膜161的在水平方向上的宽度l11。遮光膜161(162)可以被绝缘膜覆盖。
[0200]
在上面给出的说明中，说明了像素阵列单元44的像素51的阵列是拜耳阵列的情况；然而，像素阵列单元44的像素51的阵列不限于拜耳阵列。例如，像素阵列单元44的像素51的阵列可以是这样的阵列：其中，相同的颜色被分配给每2
×
2个像素51(以下被称为2
×
2像素阵列)。
[0201]
(像素阵列单元的第七说明性结构示例)
[0202]
图15a和图15b是示出了当像素51的阵列是2
×
2像素阵列时的像素阵列单元44的第一结构示例的说明图。
[0203]
在图15a和图15b所示的组件中，用相同的附图标记表示与图3a、图3b、图11a和图11b中的组件相同的组件。将适当地省略多余的说明。
[0204]
如图15a所示，当像素51的阵列是2
×
2像素阵列时，例如，2
×
2个绿色像素51中的一个像素51被替换为既用于相位差检测又用于成像的相位差检测像素181。与相位差检测像素181相邻的绿色像素被设定为第一成像像素182。在图15a和图15b的示例中，绿色像素51之中除了相位差检测像素181和第一成像像素182以外的像素51以及红色和蓝色像素51被设定为第二成像像素183。
[0205]
除了同色的相邻像素51之间共用滤色器191并且除了在第二成像像素183的边界未设置有绝缘膜141、遮光膜142和遮光膜96以外，相位差检测像素181、第一成像像素182和第二成像像素183的构造分别与图11a和图11b的相位差检测像素81、第一成像像素82和第二成像像素83的构造相同。
[0206]
因此，第一成像像素182的遮光膜93的面积大于第二成像像素183的遮光膜96的面积。因此，能够抑制相位差检测像素181与第一成像像素182之间的混色，且能够提高信噪比。因此，能够抑制固态成像器件的灵敏度降低。
[0207]
因为在相位差检测像素181与第一成像像素182之间的边界处设置有遮光膜142，所以与第一成像像素182相对应的光在相位差检测像素181中被接收，且能够抑制混色的发生。
[0208]
在图15a和图15b的示例中，相位差检测像素181既用于相位差检测又用于成像；然而，如图16a和图16b说明性地所示，相位差检测像素181可以仅用于相位差检测。在这种情况下，相位差检测像素181不设置有滤色器191。换言之，相位差检测像素181对白色光进行成像。
[0209]
在图16a和图16b的示例中，绿色像素51被设定为相位差检测像素181；然而，如图17a和图17b说明性地所示，红色像素51可以被设定为相位差检测像素181。在这种情况下，与相位差检测像素181相邻的红色像素51被设定为第一成像像素182。同样，在图15a和图15b的示例中，红色像素51可以被设定为相位差检测像素181。
[0210]
如图18a和图18b说明性地所示，2
×
2个绿色像素51的在垂直方向上排列的两个像素51可以被替换为既用于相位差检测又用于成像的相位差检测像素181。在这种情况下，剩
余的两个绿色像素51被设定为第一成像像素182。
[0211]
(像素之间的说明性电气配线的示例)
[0212]
图19a至图19e是示出了当像素51的阵列是2
×
2像素阵列时的像素51之间电气配线的示例的说明图。
[0213]
在图19a至图19e中，给出了绿色像素51的说明；然而，这同样适用于红色和蓝色像素51。
[0214]
如图19a所示，当2
×
2个绿色像素51是第二成像像素183时，第二成像像素183通过电气配线201彼此连接。
[0215]
与此同时，当像素阵列单元44的结构是图15a至图16b的结构时，如图19b和图19c所示，第一成像像素182和第二成像像素183通过电气配线202彼此连接；然而，相位差检测像素181独立地设置有电气配线203。
[0216]
在像素阵列单元44的结构是图18a和图18b的结构的情况下或在图18a和图18b中的相位差检测像素181仅用于相位差检测的情况下，如图19d和图19e所示，第一成像像素182和相位差检测像素181分别通过电气配线204和电气配线205彼此连接。
[0217]
如上所述，在相位差检测像素181与相位差检测像素181以外的组件之间区分电气配线。
[0218]
在图15a至图18b的示例中，各像素51都设置有片上透镜；然而，同色的相邻像素51之间可以共用片上透镜。
[0219]
在这种情况下，以与图15a和图15b的情况相同的方式，当2
×
2个绿色像素51中的一个像素51被替换为既用于相位差检测又用于成像的相位差检测像素181时，如图20a和图20b说明性地所示，同色的2
×
2像素51共用片上透镜211。
[0220]
以与图16a和图16b的情况相同的方式，当相位差检测像素181仅用于相位差检测时，例如，如图21a和图21b说明性地所示，同色或白色的2
×
2个像素51共用片上透镜211。
[0221]
以与图17a和图17b的情况相同的方式，当红色像素51被设定为相位差检测像素181时，例如，如图22a和图22b说明性地所示，同色的2
×
2个像素51共用片上透镜211。2
×
2个红色或白色像素51中的三个红色像素51共用片上透镜212。相位差检测像素181单独地包括片上透镜92。
[0222]
在这种情况下，以与图18a和图18b的情况相同的方式，当2
×
2个绿色像素51中的在垂直方向上排列的两个像素51被替换为既用于相位差检测又用于成像的相位差检测像素181时，例如，如图23a和图23b说明性地所示，同色的2
×
2个像素51的在水平方向上相邻的两个像素51共用片上透镜213。
[0223]
当2
×
2个绿色像素51中的在垂直方向上排列的两个像素51被替换为仅用于相位差检测的相位差检测像素181时，例如，如图24a和图24b说明性地所示，同色的2
×
2个第二成像像素183的在水平方向上相邻的两个第二成像像素183共用片上透镜213。由两个相位差检测像素181和两个第一成像像素182形成的2
×
2个绿色像素51单独地包括片上透镜92(95)。
[0224]
在这种情况下，如图25a和图25b说明性地所示，例如，同色或白色的2
×
2个像素51中的在水平方向上相邻的两个像素51可以共用片上透镜213。上述的片上透镜的共用是示例，且共用片上透镜的像素51的组合不限于上述的示例。
[0225]
如图26a和图26b说明性地所示，像素阵列单元44的像素51的阵列可以是这样的阵列：绿色、红色、蓝色和白色以棋格图案布置。在这种情况下，相位差检测像素81既用于相位差检测又用于成像。注意，可以不设置图15a至图18、图26a和图26b的遮光膜142。
[0226]
如图27说明性地所示，像素阵列单元44的像素51的阵列可以是下述的clearvid阵列：其中，阵列方向相对于正常阵列方向旋转了45度。在这种情况下，因为相位差检测像素181上下左右四侧的像素51是同色的，所以相位差检测像素181中的混色极少。
[0227]
(像素的第二说明性构造示例)
[0228]
图28说明性地示出了像素51的第二构造的等效电路。
[0229]
图28的像素51是实现电子全局快门功能的像素。在图28中，用相同的符号表示与图2中的部件相对应的部件，并将适当地省略该部件的说明。
[0230]
当第二构造的像素51与上述的第一构造的像素51相比较时，在传输晶体管62与fd 63之间还设置有用于传输电荷的又一个传输晶体管231以及在将电荷传输至fd 63之前暂时保持电荷的存储单元(mem)232。在下文中，将传输晶体管62称为第一传输晶体管62，并将传输晶体管231称为第二传输晶体管231。
[0231]
在第二构造的像素51中，光电二极管61新连接有用于排出不需要的电荷的放电晶体管233。
[0232]
将给出图28的像素51的操作的基本说明。
[0233]
首先，在开始曝光前，被供给至放电晶体管233的高电平放电信号ofg使放电晶体管233导通，累积在光电二极管61中的电荷被排出至恒压源vdd，并且光电二极管61被复位。
[0234]
在光电二极管61复位后，当低电平放电信号ofg使放电晶体管233截止时，在所有像素中开始曝光。
[0235]
当已经经过了预定的曝光时间，在像素阵列单元44的所有像素中，第一传输信号tx1使第一传输晶体管62导通，且累积于光电二极管61的电荷被传输至存储单元232。
[0236]
在第一传输晶体管62截止后，像素51的存储单元232保持的电荷以行为单位被依次读取至adc 55。该读取操作与上述的第一构造中的读取操作相同，第二传输信号tx2使正被读取的行的像素51的第二传输晶体管231导通，并且被保持于存储单元232中的电荷被传输至fd 63。通过选择信号sel导通选择晶体管66，表明与累积在fd 63中的电荷相对应的电平的信号从放大晶体管65经由选择晶体管66被输出至adc55。
[0237]
(固态成像器件的组件的说明性布置示例)
[0238]
图29a至图29c是示出了固态成像器件41的组件的布置示例的说明图。
[0239]
例如，在图29a至图29c所示的第一至第三布置中的任一布置中，固态成像器件41的像素阵列单元44、控制电路251和逻辑电路252设置在半导体基板上。例如，控制电路251是由时序控制单元42、垂直扫描电路43、恒流源电路单元45、参考信号产生单元46、列ad转换单元47和水平扫描电路48形成的电路。例如，逻辑电路252是由输出电路50形成的电路。
[0240]
如图29a所示，在第一布置中，像素阵列单元44、控制电路251和逻辑电路252都布置在同一半导体基板261上。
[0241]
如图29b所示，在第二布置中，像素阵列单元44和控制电路251布置在半导体基板262和半导体基板263中的一者上并且逻辑电路252布置在另一者上，半导体基板262和半导体基板263层叠在一起。在图29b的示例中，像素阵列单元44和控制电路251布置在半导体基
板262上，且逻辑电路252布置在半导体基板263上。
[0242]
如图29c所示，在第三布置中，像素阵列单元44布置在半导体基板264和半导体基板265中的一者上且控制电路251和逻辑电路252布置在另一者上，半导体基板264和半导体基板265层叠在一起。在图29c的示例中，像素阵列单元44布置在半导体基板264上，且控制电路251和逻辑电路252布置在半导体基板265上。
[0243]
注意，在上面的说明中，固态成像器件41的半导体基板的层数是一层或两层；然而，所述层数可以是两层或以上。
[0244]
在固态成像器件41中，随着相位差检测像素81的像素阵列单元44内的位置从中心移至周边，相位差检测像素81的遮光膜91a和91b(111)的尺寸可以阶段性地变化。换言之，遮光膜91a和91b(111)的尺寸可以随着图像高度而阶段性地变化。以相同的方式，起到白色滤色器作用的片上透镜92的尺寸也可以随着图像高度而阶段性地变化。
[0245]
以此方式，通过使遮光膜91a、91b(111)和片上透镜92的尺寸随着图像高度而阶段性地变化从而进行光瞳校正，能够进一步改进混色性能和色差性能。
[0246]
注意，以相同的方式，第一成像像素82的遮光膜93、第二成像像素83的遮光膜96、滤色器94和滤色器97的尺寸也可以随着图像高度而阶段性地变化。
[0247]
<说明性第二实施例的构造示例>
[0248]
(电子设备的说明性实施例的构造示例)
[0249]
图30是示出了作为应用了本发明的电子设备的成像装置的构造示例的说明性框图。
[0250]
图30的成像装置900是摄像机或数码相机等。成像装置900由透镜组901、固态成像器件902、dsp电路903、帧存储器904、显示单元905、记录单元906、操作单元907和电源单元908形成。dsp电路903、帧存储器904、显示单元905、记录单元906、操作单元907和电源单元908经由总线909彼此连接。
[0251]
透镜组901摄取来自被摄体的入射光(图像光)并且在固态成像器件902的成像面上形成图像。固态成像器件902由上述的固态成像器件41形成。固态成像器件902以像素为单位将由于透镜组901而在成像面上形成图像的入射光的量转换成电信号，并且将电信号作为像素信号供给至dsp电路903。
[0252]
dsp电路903对从固态成像器件902供给来的像素信号进行预定的图像处理，将图像处理后的图像信号以帧为单位供给至帧存储器904，并且使帧存储器904暂时存储图像信号。
[0253]
例如，显示单元905由诸如液晶面板或有机电致发光(el)面板等面板型显示装置形成，并且基于暂时存储在帧存储器904中的帧单位的像素信号显示图像。
[0254]
记录单元906由数字通用盘(dvd)或闪存等形成，读取暂时存储在帧存储器904中的帧单元的像素信号，并且记录像素信号。
[0255]
操作单元907在用户操作的基础上给出与成像装置900实施的各种功能相关的操作指令。电源单元908适当地将电力供给至dsp电路903、帧存储器904、显示单元905、记录单元906和操作单元907。
[0256]
应用了本发明的电子设备可以是将固态成像器件用于摄像单元(光电转换单元)的电子设备，且除了成像装置900以外，还存在具有成像功能的便携式终端装置以及将固态
成像器件用于图像读取单元的复印机等。
[0257]
注意，固态成像器件41可以通过被形成为一个芯片来体现，且也可以以具有成像功能的被封装为包括光学部等的模块形式来体现。
[0258]
本发明能够应用于背面照射型cmos传感器且能够应用于正面照射型cmos传感器。
[0259]
本发明在高清晰度的固态成像器件中特别有效。换言之，在高清晰度的固态成像器件中，滤色器94的加工差异的大小相对于开口区域81b的大小而言是大的。例如，当像素51的尺寸是1.0微米
×
1.0微米时，如果变化值大约是从几十nm至几百nm，那么变化值占据像素51的尺寸的比例为百分之几至百分之几十。因此，由于滤色器94的加工差异而造成的相位差检测像素81的灵敏度降低和混色的影响大，且本发明的效果显著。
[0260]
在上面的说明中，滤色器94、滤色器97和滤色器121是红色、绿色或蓝色中的一者；然而，它们的颜色可以是白色、青色或品红色等。
[0261]
本说明书公开的效果仅是示例，实施例不限于此且也可以存在其它效果。
[0262]
本发明的实施例不限于上述的实施例，且可以在不脱离本发明主旨的情况下做出各种修改。
[0263]
例如，可以使用有机光电转换膜代替光电二极管作为光电转换元件。此外，有机光电转换膜可以用来代替滤色器。在本技术人已经申请的日本待审查专利申请公开第2011
‑
29337号中详细说明了这样的有机光电转换膜。
[0264]
注意，本发明可以采用下面的构造。
[0265]
(a1)一种固态成像器件，其包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素。所述第一成像像素的滤色器的面积小于所述第二成像像素的滤色器的面积。
[0266]
(a2)在根据(a1)所述的固态成像器件中，所述第一成像像素的滤色器的与相邻于所述相位差检测像素的一侧相反的一侧的位置与在与相邻于所述相位差检测像素的方向垂直的方向上排列的所述第二成像像素的滤色器的位置相同。
[0267]
(a3)在根据(a2)所述的固态成像器件中，所述第一成像像素的所述滤色器的在所述滤色器与所述相位差检测像素相邻的方向上的宽度相比于所述第二成像像素的所述滤色器的对应的宽度，窄了通过将所述滤色器的加工差异的算术平均值与三倍的标准差相加而获得的值或以上。
[0268]
(a4)在根据(a1)至(a3)中任一项所述的固态成像器件中，在所述第一成像像素和所述第二成像像素的一部分上形成有遮光膜，且所述第一成像像素的所述遮光膜的面积大于所述第二成像像素的所述遮光膜的面积。
[0269]
(a5)在根据(a4)所述的固态成像器件中，所述第一成像像素的所述遮光膜的与所述相位差检测像素相邻的一侧在所述遮光膜与所述相位差检测像素相邻的方向上的宽度比所述第二成像像素的所述遮光膜的对应的宽度大。
[0270]
(a6)在根据(a5)所述的固态成像器件中，所述第一成像像素的所述遮光膜的与所述相位差检测像素相邻的一侧在所述遮光膜与所述相位差检测像素相邻的方向上的宽度与所述第二成像像素的所述遮光膜的对应的宽度相比，长了通过将所述滤色器的加工差异的算术平均值与三倍的标准差相加而获得的值或以上。
[0271]
(a7)在根据(a1)至(a6)中任一项所述的固态成像器件中，在相位差检测像素中布置有光学黑区域，且所述第一成像像素相邻于与布置有所述光学黑区域的一侧相反的一侧。
[0272]
(a8)根据(a7)所述的固态成像器件，在所述第二成像像素和所述相位差检测像素的一部分上形成有遮光膜，且所述相位差检测像素的所述遮光膜的与所述第一成像像素相邻的一侧的在所述遮光膜与所述第一成像像素相邻的方向上的宽度比所述第二成像像素的所述遮光膜的对应的宽度大。
[0273]
(a9)根据(a1)至(a8)中任一项所述的固态成像器件，还包括信号处理单元，所述信号处理单元对所述第一成像像素中获得的像素信号进行处理。
[0274]
(a10)在根据(a9)所述的固态成像器件中，所述信号处理单元对所述像素信号进行增益校正。
[0275]
(a11)在根据(a9)或(a10)所述的固态成像器件中，所述信号处理单元校正所述像素信号的混色。
[0276]
(a12)一种固态成像器件的制造方法，所述方法包括形成固态成像器件，所述固态成像器件包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素。所述第一成像像素的滤色器的面积小于所述第二成像像素的滤色器的面积。
[0277]
(a13)一种电子设备，其包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素。所述第一成像像素的滤色器的面积小于所述第二成像像素的滤色器的面积。
[0278]
(a14)一种固态成像器件，其包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素。所述第一成像像素的遮光膜的面积大于所述第二成像像素的遮光膜的面积。
[0279]
(a15)在根据(a14)所述的固态成像器件中，在所述第一成像像素与另一个像素之间的边界和所述第二成像像素与另一个像素之间的边界均形成有绝缘膜。
[0280]
(a16)在根据(a14)或(a15)所述的固态成像器件中，在所述第一成像像素与另一个像素之间的边界和所述第二成像像素与另一个像素之间的边界均形成有遮光膜。
[0281]
(a17)在根据(a16)所述的固态成像器件中，设置在所述第一成像像素与所述相位差检测像素之间的边界的所述遮光膜的宽度比其它的遮光膜的宽度更宽。
[0282]
(a18)一种固态成像器件的制造方法，所述方法包括形成固态成像器件，所述固态成像器件包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素。所述第一成像像素的遮光膜的面积大于所述第二成像像素的遮光膜的面积。
[0283]
(a19)一种电子设备，其包括：相位差检测像素，所述相位差检测像素是用于相位差检测的像素；第一成像像素，所述第一成像像素是用于成像的像素并且与所述相位差检
测像素相邻；和第二成像像素，所述第二成像像素是所述第一成像像素以外的用于成像的像素。所述第一成像像素的遮光膜的面积大于所述第二成像像素的遮光膜的面积。
[0284]
(b1)一种固态成像器件，其包括：相位差检测像素；第一成像像素，所述第一成像像素与所述相位差检测像素相邻；第一滤色器，所述第一滤色器与所述第一成像像素对齐；第二成像像素；和第二滤色器，所述第二滤色器与所述第二成像像素对齐；其中，所述第一滤色器的面积小于所述第二滤色器的面积，并且其中，所述第一成像像素的遮光膜的面积大于所述第二成像像素的遮光膜的面积。
[0285]
(b2)根据(b1)所述的固态成像器件，其中，所述第一滤色器的与相邻于所述相位差检测像素的一侧相反的一侧的位置与在垂直方向上排成一列的所述第二滤色器的这一侧的位置相同。
[0286]
(b3)根据(b1)所述的固态成像器件，还包括绝缘膜和额外遮光膜，所述绝缘膜和所述额外遮光膜设置在所述第一成像像素的所述遮光膜和所述第二成像像素的所述遮光膜之中的至少一者的下方。
[0287]
(b4)根据(b3)所述的固态成像器件，其中，所述绝缘膜和所述额外遮光膜被设置为仅穿透光电二极管。
[0288]
(b5)根据(b1)所述的固态成像器件，还包括第一额外遮光膜和第二额外遮光膜，所述第一额外遮光膜设置在所述第一成像像素的所述遮光膜的下方，所述第二额外遮光膜设置在所述第二成像像素的所述遮光膜的下方，所述第一额外遮光膜和所述第二额外遮光膜具有不同的宽度。
[0289]
(b6)根据(b5)所述的固态成像器件，其中，所述第一额外遮光膜的宽度大于所述第二额外遮光膜的宽度。
[0290]
(b7)根据(b1)所述的固态成像器件，其中，所述固态成像器件包括2
×
2像素阵列的像素阵列单元，且其中，所述相位差检测像素和所述第一成像像素是同色的。
[0291]
(b8)根据(b1)所述的固态成像器件，其中，所述固态成像器件包括2
×
2像素阵列的像素阵列单元，其中，所述相位差检测像素和所述第一成像像素是同色的，且其中，所述相位差检测像素也是成像像素。
[0292]
(b9)根据(b8)所述的固态成像器件，还包括绝缘膜和额外遮光膜，所述绝缘膜和所述额外遮光膜设置在所述第一成像像素的所述遮光膜和所述第二成像像素的所述遮光膜之中的至少一者的下方。
[0293]
(b10)根据(b9)所述的固态成像器件，其中，与所述第一成像像素相对应的光在所述相位差检测像素中被接收。
[0294]
(b11)根据(b1)所述的固态成像器件，其中，所述固态成像器件包括这样的像素阵列单元：其中，阵列方向相对于正常阵列方向旋转了45度。
[0295]
(b12)根据(b1)所述的固态成像器件，还包括放电晶体管，所述放电晶体管连接至光电二极管，其中，所述放电晶体管受到溢流栅极的控制。
[0296]
(b13)根据(b1)所述的固态成像器件，其中，所述固态成像器件包括布置在同一半导体基板上的像素阵列单元、控制电路和逻辑电路。
[0297]
(b14)根据(b1)所述的固态成像器件，其中，所述固态成像器件包括像素阵列单元、控制电路和逻辑电路；所述像素阵列单元和所述控制电路布置在第一半导体基板上；所
述逻辑电路布置在第二半导体基板上；且所述第一半导体基板与所述第二半导体基板层叠设置。
[0298]
(b15)根据(b1)所述的固态成像器件，其中，所述固态成像器件包括像素阵列单元、控制电路和逻辑电路；所述像素阵列单元布置在第一半导体基板上；所述逻辑电路和所述控制电路布置在第二半导体基板上；且所述第一半导体基板与所述第二半导体基板层叠设置。
[0299]
(b16)根据(b1)所述的固态成像器件，其中，所述第一滤色器的宽度与所述第二滤色器的宽度相差的量等于所述第一滤色器和所述第二滤色器的加工差异的算术平均值与三倍的标准差之和或更大。
[0300]
(b17)根据(b3)所述的固态成像器件，其中，所述额外遮光膜中的一者通过所述绝缘膜连接至所述第一成像像素的所述遮光膜。
[0301]
(b18)根据(b8)所述的固态成像器件，其中，所述相位差检测像素和所述第一成像像素共用滤色器。
[0302]
(b19)一种固态成像器件的制造方法，所述方法包括：形成相位差检测像素；形成第一成像像素，所述第一成像像素与所述相位差检测像素相邻；且形成第二成像像素；其中，所述第一成像像素的滤色器的面积小于所述第二成像像素的滤色器的面积，且其中，所述第一成像像素的遮光膜的面积大于所述第二成像像素的遮光膜的面积。
[0303]
(b20)一种电子装置，其包括：固态成像器件，所述固态成像器件包括：相位差检测像素；第一成像像素，所述第一成像像素与所述相位差检测像素相邻；第一滤色器，所述第一滤色器与所述第一成像像素对齐；第二成像像素；和第二滤色器，所述第二滤色器与所述第二成像像素对齐；其中，所述第一滤色器的面积小于所述第二滤色器的面积，且其中，所述第一成像像素的遮光膜的面积大于所述第二成像像素的遮光膜的面积。
[0304]
本领域技术人员应当理解，依据设计要求和其他因素，可以在本发明随附的权利要求或其等同物的范围内进行各种修改、组合、次组合以及改变。
[0305]
参考符号列表
[0306]
41 固态成像器件
[0307]
50 输出电路
[0308]
81 相位差检测像素
[0309]
81a 光学黑区域
[0310]
82 第一成像像素
[0311]
83 第二成像像素
[0312]
93 遮光膜
[0313]
94 滤色器
[0314]
96 遮光膜
[0315]
97、121 滤色器
[0316]
141 绝缘膜
[0317]
142 遮光膜