像素元件和用于操作像素元件的方法与流程

像素元件和用于操作像素元件的方法
1.本公开涉及一种像素元件，特别涉及具有两个存储节点的像素元件，并且涉及一种用于操作这种像素元件的方法。
2.cmos图像传感被用于广泛的应用，例如相机模块和智能手机、平板电脑、笔记本电脑等。在许多这些应用中，至少在某些捕获模式下应用背景相减处理，以提高图像质量。特别是在使用光源来照明待捕获的对象或场景的应用中，例如对于面部识别或指纹识别应用，由于图像传感器的像素的动态范围有限，太强的背景照明可能导致被捕获图像中的对象或场景的低信号。
3.常规的像素元件和图像传感器通常通过增加光源的功率以获得更高的照明度来克服过强的背景照明并实现像素元件中增强的信噪比。然而，此类解决方案仅最低限度地适用于通常以有限功率预算为特征的系统。替代解决方案在后处理中使用像素信号的背景相减，这导致额外的所需电路和计算能力，并可能进行多次曝光，从而导致较大的功耗。
4.要实现的目的是提供一种克服常规像素元件限制的改进的像素概念。
5.该目的通过独立权利要求的主题来实现。在从属权利要求中限定了改进的概念的实施例和发展。
6.改进的概念基于提供像素元件的构思，在该像素元件中，可以在图像采集阶段期间在像素元件内执行背景光消除操作，从而放宽对片外数据缓冲区或存储的需求，同时提高图像中的对比度和检测概率。为此，根据所改进的概念所述的像素元件包括两个采样级，用于在不同的光照水平下对光信号进行采样。
7.根据所改进的概念的像素元件包括用于响应于入射辐射而产生电荷的光敏元件、感测节点和连接在所述光敏元件和所述感测节点之间的传输门，该传输门用于控制电荷向感测节点的传输。所述像素元件还包括第一缓冲放大器，其具有连接到所述感测节点的输入；以及连接到所述第一缓冲放大器的输出的采样结构，其中，所述采样结构包括第一采样级和第二采样级。所述第一采样级和所述第二采样级可选择性地操作以采样感测节点的采样值。
8.所述传输门以及所述第一采样级和所述第二采样级被配置为响应于控制信号与光源共同(in conjunction with)操作。所述第一采样级被配置为采样第一采样值，该第一采样值取决于从被以第一输出功率发射光的光源照射的物体或场景入射到光敏元件上的辐射。类似地，所述第二采样级被配置为采样第二采样值，所述第二采样值取决于从被以第二输出功率发射光的光源照射的物体或场景入射到光敏元件上的辐射。其中，所述第一输出功率与所述第二输出功率不同，特别是显著不同。
9.所述像素元件被配置为捕获入射到相应像素元件上的光学信息，并生成表示该光学信息的电信息。特别是对于根据标准cmos技术制造的像素元件和图像传感器，像素元件的工作原理是使用光电二极管(例如针型光电二极管)将光强度转换为光电流。基于硅的光电二极管是这方面的常见选择，因为这些二极管在190nm至1100nm之间的很宽的波长范围内是敏感的，且因此覆盖可见光和红外域中电磁光谱的相关部分。
10.所述光敏元件、连接到所述光敏元件的所述传输门、连接到所述传输门的所述感
测节点(通常也称为浮动扩散)以及连接在所述感测节点和所述采样结构之间的所述第一缓冲放大器是典型cmos像素元件的标准元件，且在本公开中不作进一步阐述。
11.所述采样结构能够存储所述感测节点的多个(例如两个)采样值。为此，所述采样结构包括具有第一存储元件的第一采样级和具有第二存储元件的第二采样级。例如，所述第一存储元件和所述第二存储元件被实现为电容器。此外，所述采样结构被配置为选择性地操作第一采样级和第二采样级。这意味着所述采样结构被配置为激活和暂停连接第一缓冲放大器的路径和连接采样级的存储元件的路径。例如，所述采样结构包括多个采样开关，每个采样开关例如被实现为在相应的栅极接收开关信号的晶体管，用于选择性地操作第一采样级和第二采样级。
12.所述传输门和所述第一采样级以及所述第二采样级被配置为响应于控制信号与光源共同操作，意味着从所述光敏元件读出光电流以及将所述信号存储到各个采样级能够与光源(例如led或激光二极管)同步。例如，所述光源被配置为发射可见域中的宽带光或单色光或红外域中的窄带光，例如在940nm处或附近。
13.这样，第一采样值能够存储在所述第一采样级的存储元件上，所述第一采样值取决于在第一曝光周期期间产生的光电流和光源的第一输出功率。类似地，第二采样值能够存储在所述第二采样级的存储元件上，所述第二采样值取决于在第二曝光周期期间产生的光电流和光源的第二输出功率。其中，所述第一输出功率不同于所述第二输出功率。换言之，在光源产生的照明水平方面，所述第一曝光周期与所述第二曝光周期不同。例如，所述第一输出功率与所述第二输出功率相差一个数量级。替代地，所述第一输出功率或所述第二输出功率为零。此外，在一些情况下，所述第一输出功率能够对应于所述第二输出功率。
14.利用根据所改进的概念所述的这种像素元件，可以实现背景图像相减过程，其中，所述第一采样级和所述第二采样级以相同的曝光时间但不同的照明条件采样并存储通过光敏元件捕获的相应的光信号。例如，第一光信号是基于曝光的，在曝光期间，用于照明待捕获的对象或场景的光源在发光方面被激活；而第二光信号是基于曝光的，在曝光期间，光源在发光方面被禁用。作为背景图像相减处理的结果的差分信号能够在芯片上或芯片外计算。然而，先前在图像采集阶段在像素元件内执行的相减运算可以消除对片外数据缓冲器或存储的需要。
15.特别地，根据改进的概念所提出的像素结构实现了例如全局快门操作像素的像素元件内背景光消除功能。
16.在一些实施例中，所述像素元件或多个像素元件还包括控制器，该控制器响应于控制信号控制所述传输门和所述第一采样级以及所述第二采样级。
17.在这样的实施例中，所述控制器被配置为操作来自所述光敏元件的光信号的读出和存储。因此，控制信号控制所述传输门将电荷从所述光敏元件传输到所述浮动扩散，并采样所述第一采样级和所述第二采样级的切换，以便例如将电荷从所述感测节点经由所述第一缓冲放大器传输到第一采样级和第二采样级中的相应的一个。
18.在一些实施例中，所述控制信号被配置为设置光源的输出功率。
19.为了采集具有背景光消除的图像，在曝光阶段期间，光源(例如激光器或led)与根据改进的概念所述的像素元件或包括多个像素元件的图像传感器同步地控制。
20.在一些实施例中，所述控制信号被配置为操作所述传输门和所述第一采样级，特
别是所述第一采样级的第一开关，以在光源以第一输出功率发射光时采样第一采样值。
21.在一些实施例中，所述控制信号被配置为操作所述传输门和所述第二采样级，特别是所述第二采样级的第二开关，以在光源以第二输出功率发射光时采样第二采样值。
22.为了同步的目的，这些实施例中的控制信号被设置为协调所述像素元件的操作，以便实现基于所述光敏元件的单独曝光而生成的两个光信号的存储，所述光敏元件具有相同的曝光时间但光源的发光不同。
23.在一些实施例中，所述第一输出功率显著大于或小于所述第二输出功率。
24.为了实现背景相减过程，存储在所述第一采样级和所述第二采样级上的光信号基于不同照明水平下的上述曝光。为此，在光源的特定第一输出功率(即发光水平)下执行第一曝光，该光源通过控制信号与所述像素元件同步地控制。类似地，在不同于所述第一输出功率的特定第二输出功率下执行第二曝光。例如，所述第一输出功率或所述第二输出功率为零。其中，能够任意选择所述第一输出功率还是所述第二输出功率更大的顺序。
25.在一些实施例中，所述传输门被配置为当传输门接通时基本上将所有的电荷从所述光敏元件传输到所述感测节点。
26.在这些实施例中，所述感测节点的电荷容量能够选择为大于光敏元件(例如针型光电二极管)的电荷容量，使得当所述传输门接通时，在曝光期间产生的所有光电荷都被传输到所述感测节点。
27.在一些实施例中，感测节点的阱容量大于光敏元件的阱容量。
28.在这些实施例中，所述控制信号能够向所述传输门施加多个脉冲，这允许所述像素元件积累更多电荷，例如特别是在背景光很强并且需要考虑饱和度的情况下。
29.在一些实施例中，所述采样结构的第一采样级和第二采样级串联布置。
30.在替代实施例中，所述采样结构的第一采样级和第二采样级并联布置。
31.所改进的概念适用于特征在于包括可选择性操作的至少两个采样级的像素结构。特别是，能够采用具有典型的串行构造或并联构造的采样级的像素设计，以便实现根据所改进的概念所述的像素元件。
32.在一些实施例中，所述像素元件还包括读出电路，所述读出电路具有连接到所述采样结构的输入，并且被配置为通过从所述第一采样级读出第一采样值来生成第一输出信号，以及通过从所述第二采样级读出第二采样值来生成第二输出信号。
33.与可选择性地操作以对来自所述感测节点的光信号进行采样和存储一样，所述第一采样级和所述第二采样级也可以选择性地操作以通过读出电路被读出。例如，所述读出电路可以被配置为首先读出存储在第一采样级中的信号，且然后读出存储在第二采样级中的信号，反之亦然。
34.在一些其他的实施例中，所述读出电路还被配置为根据所述第一输出信号和所述第二输出信号生成差分信号。
35.所述读出电路还能够被配置为生成差分信号，即执行背景相减操作。为此，所述读出电路能够包括用于读出存储在所述第一采样级和所述第二采样级上的光信号的电路和根据所述两个光信号计算差分信号(例如通过计算差)的电路。
36.在一些实施例中，所述像素元件还包括复位开关，所述复位开关被配置为响应于控制信号与光源共同操作，其中，所述复位开关连接到所述感测节点，用于将感测节点和/
或光敏元件复位到预定电压。
37.在每个曝光周期之前，能够通过控制信号控制复位开关，以将所述光敏元件复位到已知的预定状态，使得每次曝光的初始状态相同。
38.通过一种包括根据上述实施例之一所述的像素元件的阵列、光源和控制电路的电子设备进一步解决了上述目的，所述控制电路具有控制器，所述控制器被配置为生成用于将像素元件的阵列与光源一起操作的控制信号。
39.例如，所述电子设备包括图像传感器，例如cmos图像传感器，所述图像传感器包括根据所改进的概念所述的像素元件的阵列。其中，每个像素元件或图像传感器都包括控制器，用于执行分别在每个像素元件的第一采样级和第二采样级上控制两个不同的光信号的采样和存储的上述操作。例如，所述电子设备是移动设备，诸如智能手机、便携式计算机、可穿戴设备等，其包括用于成像和/或识别目的的图像传感器。此外，例如，根据所改进的概念所述的像素元件能够用于飞行时间(tof)传感器中以用于距离测量。
40.通过一种操作像素元件的方法进一步解决了上述目标。该方法包括通过光敏元件响应于入射辐射产生电荷，并通过传输门将电荷传输到感测节点。该方法还包括选择性地操作采样结构的第一采样级和第二采样级以采样感测节点的采样值。该方法还包括响应于控制信号将所述传输门和所述第一采样级以及所述第二采样级与光源、特别是与光源的输出功率一起操作。
41.所述方法还包括通过所述第一采样级采样第一采样值，所述第一采样值取决于从被以第一输出功率发射光的光源照射的物体或场景入射到光敏元件上的辐射。所述方法还包括通过所述第二采样级采样第二采样值，所述第二采样值取决于从被以第二输出功率发射光的光源照射的物体或场景入射到光敏元件上的辐射。其中，所述第一输出功率与所述第二输出功率不同，特别是显著不同。
42.本方法的其他实施例对于技术人员读者根据上述像素元件的实施例变得显而易见。
43.示例性实施例的附图的以下描述可以进一步说明和解释所改进的概念的各个方面。具有相同结构和相同效果的所述像素元件的部件和部分分别以等效附图标记显示。只要像素单元的部件和部分在不同的图中的功能方面彼此对应，以下各图就不再重复描述。
44.在图中：
45.图1至图4示出了根据所改进的概念所述的像素元件的示例性实施例；以及
46.图5和图6示出了用于说明根据所改进的概念所述的像素元件的工作原理的时序图。
47.图1示出了根据改进的概念所述的像素元件1的示例性实施例的示意图。所述像素元件包括光敏元件10，用于产生电信号，所述电信号取决于入射到光敏元件10上的电磁辐射，并基于光电效应在光敏元件10内产生电荷。例如，光敏元件10是光电二极管，特别是钉扎光电二极管(pinned photodiode)。
48.像素元件1还包括传输门11和感测节点12，其中，所述传输门11连接在光敏元件10和感测节点12之间。传输门11被配置为在接收到接通传输门11的特定控制信号时提供光敏元件10和感测节点12之间的电连接。感测节点12(通常也称为浮动扩散)是与所述像素元件的其它节点电隔离的节点。通常，浮动扩散由被p-n结隔离的准中性区实现。因此，它的电位
完全由存储在其中的电荷量及其电容决定。其电容能够通过浮动扩散电容15来确定。
49.像素元件1还包括复位开关14，用于将感测节点12和/或光敏元件10复位到预定电压或电位。例如，光敏元件10在曝光之前被复位到特定电压。类似地，在通过传输门11将电荷从光敏元件10传输之前，以及在将电荷从感测节点12传输到采样结构20之后，感测节点12被复位到特定电压。
50.此外，像素元件1包括连接到感测节点12的第一缓冲放大器13，通常也称为源极跟随器。第一缓冲放大器13被配置为在将通常较小的信号提供给采样结构20之前放大感测节点12的所述信号。
51.采样结构20包括以串联构造连接的第一采样级21和第二采样级22。本实施例中的采样级21、22均包括用于将电信号存储为电容的存储电容器。采样结构20还包括第一采样开关s1和第二采样开关s2，用于选择性地操作第一采样级和第二采样级21、22。在本实施例中，当信号要从感测节点12传输到第一采样级21时，第一采样开关s1处于闭合状态，而第二采样开关s2处于断开状态。类似地，当信号要从感测节点12传递到第二采样级22时，第一采样开关s1和第二采样开关s2都处于闭合状态。由于在某些情况下，采样级21、22都具有与第一缓冲放大器13的电连接，从而具有与感测节点12的电连接，并且必须考虑不同于第二采样级22的电容的有效总电容，特别是在读出和进一步处理来自第一采样级和第二采样级的信号时。
52.所述采样结构还包括第二缓冲放大器23，用于经由读出开关16和像素元件1的列线30将从第一采样级和第二采样级21、22读出的信号提供给评估电路之前进一步放大所述信号。
53.根据所改进的概念，像素元件1被控制与光源同步，用于采集图像并实现背景光消除。像素元件1能够被操作如下：
54.1、在背景光条件下执行光敏元件10的第一次曝光。在该曝光周期开始时，禁用光源发射，光电载流子集成在像素元件的光电二极管中。
55.2、在该曝光周期结束时，通过脉冲复位开关14将感测节点12复位到预定电平。
56.3、随后，通过对传输门11施加脉冲以接通传输门11，电荷通过传输门11传输到感测节点12。通过对第一采样开关s1和第二采样开关s2施加脉冲，信号被第一缓冲放大器13缓冲并存储在第二采样级22的存储电容器上作为背景信号v
bg
。
57.4、在该电荷转移之后，光电二极管耗尽，即所有电荷从光电二极管经由感测节点12和第一缓冲放大器13传输到存储电容器。能够产生附加的复位相位，以确保所有电荷确实都从光敏元件10中排出。该复位通过对复位晶体管14和传输门11都施加脉冲来实现。
58.5、在照明条件下进行光敏元件10的第二次曝光，即在光源能够发射的情况下进行。同样，光电载流子集成在光电二极管上。
59.6、在再次重置感测节点12并且通过脉冲复位开关14之后，通过对传输门11施加脉冲以接通传输门11，电荷通过传输门11传输到感测节点12。信号再次被第一放大器13缓冲，并且在该步骤中通过对第一采样开关s1施加脉冲，信号存储在第一采样级21的存储电容器中作为信号v
sig
。
60.对于包含根据所改进的概念所述的多个像素元件1的图像传感器的全局快门操作，所有上述操作对于所有的像素元件1同步发生。
61.像素元件1还能够包括用于执行以下操作的读出电路的电路。所述读出电路能够布置在列线30之前或之后，并且出于图示的目的，未在图中示出。此外，像素元件1能够包括用于产生控制信号的控制器，所述控制信号用于操作传输门11、复位开关14以及第一采样开关s1和第二采样开关s2。
62.7、在图像采集序列之后，能够开始帧的读出。为了读出已采集的帧，通过第二缓冲放大器23和复位开关16读出由第二采样级22采样的背景信号v
bg
，并且在列线30处的所得输出信号v
out,1
能够写作：
[0063]vout，1
＝
bg
。
[0064]
8、然后，对第二采样开关s2施加脉冲以使其处于闭合状态，从而能够在第一采样级和第二采样级21、22的存储电容器之间共享电荷。在对第二采样开关s2施加脉冲以使其处于断开状态之后，传输到列线30的所得输出信号v
out,2
能够写作：
[0065]vout，2
＝(v
sig
+v
bg
)
·
(c1/(c1+c2))，
[0066]
其中，c1和c2分别表示第一采样级和第二采样级21、22的存储电容器的电容。
[0067]
9、为了执行背景消除，能够通过模拟电路或数字电路计算两个信号v
out,1
和v
out,2
之间的差v
out
并将其从所述像素元件输出为：
[0068]vout
＝(v
sig-v
bg
)
·
(c1/(c1+c2))。
[0069]
在包含根据所改进的概念所述的多个像素元件1的图像传感器中，通过扫描像素元件1的阵列逐行顺序地执行该读出操作，其中，这能够在不干扰存储在每个像素元件1的光敏元件10上的信号的情况下实现。
[0070]
值得注意的是，所描述的顺序能够交替，特别是在曝光方面。例如，第一次曝光能够在光源已启用光发射的情况下执行，而第二次曝光是所述的背景光曝光。同样，所述两次曝光都可以在光源的光发射启用的情况下执行，例如在不同的输出功率下。
[0071]
图2示出了类似于图1的像素元件1的示例性实施例的示意图。在该图中，第一缓冲放大器13和第二缓冲放大器23以及复位开关16被示出作为晶体管实现，这是像素元件中使用的开关的常见选择。此外，本实施例中的像素元件1还包括预充电晶体管17，其被配置为负载晶体管并用作第一缓冲放大器13的电流源。
[0072]
替代地或附加地，预充电晶体管17可用于在对来自浮动扩散12的电压信号进行采样之前对采样结构20的第一采样级和第二采样级21、22的存储电容器中的一个或两个都进行放电。
[0073]
图3和图4示出了根据所改进的概念所述的像素元件1的示例性实施例，其中，采样结构20包括第一采样级和第二采样级21、22，与图1和图2的串联构造相比，所述第一采样级21和第二采样级22以并联构造布置。结果，所述采样结构包括附加的第一读出开关r1和第二读出开关r2，用于将来自第一采样级和第二采样级21、22的存储电容器的相应电荷经由第二缓冲放大器23和读出开关16传输到列输出30。
[0074]
对于并联构造，所述两个采样级21、22能够选择性地和独立地操作，而不具有上述串联构造的电荷传输。因此，这种构造以附加组件(即晶体管)为代价简化了背景消除过程。然而，操作具有并联布置的第一采样级和第二采样级21、22的像素元件1的工作原理仍然类似于关于串行配置的上述操作。
[0075]
值得注意的是，上述操作原理也能够应用于以附加组件为特征的替代像素元件架
构，例如附加的光敏元件10或晶体管，然而，包括可选择性操作的至少两个采样级。特别地，上述操作原理能够应用于基于或衍生自3t(三个晶体管)和4t(四个晶体管)像素元件架构的各种架构。
[0076]
图5和图6示出了时序图，用于说明根据所改进的概念所述的像素元件的工作原理，该像素元件执行两次曝光，以通过将曝光与照明光源同步来实现背景消除过程。
[0077]
图5的时序图示出了施加到如图1和图2所示的像素元件的不同元件以及光源(例如相机闪光灯或激光二极管)的控制信号。其中，x轴构成时间，而在y轴上，施加到各个元件的控制信号以堆叠方式显示。每个控制信号能够理解为具有两个离散电平的信号：开和关、上或下、1或0。此外，虚线描绘了像素元件操作的三个阶段。
[0078]
在本示例中，在第一个“激光器关闭”阶段，执行第一次曝光，在此期间，光源的发射被禁用，即关闭。在第二个“激光器开启”阶段，执行第二次曝光，在此期间，光源的发射被启用，即接通并以特定的输出功率输出光。最后，在第三个“读出”阶段，从储存在第一采样级和第二采样级内的两次曝光中读出信号。
[0079]
详细地说，在第一次曝光之前，通过控制信号的rst脉冲和tx脉冲，传输门11和复位开关14的初始脉冲启动光敏元件10和感测节点12的预定启动状态。传输门11和复位开关14的闭合标志着第一曝光阶段的开始。在这整个阶段期间，光源(此处为激光器，例如出于面部识别目的在红外域中在大约940nm处发射的激光器)的发射被禁用。通过rst脉冲对复位开关14再次施加脉冲确保感测节点12确实处于其初始状态。传输门11在“激光器关闭”阶段的tx脉冲标志着该周期的结束，在该周期内电荷集成在光敏元件10内，并且电荷从光敏元件10传输到感测节点12。
[0080]
随后，采样开关s1和采样开关s2都被施加脉冲，以通过第一缓冲放大器13将电荷从感测节点12传输到第二采样级22的存储电容器。在“激光器关闭”阶段结束时，第二采样开关s2断开，并且光敏元件10和感测节点12再次复位到初始状态。
[0081]
传输门11和复位开关14的闭合现在标志着第二曝光阶段的开始。在这整个阶段期间，光源的发射被启用。通过rst脉冲对复位开关14再次施加脉冲再次确保感测节点12确实处于其初始状态。传输门11在“激光器开启”阶段的tx脉冲标志着第二周期的结束，在该第二周期内电荷集成在光敏设备10内，并且电荷从光敏元件10传输到感测节点12。
[0082]
当采样开关s1仍然闭合时，电荷通过第一缓冲放大器13从感测节点12直接传输到第一采样级21的存储电容器。在“激光器开启”阶段结束时，第一采样开关s1被断开。由此，两个曝光阶段都得以完成，并且各个信号分别存储在第一采样级和第二采样级21、22的存储电容器上。
[0083]
所述两个曝光阶段的步骤被限定为全局信号，因为所述步骤例如在图像传感器的多个像素元件1上同时执行。因此，两个曝光周期都构成像素元件阵列的全局快门曝光。
[0084]
在图中标记为“rot”的读出阶段期间，存储在像素元件阵列的像素元件1的采样级21、22内的所有光信号被逐行读出，这通常被称为滚动快门读出过程。在该阶段期间，通过控制信号的rs脉冲对读出开关16施加脉冲，以经由第二缓冲放大器23和列线30读出存储在第二采样级22的存储电容器上的光信号。随后，对第二采样开关s2施加脉冲，用来传输存储在第一采样级21的存储电容器上的光信号。然后像素元件1的相应行的读出开关16的闭合以相应的方式启动像素元件1的下一行的读出。在图5中，对于具有n行的像素元件阵列，通
过括号中的数字来表示从0开始到n的行号。
[0085]
如前所述，例如，布置在列线30之前或之后的读出电路可以通过执行如上所述的背景光消除过程来进一步处理从每个像素元件读出的所述两个信号。
[0086]
图6的时序图示出了施加到如图3和图4所示的像素元件的不同元件以及施加到光源的控制信号，所述像素元件具有以并联构造布置的第一采样级和第二采样级21、22。
[0087]
原则上，与所描述的读出机制相结合的所提出的在不同照明条件下曝光的两个光信号的存储，通常可以应用于具有两个存储节点的常规像素元件架构，除了与光源同步外，在设备级别没有任何变化。
[0088]
本专利申请要求欧洲专利申请20182563.5的优先权，其公开内容通过引用并入本文。
[0089]
值得注意的是，用于所述两个曝光阶段的程序保持不变。然而，由于可以通过专用的第一读出开关r1和第二读出开关r2独立地从采样级21、22读出光信号，rt阶段与图5所示略有不同。此处，读出开关16断开，并且第一读出开关r1和第二读出开关r2依次断开，以进行上述单独的读出。
[0090]
应当理解，本发明不限于所公开的实施例以及上文已经特别示出和描述的实施例。相反，可以有利地组合独立从属权利要求或说明书中所述的特征。此外，本发明的范围包括那些对于本领域技术人员来说是显而易见的并且落入所附权利要求的精神范围内的变化和修改。术语“包括”，就其在权利要求书或说明书中使用而言，不排除对应的特征或过程的其他元素或步骤。如果术语“一”或“一个”与特征一起使用，则不排除多个此类特征。此外，权利要求中的任何参考符号不应被解释为限制范围。
[0091]
附图标记
[0092]1ꢀꢀꢀꢀꢀꢀꢀꢀ
像素元件
[0093]
10
ꢀꢀꢀꢀꢀꢀꢀ
光敏元件
[0094]
11
ꢀꢀꢀꢀꢀꢀꢀ
传输门
[0095]
12
ꢀꢀꢀꢀꢀꢀꢀ
感测节点
[0096]
13
ꢀꢀꢀꢀꢀꢀꢀ
第一缓冲放大器
[0097]
14
ꢀꢀꢀꢀꢀꢀꢀ
复位开关
[0098]
15
ꢀꢀꢀꢀꢀꢀꢀ
浮动扩散电容
[0099]
16
ꢀꢀꢀꢀꢀꢀꢀ
读出开关
[0100]
17
ꢀꢀꢀꢀꢀꢀꢀ
预充电晶体管
[0101]
20
ꢀꢀꢀꢀꢀꢀꢀ
采样结构
[0102]
21
ꢀꢀꢀꢀꢀꢀꢀ
第一采样级
[0103]
22
ꢀꢀꢀꢀꢀꢀꢀ
第二采样级
[0104]
23
ꢀꢀꢀꢀꢀꢀꢀ
第二缓冲放大器
[0105]
30
ꢀꢀꢀꢀꢀꢀꢀ
列线
[0106]
r1,r2
ꢀꢀꢀꢀ
第一读出开关和第二读出开关
[0107]
s1,s2
ꢀꢀꢀꢀ
第一采样开关和第二采样开关
[0108]
rst
ꢀꢀꢀꢀꢀ
复位脉冲
[0109]
tx
ꢀꢀꢀꢀꢀꢀ
传输脉冲