一种两级滤波的方法与流程

1.本发明涉及无线电通信的技术领域，尤其是涉及一种两级滤波的方法。


背景技术：

2.软件无线电的核心思想是对天线感应的射频模拟信号尽可能的直接数字化，将其变换为适合dsp器件或者计算机容易处理的数据流，然后通过软件来完成各种功能。在现阶段，由于受到各种关键器件，特别是adc（模数变换器）采样速率，工作带宽和通用dsp处理速度的限制。在目前大多数软件无线电接收机中，一般先经过模拟下变频至适当的中频，然后在中频用adc数字化后输出高速数字中频信号，再经过数字下变频器的变频，抽取和低通滤波处理之后变为低速的基带信号，最后将基带信号送给通用dsp器件作为后续的解调，解码抗干扰，抗衰落，自适应均衡等处理，这样大大降低了对adc和dsp器件性能的要求。
3.在实际应用中通常选用fpga来实现将adc数字化后输出的高速中频信号进行数字下变频。在以往的数字ddc中，通常利用dds核来实现数字ddc，在实现设计的过程中，通过需要对信号进行在很多路不同频点位置下的变频处理。通常情况下，天线接收的信号经过模拟下变频器处理后，变换到中频，再利用adc直接进行采集即可，因此处理一定带宽信号的时候，只需要满足带通采样定理即可。最后将不同位置的信号各自独立搬频到0频位置，再经过低通滤波器处理，抽取降速之后，将数据送至dsp处理器件。但是这种频谱搬移的方式严重消耗fpga内部的dsp资源，对fpga内部资源消耗是一个很大的挑战。与此同时带来功耗的上升，设备温度的过高等情况。
4.如图1-图4所示，原有的技术方案中需要将每个信道独立的频移至0中频，即将所有信道中心逐一移频到0频位置，然后再进行低通滤波和抽取处理。在实际设计中一定带宽的信号通常包含几十路甚至上百路信道信息，fpga编程中通常需要对上下变频、滤波、抽取代码进行几十次甚至上百次重复调用，会导致布局布线紧张，从另一个层面上面分析，程序涉及到fir滤波器，该滤波器在fpga实现中可以调用fir核来实现，这种ip核会消耗fpga内部的dsp资源，而dsp资源在fpga内部是非常稀缺的。


技术实现要素：

5.为解决上述问题，本发明提供了一种两级滤波的方法，其给出了一种特殊的搬频方式，大大减少了fpga内部的dsp资源消耗。
6.本发明的上述发明目的是通过以下技术方案得以实现的：一种两级滤波的方法，包括无线电接收机、模拟下变频器、adc和低通滤波器，包括如下步骤：s1.经过所述模拟下变频器，对进入到所述无线电接收机内的无线信号进行下变频处理，使其成为中频信号；s2.采用所述adc采集中频信号，采集之后的频谱图，在一定带宽信号条件下，可以划分为多路信道，不同的所述信道中包含不同的信息，之后将多路所述信道分为多个不同
的整体，每个所述整体包括若干个信道；s3.从所述信道的起始频点开始，将最靠近起始频点的所述整体的中心频点逐个搬移到0频位置，然后通过所述低通滤波器滤波，将每个所述整体的具体信道再逐一搬频到0频；s4.最后经过低通滤波器处理和抽取降速之后，将数据送至dsp处理器件，就获取到每个所述信道的数据。
7.优选地，在进行下变频处理时，直接使用fpga中dds ip核来产生离散的正余弦信号，用于和离散化的数字信号相乘，进而实现下变频。
8.综上所述，本发明的有益技术效果为：通过采用新的搬频方式，大大减少了fpga内部的dsp资源消耗，另一方面可以使用成本更低的fpga芯片，节省功耗。同时，改变原有的下变频方式，直接使用fpga中dds ip核来产生离散的正余弦信号，用于和离散化的数字信号相乘，实现起来较为简单，程序架构设计更加简洁。
附图说明
9.图1是现有技术中频谱搬移前的频谱图；图2是图1中将信道1中心位置搬频至0频时的频谱图；图3是图1中将信道2中心位置搬频至0频时的频谱图；图4是图1中将最后一个信道中心位置搬频至0频时的频谱图；图5是本发明的第一个整体信道中心位置搬频至0频时的频谱图；图6是本发明的第二个整体信道中心位置搬频至0频时的频谱图；图7是采用传统搬频方式时fir核资源消耗预估报告；图8是采用本发明的搬频方式时fir核资源消耗预估报告。
具体实施方式
10.以下结合附图对本发明作进一步详细说明。
11.参考图5和图6，为本发明公开的一种两级滤波的方法，包括无线电接收机、模拟下变频器、adc和低通滤波器。在对进入到无线电接收机内的无线信号进行处理时，先经过模拟下变频器进行模拟下变频处理，使其成为中频信号。接着采用adc对中频信号进行采集，采集之后的频谱图，在一定带宽信号条件下，可以划分为多路信道，不同的信道中包含不同的信息，之后将多路信道分为多个不同的整体，每个整体包括若干个信道。然后从信道的起始频点开始，将最靠近起始频点的整体的中心频点逐个搬移到0频位置，然后通过低通滤波器滤波，将每个整体的具体信道再逐一搬频到0频。最后经过低通滤波器处理和抽取降速之后，将数据送至dsp处理器件，就获取到每个信道的数据。采用这种搬频方式，大大减少了fpga内部的dsp资源消耗。
12.另外，nco是决定ddc性能的主要因素之一，nco的目标是产生频率可变的正余弦样本信号。nco采用直接数字合成（dds）的方法实现，目前常见的技术有查表法和cordic计算法，在软件无线电超高速的信号采样频率的情况下，nco产生的正弦样本最有效和最简单的方法就是查表法，即事先根据各个nco正弦波相位计算好相应的正弦值，并按相位角度作为
地址存储该相位的正弦值数据。采用现有的查表法和cordic计算法在fpga中实现起来较为复杂，程序设计上面容易出错。为解决上述问题，在下变频方式上也有所改变。其直接使用fpga中dds ip核来产生离散的正余弦信号，用于和离散化的数字信号相乘，进而实现下变频。
13.采用传统的搬频方式，在使用fpga中的fir核的时候，通过ui界面可以清楚看到资源消耗情况。同时fir核所消耗的dsp资源与工作时钟频率和采样时钟频率的比值有关系，若工作时钟越高，采样时钟频率越小，则所消耗的dsp资源越少。如图7所示，当设置工作时钟为230.4mhz，信号采样频率为38.4mhz时，fir资源评估报告显示当前设计需要消耗dsp slice数量为23个。而采用新的频谱搬移方式时，如图8所示，经过第一次频谱搬移之后，再进行第二次搬频时候，fir核在设置的时候，工作时钟频率保持不变，依然为230.4mhz,但是信号采样时钟由于经过第一次频谱搬移之后，采样时钟由原来的38.4mhz降到4.8mhz,此时按照这个参数设置fir核可以发现所消耗的dsp资源大量减少。由原来的23个降到了4个，通常在软件无线电信号处理过程中，信号存在实部和虚部，即i路和q路。因为i路和q路均需要进行fir滤波，因此每一个信道的滤波所消耗的dsp资源将从原来的46个降至8个。在对几十路甚至上百路信道信号进行处理的时候，这种逻辑资源普遍采用重复调用的方式，因此程序总体设计可以将资源大幅度降低，这种方式在另一方面可以使用成本更低的fpga芯片，节省功耗，程序架构设计更加简洁。
14.显然，上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而这些属于本发明的精神所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。