像素单元的读出单元以及像素阵列的读出电路的制作方法

1.本发明涉及集成电路设计技术领域，尤其涉及一种像素单元的读出单元以及像素阵列的读出电路。


背景技术：

2.cmos图像传感器(the cmos image sensor，cis)已广泛应用于视频、监控、工业制造、汽车、家电等成像领域。随着各类应用要求的不断提高，cis分辨率、帧率也不断提高，cis功耗也随之不断升高，温度的升高会带来很多问题，包括cis像素暗电流噪声的升高、封装散热问题等，都会直接影响到最终的成像质量。在保证性能的情况下，尽可能降低cis功耗已成为一个技术难点。当前主流的cis读出电路是以列并行模数转换器(analog-to-digital converter，adc)为主的架构，要降低cis整体功耗，最重要的是降低列adc的功耗。
3.因此，本发明提出了一种像素单元的读出单元以及像素阵列的读出电路，以降低功耗。


技术实现要素：

4.本发明提供了一种像素单元的读出单元以及像素阵列的读出电路，以解决现有的图像传感器的读出电路功耗较大的问题。
5.第一方面，本发明提供一种像素单元的读出单元，包括：导通控制单元、采样模块、读取模块、第一电流源单元和第二电流源单元；所述导通控制单元的第一端、所述采样模块的第一端均与像素单元的输出端连接，所述采样模块用于对所述像素单元的输出进行采样；所述导通控制单元的第二端连接所述第一电流源单元的第一端，所述第一电流源单元的第二端接地，所述第一电流源单元的第三端用于接收第一偏置电压，所述第一偏置电压用于提供第一偏置电流；所述采样模块的第二端连接读取模块，所述读取模块用于对采样后的信号进行模数转换处理；所述导通控制单元的第三端用于接收第一控制信号，所述第一控制信号用于控制所述导通控制单元在所述采样模块进行采样的过程中导通、以及在所述采样完成时断开；所述采样模块的第三端用于接收第二控制信号，所述第二控制信号用于控制所述采样模块在所述采样模块进行采样的过程中导通、以及在所述采样完成时断开；所述第二电流源单元用于给所述读取模块提供稳定的电流，以保证读取模块在所述导通控制单元断开时的输出稳定。
6.其有益效果在于：本发明所提供的导通控制单元仅需在所述采样模块进行采样的过程中导通、以及在所述采样完成时断开，可以实现所述采样模块进行采样的过程中所述第一电流源单元给所述像素单元提供第一偏置电流，并在所述导通控制单元断开时，停止供应所述第一偏置电流，相比现有技术，可以节省功耗。又因为停止供应所述第一偏置电流时，像素单元的输出会不稳定，所以采样模块也需断开，以避免信号采集混乱。
7.可选地，所述读取模块包括比较器、计数器和逻辑控制单元；所述比较器的第一输入端连接所述采样模块的第二端，用于获取所述采样模块的采样结果；所述比较器的第二
输入端用于获取斜坡信号；所述比较器用于将所述斜坡信号和所述采样结果进行比较；所述逻辑控制单元的输出端、所述第二电流源单元的第一端均与所述比较器的第三输入端连接，所述第二电流源单元的第二端接地，所述第二电流源单元的第三端用于接收第二偏置电压，所述第二偏置电压用于提供第二偏置电流；所述计数器的输入端、所述逻辑控制单元的第一输入端均与所述比较器的输出端连接，所述逻辑控制单元的第二输入端用于获取斜坡发生器的使能信号，所述逻辑控制单元的第一输入端用于获取所述比较器的比较结果，所述逻辑控制单元用于通过获取所述比较结果与所述使能信号实现对所述比较器与所述第二电流源单元的导通或断开。
8.其有益效果在于：本发明通过所述逻辑控制单元用于通过获取所述比较结果与所述使能信号实现对所述比较器与所述第二电流源单元的导通或断开，能够进一步节省功耗。
9.可选地，所述导通控制单元包括第一开关电路，所述第一开关电路的第一端连接所述像素单元的输出端，所述第一开关电路的第二端连接所述第一电流源单元的第一端，所述第一开关电路的第三端用于接收所述第一控制信号。
10.可选地，所述第一电流源单元包括第一n型晶体管，所述第一n型晶体管的漏极连接所述第一开关电路的第二端，所述第一n型晶体管的栅极用于接收所述第一偏置电压，所述第一n型晶体管的源极接地。其有益效果在于：设计简单，能够给像素单元的输出提供稳定的电流。
11.可选地，所述采样模块包括第二开关电路和采样电容；所述第二开关电路的第一端连接所述导通控制单元的第一端，所述第二开关电路的第二端连接所述采样电容的第一端，所述第二开关电路的第三端用于接收所述第二控制信号，所述采样电容的第二端接地。
12.可选地，所述逻辑控制单元包括第三开关电路和异或门；所述第三开关电路的第一端连接所述比较器的第三输入端，所述第三开关电路的第二端连接所述第二电流源单元的第一端；所述异或门的第一输入端连接所述比较器的输出端，用于获取所述比较结果，所述异或门的第二输入端用于获取所述使能信号；所述异或门的输出端连接所述第三开关电路的第三端，用于给所述第三开关电路提供状态控制信号，所述状态控制信号控制所述第三开关电路导通或断开。其有益效果在于：本发明通能够在所述比较器的工作过程中提供所述第二偏置电流，并在所述比较器的非工作阶段停止提供第二偏置电流，能够实现节省功耗的目的。
13.可选地，所述读取模块还包括缓冲器；所述缓冲器的输入端连接所述比较器的输出端，所述缓冲器的输出端连接所述异或门的第一输入端，所述缓冲器用于对所述比较结果进行缓冲。
14.可选地，所述缓冲器包括偶数个串联的反相器。
15.可选地，所述第二电流源单元包括第二n型晶体管，所述第二n型晶体管的漏极连接所述逻辑控制单元的输出端、所述比较器的第三输入端，所述第二n型晶体管的栅极用于接收第二偏置电压，所述第二偏置电压用于提供所述第二偏置电流，所述第二n型晶体管的源极接地。其有益效果在于：设计简单，能够给计数器提供稳定的电流。
16.第二方面，本发明提供一种像素阵列的读出电路，包括至少一个如第一方面中任一项所述的像素单元的读出单元，每一个所述读出单元分别连接像素阵列中的一列像素单
元。
附图说明
17.图1为一种四管像素单元电路结构示意图；
18.图2为一种四管像素单元的工作时序示意图；
19.图3为一种图像传感器读出电路的结构示意图；
20.图4为一种图像传感器读出电路的工作时序示意图；
21.图5为本发明所提供的一种像素单元的读出单元实施例示意图；
22.图6为本发明所提供的一种像素单元的读出单元的工作时序实施例示意图。
具体实施方式
23.下面结合本技术实施例中的附图，对本技术实施例中的技术方案进行描述。其中，在本技术实施例的描述中，以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本技术的限制。如在本技术的说明书和所附权利要求书中所使用的那样，单数表达形式“一种”、“该”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。还应当理解，在本技术以下各实施例中，“至少一个”、“一个或多个”是指一个或两个以上(包含两个)。术语“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系；例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b的情况，其中a、b可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。
24.在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本技术的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。术语“连接”包括直接连接和间接连接，除非另外说明。“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
25.在本技术实施例中，“示例性地”或者“例如”等词用于表示作例子、例证或说明。本技术实施例中被描述为“示例性地”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性地”或者“例如”等词旨在以具体方式呈现相关概念。
26.图1示出了一种cis标准四管像素单元电路结构，该结构普遍应用于cis，它由光电二极管pd、传输晶体管mtg、复位晶体管mrst、放大晶体管msf、选通晶体管msel组成。光电二极管pd会感光，并生成与光照强度成正比的光电子。传输晶体管mtg作用是转移光电二极管pd内的光电子。当传输信号tx为高电位时，所述传输晶体管mtg导通，会将光电二极管pd内的光电子转移到浮置扩散区fd上。复位晶体管mrst作用是在复位信号rx为高电位时，对浮置扩散区fd的电位进行复位。当sel信号为高电位时，所述选通晶体管msel导通，所述放大晶体管msf、所述选通晶体管msel与到地的电流源形成通路，此时放大晶体管msf跟随浮置
扩散区fd电位的变化作为像素单元的像素信号pix_out以进行输出。
27.图2为图1所示的四管像素单元的工作时序，分为复位(rst)、曝光(exp)、信号读取(read)。在rst阶段，传输信号tx、复位信号rx为高电位，所述传输晶体管mtg和所述复位晶体管mrst均导通，浮置扩散区fd复位且其电位被拉高到电源电压vdd。之后，复位信号rx、传输信号tx变为低电位，进入exp阶段，浮置扩散区pd感光并积累电子。然后，进入read阶段，sel信号为高电位，复位信号rx先为高电位，对浮置扩散区fd的电位进行复位之后，复位信号rx再拉为低电位，传输信号tx保持为低电位，此时所述放大晶体管msf受控于浮置扩散区fd电位并输出复位信号vrst。之后，传输信号tx拉为高电位，并将光电二极管pd上的电子转移到浮置扩散区fd，此时所述放大晶体管msf受控于浮置扩散区fd的电位并输出积分信号vsig。vrst-vsig的差值即是光电二极管pd上光电子对应的模拟电压量。复位信号vrst、积分信号vsig的电位由模数转换器(adc)电路转换为数字量并进行减法操作，得到光电二极管pd上光电子实际对应的数字量。若adc为12位，adc参考电压范围为vref，则最终输出为dout＝(vrst-vsig)
×212
/vref。
28.图3为cis读出电路的结构示意图，包括像素阵列、模数转换器(analog-digitalconverter，adc)、斜坡发生器、时序控制模块、译码驱动模块、输出信号处理模块。该像素阵列由若干个如图1所示的像素单元p组成。像素阵列按逐行的方式读出，具体顺序为row(0)、row(1)、
……
row(k-1)、row(k)。所述k为正整数。该adc模块由比较器、计数器组成，比较器将输出的像素信号与斜坡信号ramp进行比较，比较结果决定了计数器计数值的大小。adc模块还会对上述vrst、vsig电位分别进行判断，并将vrst-vsig差值转换为数字量输出。
29.图4为图3所示cis读出电路对应的工作时序，也即是图2所述时序的read阶段。在图4所示的时序中，进入read阶段，sel信号拉为高电位，复位信号rx为高电位，并对像素单元进行复位。rst_cm为比较器复位控制信号，rst_cm也拉为高电位，以使所有的adc模块中的比较器进入复位状态。接着复位信号rx、rst_cm由高电位变为低电位，adc模块进入正常的工作状态。adc模块的工作过程由比较和计数两个过程组成，首先在斜坡信号ramp的电位开始下降时，计数器cnt开始计数，直到比较器信号发生由低电位到高电位的翻转时，计数器cnt停止计数并存储当前计数值。要完成像素信号的模数转换，adc模块需要进行两次上述操作，即作为adc模块的基准，会产生两次斜坡。第一次斜坡阶段(也即图4中的“vr”阶段)，adc模块将判断并存储复位信号vrst的电位，计数器cnt将在t1时间内计数并存储该t1时间段对应的计数值cn1；第二次斜坡阶段(也即图4的“vs”阶段)，adc模块将判断并存储复位信号vsig的电位，计数器cnt将在t2时间内计数并存储该t2时间段对应的计数值cn2。最终计数器cnt将输出计数差值δcn＝cn2-cn1，对应vsig-vrst的差值量。
30.传统cis正常操作过程中，读出电路始终处于工作模式，静态功耗主要来源于像素单元的尾电流和比较器的尾电流。设像素单元的尾电流为i1，比较器的尾电流为i2，第一n型晶体管在第一偏置电压驱动下提供尾电流i1，比较器的尾电流管在第二偏置电压驱动下提供尾电流i2，则在工作状态下，读出电路额外消耗的电流为it＝i1+i2。比较器输出经缓冲器输出与数字逻辑同电平的信号。尾电流i1可指代本技术中的第一偏置电流，尾电流i2可指代本技术中的第二偏置电流
31.为解决功耗较大的技术问题，本技术提供了一种像素单元的读出单元，为例更加
详细的说明本技术的发明点，再此进行举例说明。如图5所示，所述像素单元的读出单元，包括：第一开关电路s1、第一n型晶体管、第二开关电路s2、比较器、第三开关电路s3、采样电容cs、第二n型晶体管、异或门x0、缓冲器和计数器。所述第一开关电路s1的第一端连接所述像素单元的输出端，所述第一开关电路s1的第二端连接所述第一n型晶体管n1的漏极，所述第一开关电路s1的第三端用于接收所述第一控制信号ctrl_1。所述第一n型晶体管n1的栅极用于接收所述第一偏置电压vb1，所述第一偏置电压vb1用于提供第一偏置电流i1，所述第一n型晶体管n1的源极接地。所述第二开关电路s2的第一端连接所述第一开关电路s1的第一端，所述第二开关电路s2的第二端连接所述采样电容cs的第一端，所述第二开关电路s2的第三端用于接收所述第二控制信号ctrl_2，所述采样电容cs的第二端接地。所述第二开关电路s2的第二端还连接所述计数器的第一输入端，所述计数器的第二输入端用于接收斜坡信号ramp。所述第三开关电路s3的第一端连接所述比较器的第三输入端，所述第三开关电路s3的第二端连接所述第二n型晶体管n2的漏极。所述缓冲器的输入端连接所述比较器的输出端，所述缓冲器用于对比较器输出的比较结果进行缓冲。所述异或门x0的第一输入端连接所述缓冲器的输出端，用于获取所述比较结果，所述异或门x0的第二输入端用于获取所述使能信号en_ramp；所述异或门x0的输出端连接所述第三开关电路s3的第三端，用于给所述第三开关电路s3提供状态控制信号ctrl_3，所述状态控制信号ctrl_3控制所述第三开关电路s3导通或断开。所述第二n型晶体管n2的栅极用于接收第二偏置电压vb2，所述第二偏置电压vb2用于提供所述第二偏置电流i2，所述第二n型晶体管n2的源极接地。在一些实施例中，所述第一开关电路包括开关mos管，所述第二开关电路包括开关mos管，所述第三开关电路包括开关mos管。在一些实施例中，所述缓冲器包括第一反相器和第二反相器，所述第一反相器的输入端连接所述比较器的输出端，所述第一反相器的输出端连接所述第二反相器的输入端，所述第二反相器的输出端连接所述异或门的第一输入端、所述计数器的输入端。计数器输出信号dout。第一控制信号ctrl_1、第二控制信号ctrl_2、状态控制信号ctrl_3分别为第一开关电路s1、第二开关电路s2、第三开关电路s3的控制信号，当这些控制信号为高电平时，对应的开关电路导通，当这些控制信号为低电平时，对应的开关电路断开。第一开关电路s1仅在读出操作“vr”、“vs”阶段开始前一小段时间导通。异或门为较为优选的实施例，本技术的逻辑控制单元还可以是其他门的组合、获取能够实现本发明目的的电路。
32.如图6所示，第一控制信号ctrl_1和第二控制信号ctrl_2的工作时序一致，均是先为低电平、再分别起两个高脉冲。参照图5和图6，在第一个高脉冲“t3”期间，第一n型晶体管n1导通，像素单元的输出信号pix_out的复位信号vrst被第二开关电路s2采样到采样电容cs上，之后第一控制信号ctrl_1和第二控制信号ctrl_2为低电平，第一n型晶体管n1断开，像素输出浮空，采样电容cs上依然存储并保持复位信号vrst的电位；第二个高脉冲“t4”期间，传输信号tx为高电平，第一n型晶体管n1导通，像素单元的输出信号pix_out的积分信号vsig被第二开关电路s2采样到采样电容cs上，之后第一控制信号ctrl_1和第二控制信号ctrl_2为低电平，第一n型晶体管n1断开，像素输出浮空，采样电容cs上依然存储并保持积分信号vsig的电位。上述采样电容cs前后采样的复位信号vrst的电位、积分信号vsig的电位将分别在“vr”、“vs”阶段进行比较和模数转换，和传统读出电路相比完成相同的工作过程，提出的读出电路像素尾电流i1仅需在短时间内导通即可。比较器尾电流控制方式和上
述有所区别，初始时，由于使能信号en_ramp、比较器的输出信号dcmo均为低电平，所以异或门x0输出的控制信号ctrl_3为低电平，使第三开关电路s3断开，比较器无尾电流消耗。当斜坡信号ramp有效后，使能信号en_ramp为高电平，比较器的输出信号dcmo为低电平，所以异或门x0输出的控制信号ctrl_3为高电平，使第二n型晶体管n2导通，比较器流过了尾电流i2，处于正常工作状态。在“vr”阶段比较器将完成一次比较后，比较器的输出信号dcmo由低电平变为高电平，使得异或门x0输出的控制信号ctrl_3变为低电平，第二n型晶体管n2无尾电流流过，比较器处于非工作状态，所以比较器仅在t1时间内导通消耗静态电流i2。之后，同理斜坡发生器的使能信号en_ramp再一次由低电平变为高电平，在“vs”阶段，比较器仅在t2时间内消耗静态电流i2。
33.综上所述，在本技术提供的像素单元的读出单元的工作过程中，像素尾电流i1和比较器的尾电流i2并不是像传统读出电路那样一直处于持续导通状态。而是在正常完成模数转换的情况下，通过开关时序控制使得平均功耗得以降低。以一般典型的cis设计为例对本技术的技术效果进行解释说明，i1＝i2＝i，t3＝t4＝2μs，t1＝2.5μs，t2＝2.5～15μs，根据像素输出信号大小不同，输出信号越小t2越小，输出信号越大t2越大，假如复位信号vrst与积分信号vsig的差值达到最大值时，t2＝15μs。假如像素信号输出为最大时，平均电流：与积分信号vsig的差值达到最大值时，t2＝15μs。假如像素信号输出为最大时，平均电流：由之前所述，传统读出电路总静态电流it＝i1+i2＝2i，所以和传统读出电路相比，本技术提供的像素单元的读出单元节省了(2-0.716)
×
i，也即节省了约30％的功耗。
34.本技术基于上述实施例所述的像素单元的读出单元，还提供一种像素阵列的读出电路，所述像素阵列的读出电路包括至少一个如上述任一项所述的像素单元的读出单元，每一个所述读出单元分别连接像素阵列中的一列像素单元。
35.以上所述，仅为本技术实施例的具体实施方式，但本技术实施例的保护范围并不局限于此，任何在本技术实施例揭露的技术范围内的变化或替换，都应涵盖在本技术实施例的保护范围之内。因此，本技术实施例的保护范围应以所述的权利要求的保护范围为准。