数据接收电路以及半导体装置的制作方法

本公开实施例涉及半导体，特别涉及一种数据接收电路以及半导体装置。

背景技术：

1、在存储器应用中，随着信号传输速率越来越快以及时钟频率的增大，输入数据信道损耗对信号质量的影响越来越大，容易导致码间干扰(isi，intersymbolinterference)。isi是指由于输入数据信道的带宽的限制而引起的先前传输的输入数据影响当前传输的输入数据的传输的现象。目前通常利用均衡电路对输入数据信道进行补偿，以期降低码间干扰带来的不良影响，均衡电路可以选择ctle(continuous time linearequalizer，连续线性均衡电路)或dfe(decision feedback equalizer，判决反馈均衡电路)。

2、然而，目前采用的均衡电路相对复杂，影响输入数据传输速度。

技术实现思路

1、本公开实施例提供一种数据接收电路以及半导体装置，至少有利于在降低码间干扰问题的同时，减小电路复杂度，提升输入数据传输速度。

2、根据本公开一些实施例中，本公开实施例一方面提供一种数据接收电路，包括：多条数据路径，所述多条数据路径均接收输入数据和采样时钟，且每条所述数据路径接收的所述采样时钟的相位不同，所述多条数据路径包括：按自然数递增编号的第1数据路径至第m数据路径，第i数据路径为所述多条数据路径中的任一条所述数据路径，1≤i≤m，m≥2，且所述第1数据路径至所述第m数据路径中，任意两个编号连续的所述数据路径接收的所述采样时钟之间的相位差相同；其中，所述第i数据路径包括：放大电路，被配置为，放大所述输入数据的电压以及参考电压之间的压差并输出第一信号对；采样电路，被配置为，接收相应的所述采样时钟，对所述第一信号对进行采样并输出第二信号对；第一编码电路，被配置为，接收n条所述数据路径输出的所述第二信号对，对接收到的所有所述第二信号对进行编码处理，并输出第一控制信号，n≤m；第一调节电路，被配置为，接收所述第一控制信号，并响应于所述第一控制信号调整所述第i数据路径中的所述第一信号对。

3、在一些实施例中，第i数据路径的所述第一编码电路接收除第i-1数据路径以外的至少两条所述数据路径输出的所述第二信号对，所述第1数据路径的所述第一编码电路接收除所述第m数据路径以外的至少两条所述数据路径输出的所述第二信号对；其中，1＜i≤m，m≥3。

4、在一些实施例中，第i-1数据路径的所述第一编码电路接收所述第i-1数据路径输出的所述第二信号对以及所述第i数据路径输出的所述第二信号对；所述第m数据路径的所述第一编码电路接收所述第1数据路径输出的所述第二信号对以及所述第m数据路径输出的所述第二信号对。

5、在一些实施例中，所述第m数据路径的所述第一编码电路接收所述第1数据路径输出的所述第二信号对以及第2数据路径输出的所述第二信号对；所述第i-1数据路径的所述第一编码电路接收所述第i数据路径输出的所述第二信号对和第i+1数据路径输出的所述第二信号对，i+1＜m；第m-1数据路径的所述第一编码电路接收所述第1数据路径输出的所述第二信号对以及所述第m数据路径输出的所述第二信号对。

6、在一些实施例中，m为4，所述相位差为90°。

7、在一些实施例中，第i数据路径的所述第一编码电路接收包括所述第i数据路径输出的所述第二信号对，所述第1数据路径的所述第一编码电路接收包括第1数据路径输出的所述第二信号对；其中，1＜i≤m，m≥3。

8、在一些实施例中，n＝m。

9、在一些实施例中，所述第二信号对包括第二数据信号和第二互补数据信号，所述第二数据信号和所述第二互补数据信号互为反相信号；所述控制信号包括第一子控制信号和第二子控制信号；所述第一编码电路包括：第一子编码电路，所述第一子编码电路用于对接收到的所述第二数据信号进行或运算得到所述第一子控制信号；第二子编码电路，所述第二子编码电路用于对接收到的所述第二互补数据信号进行或运算得到所述第二子控制信号。

10、在一些实施例中，所述第一信号对包括第一数据信号和第一参考数据信号，所述放大电路包括第一节点和第二节点，所述第一节点输出所述第一数据信号，所述第二节点输出所述第一参考数据信号；所述第一调节电路包括：第一控制电路，连接于所述第一节点和地端之间，根据所述第二子控制信号导通或关闭；第二控制电路，连接于所述第二节点和所述地端之间，根据所述第一子控制信号导通或关闭。

11、在一些实施例中，所述第一控制电路包括：第一nmos管，所述第一nmos管的栅极接收所述第一子控制信号，所述第一nmos管连接在所述第一节点与所述地端之间；所述第二控制电路包括：第二nmos管，所述第二nmos管的栅极接收所述第二子控制信号，所述第二nmos管连接在所述第二节点与所述地端之间。

12、在一些实施例中，所述第一调节电路还包括：第一补偿电路，连接在所述第一控制电路与所述地端之间以及所述第二控制电路与所述地端之间，且所述第一控制电路以及所述第二控制电路均连接在所述第一补偿电路与所述第一节点之间，所述第一补偿电路被配置为，接收第一抽头信号并以与所述第一抽头信号相对应的第一调节值调整所述第一信号对。

13、在一些实施例中，所述第一补偿电路包括：多个并联的第三nmos管，每一所述第三nmos管的栅极接收所述第一抽头信号中一比特数据，每一所述第三nmos管均连接在所述第一控制电路与所述地端之间以及第二控制电路与地端之间。

14、在一些实施例中，所述第一抽头信号基于第一抽头子信号和第二抽头子信号相加得到。

15、在一些实施例中，所述第i数据路径还包括：第二调节电路，被配置为，接收第i-1数据路径输出的所述第二信号对，并响应于接收到的所述第二信号对调整所述第i数据路径中的第一信号对，其中，若所述第i数据路径为所述第1数据路径则所述第i-1数据路径为所述第m数据路径。

16、在一些实施例中，所述第i数据路径还包括：第三调节电路，被配置为，接收第i-2数据路径输出的所述第二信号对，并响应于接收到的所述第二信号对调整所述第i数据路径中的所述第一信号对，其中，若所述第i数据路径为第2数据路径则所述第i-2数据路径为所述第m数据路径，若所述第i数据路径为所述第1数据路径则所述第i-2数据路径为第m-1数据路径。

17、在一些实施例中，m-n≥2；所述第i数据路径还包括：第二编码电路，被配置为，接收至少两条所述数据路径输出的所述第二信号对，对接收到的所有所述第二信号对进行编码处理，并输出第二控制信号；其中，所述第二编码电路以及所述第一编码电路分别接收不同的所述数据路径输出的所述第二信号对；第四调节电路，被配置为，接收所述第二控制信号，并响应于所述第二控制信号调整所述第i数据路径中的所述第一信号对。

18、在一些实施例中，所述放大电路包括：第四nmos管，所述第四nmos管的栅极接收所述输入数据，漏极通过第一电阻连接工作电源，且所述第四nmos管的漏极输出第一数据信号，源极耦接地端；第五nmos管，所述第五nmos管的栅极接收所述参考电压，漏极通过第二电阻连接所述工作电源，且所述第五nmos管的漏极输出第一参考数据信号，源极耦接地端，所述第一参考数据信号和所述第一数据信号构成所述第一信号对。

19、在一些实施例中，所述放大电路还包括：第六nmos管，所述第六nmos管的栅极接收偏置信号，漏极连接所述第四nmos管导电源极和所述第五nmos管的源极，所述第六nmos管的源极连接所述地端。

20、根据本公开一些实施例中，本公开实施例另一方面提供一种半导体装置，包括：上述任一实施例提供的数据接收电路。

21、在一些实施例中，半导体装置包括存储芯片。

22、本公开实施例提供的技术方案至少具有以下优点：

23、本公开实施例提供的数据接收电路的技术方案中，多条数据路径接收具有不同相位的采样时钟以传输输入数据；其中，任一条数据路径包括放大电路、采样电路、第一编码电路以及第一调节电路，第一编码电路接收n条数据路径输出的第二信号对并进行编码处理，以得到第一控制信号，该第一控制信号可表征n条数据路径输出的第二信号对对当前传输的输入数据的码间干扰的影响，而第一调节电路响应于第一控制信号对放大电路输出的第一信号对进行调整，即进行判决反馈均衡，以减小先前传输的输入数据对当前传输的输入数据的影响，保证输入数据传输的准确性。另外，相较于针对每一第二信号对均设计一调节电路的方案而言，本公开实施例的第一调节电路的复杂度更低，且第一调节电路所需的面积也相应更小，从而有利于减少数据接收电路的负载，提升输入数据传输速率、降低功耗以及传输传输延迟。