基于FPGA的10G-BASE-R信号透传到OTN的方法及设备与流程

基于fpga的10g-base-r信号透传到otn的方法及设备
技术领域
1.本发明涉及计算机网络数据通信领域，具体涉及一种基于fpga的10g-base-r信号透传到otn的方法及设备。


背景技术：

2.针对otn的传输信号，光传送网（otn）接口协议g.709规定了otn多种帧速率，其中opu2的净负荷标称比特率约为9995276.962kbit/s，速率等级与万兆以太网（xge）相似。10g-base-r为基于光纤的局域网万兆以太网，采用64b/66b编码，速率为10.3125gbit/s。比较可知，在pcs层透传的情况下，opu2无法完整传送10g-base-r信号。


技术实现要素：

3.本发明提出的一种基于fpga的10g-base-r信号透传到otn的方法，可至少解决上述技术问题之一。
4.为实现上述目的，本发明采用了以下技术方案：一种基于fpga的10g-base-r信号透传到otn的方法，包括：fpga作为核心将10g-base-r信号pcs层透传到otn层，交换芯片缓存和转发10g-base-r信号，时钟芯片辅助fpga实现发向时钟同源、收向时钟恢复；当10g-base-r信号进入以太侧交换芯片时,步骤1，交换芯片做第一处理，将接收的10g-base-r信号写入缓存buf中，用自己的时钟把包转发给fpga；步骤2，fpga的以太侧serdes模块做第二处理，数据经pma层完成串并转换，不进行pcs层处理，进行全bit透明传输，把包传送给以太侧收向异步fifo；步骤3，fpga的以太收向异步fifo做第三处理，根据后向bmp映射模块的系统时钟和前向以太侧serdes的收向时钟进行异步读写，把包传送给bmp映射模块；步骤4，fpga的bmp映射模块做第四处理，在otn帧的1905-1920列添加64个固定填充字节，将pcs透传的数据包映射到opu2e，把封装好的otu2e发送到otn侧serdes模块；步骤5，fpga的otn侧serdes模块做第五处理，使用的时钟与10g-base-r信号的时钟同源，对otu2e进行串并转换处理，将串行的otn信号从光口送出本设备。
5.当otn信号进入设备光口时，步骤6，fpga的otn侧serdes模块做第六处理，接收光口输入的otn信号，对信号进行串并转换处理，把otu2e发送给bmp解映射模块；步骤7，fpga的bmp解映射模块做第七处理，解封装otu2e，从opu2e中提取出以太包，把包发送给以太侧发向异步fifo；步骤8，fpga的以太侧发向异步fifo做第八处理，缓存从bmp解映射模块接收的数据包，根据以太侧serdes模块的发向时钟读取fifo中的数据包，并把fifo内缓存的数据水线发送给分频模块；
步骤9，fpga的分频模块做第九处理，比较fifo缓存的数据水线与已设置的高位水线和低位水线的大小，根据比较结果调节分频系数，生成分频信号（动态调整），把分频信号发送给时钟芯片；步骤10，时钟芯片做第十处理，根据分频信号倍频出以太侧serdes的156.25m发向时钟，把156.25m时钟发送给以太侧serdes模块；步骤11，fpga的以太侧serdes模块做第十一处理，对于以太侧发向异步fifo读出来的数据，pcs层透传，pma层进行串并转换，把串行数据发送到交换芯片；步骤12，交换芯片做第十二处理，将来自fpga的10g-base-r信号写入缓存buf中，用自己的时钟把10g-base-r信号转发到对应接口送出设备。
6.另一个方面，本发明提供了一种基于fpga的10g-base-r信号透传到otn的终端设备，所述设备包括：交换芯片，用于以太侧10g-base-r信号的收发处理，将10g-base-r信号从以太侧转发给fpga，接收fpga的10g-base-r信号转发给以太侧。交换芯片需要时钟芯片提供同源时钟。
7.时钟芯片，用于实现发向时钟同源、收向时钟恢复方案，向交换芯片与fpga提供同源时钟，接收fpga分频模块的分频信号倍频出以太侧serdes的发向时钟。
8.fpga，用于实现将10g-base-r信号pcs层透传到otn层的功能，接收交换芯片的10g-base-r信号，将处理后的otn信号发送到光口；接收光口输入的otn信号，将处理后的10g-base-r信号发送给交换芯片。该模块内部主要包括以太侧serdes模块、otn侧serdes模块、以太收向异步fifo、以太发向异步fifo、bmp映射模块、bmp解映射模块和分频模块。
9.如前所述，当10g-base-r信号进入以太侧交换芯片时,步骤1中，交换芯片做第一处理，将接收的10g-base-r信号写入缓存buf中，用自己的时钟把包转发给fpga。交换芯片需要时钟芯片提供同源时钟，用于缓存和转发10g-base-r信号。
10.步骤2中，fpga的以太侧serdes模块做第二处理，数据经pma层完成串并转换，不进行pcs层处理，进行全bit透明传输，把包传送给以太收向异步fifo。为了传输完整的10g-base-r信号，数据在pma层从串行数据转为并行数据，在pcs层透传处理，除了传递mac层外，还能提供前导码、sfd(帧起始定界符)、ipg（包间隔）、64/66b线路码等信息。
11.步骤3中，fpga的以太收向异步fifo做第三处理，根据后向bmp映射模块的系统时钟和前向以太侧serdes的收向时钟进行异步读写，把包传送给bmp映射模块。数据包在pcs层透传，不经过mac层，直接由异步fifo跨时钟域送入fpga的bmp映射模块。
12.步骤4中，fpga的bmp映射模块做第四处理，在otn帧的1905-1920列添加64个固定填充字节，将pcs透传的数据包映射到opu2e，把封装好的otu2e发送到otn侧serdes模块。bmp映射模块将数据包映射到opu2e，对opu2e进行必要的帧处理后获得otu2e，把otu2e发送到fpga的otn侧serdes。
13.步骤5中，fpga的otn侧serdes模块做第五处理，使用的时钟与10g-base-r信号的时钟同源，对otu2e进行串并转换处理，将串行的otn信号从光口送出本设备。otn侧serdes在向光口发送数据时，需要与10g-base-r信号保持时钟同源。
14.当otn信号进入设备光口时，
步骤6中，fpga的otn侧serdes模块做第六处理，接收光口输入的otn信号，对信号进行串并转换处理，把otu2e发送给bmp解映射模块。
15.步骤7中，fpga的bmp解映射模块做第七处理，解封装otu2e，从opu2e中提取出以太包，把包发送给以太发向异步fifo。bmp解映射模块对收到的otu2e信号做bmp解映射处理，从opu2e中提取的以太包。
16.步骤8中，fpga的以太侧发向异步fifo做第八处理，缓存从bmp解映射模块接收的数据包，根据以太侧serdes模块的发向时钟读取fifo中的数据包，并把fifo内缓存的数据水线发送给分频模块。以太侧发向异步fifo实现从bmp模块到以太侧serdes的跨时钟域数据传送，记录fifo缓存的数据水线，用于监控fifo读写时钟的快慢关系，以便调节。
17.步骤9中，fpga的分频模块做第九处理，比较fifo缓存的数据水线与已设置的高位水线和低位水线的大小，根据比较结果调节分频系数，生成分频信号（动态调整），把分频信号发送给时钟芯片。根据fifo的深度设置高水线与低水线，将fifo缓存的数据水线与高低水线做比较，若低于低水线，则适当提高分频系数；若高于高水线，则适当降低分频系数；若在两者之间，则采用基准值生成分频信号。分频模块采用fifo水线算法，根据fifo缓存数据包的水线动态调节分频的高低，实现收向时钟恢复方案（时钟并不实时跟随，恢复的是对端时钟一段时间内的平均值，此外fifo缓存需要足够大，防止fifo空满导致恢复时钟不准）。
18.步骤10中，时钟芯片做第十处理，根据分频信号倍频出以太侧serdes的156.25m发向时钟，把156.25m时钟发送给以太侧serdes模块。
19.步骤11中，fpga的以太侧serdes模块做第十一处理，对于以太侧发向异步fifo读出来的数据，pcs层透传，pma层进行串并转换，把串行数据发送到交换芯片。以太侧serdes模块根据时钟芯片提供的156.25m时钟生成tx_clk，使用tx_clk读取以太发向异步fifo中的数据包，pcs层透传处理，pma层将并行数据转为串行数据。
20.步骤12中，交换芯片做第十二处理，将来自fpga的10g-base-r信号写入缓存buf中，用自己的时钟把10g-base-r信号转发到对应接口送出设备。
21.由上述技术方案可知，本发明的基于fpga的10g-base-r信号透传到otn的方法，提供一种基于fpga的10g-base-r信号透传到otn的设计方案及终端设备，为了在otn上直接传送完整的10g-base-r信号（携带pcs层信息），本发明依据g.709协议，通过提高帧频的方式将10g-base-r的信号映射到opu2e，实现10ge业务的全比特透明传输，除了传递mac层外，还能提供前导码、sfd(帧起始定界符)、ipg（包间隔）、64/66b线路码等信息。
22.本发明的有益效果是：提供一种基于fpga的10g-base-r信号透传到otn的设计方案及终端设备。本发明方案中，fpga作为核心，完成将10g-base-r信号pcs层透传到otn层的主要功能。交换芯片缓存和转发10g-base-r信号，时钟芯片辅助fpga实现发向时钟同源、收向时钟恢复的方案。当10g-base-r信号进入以太侧交换芯片时,交换芯片做第一处理，将接收的10g-base-r信号写入缓存buf中，用自己的时钟把包转发给fpga；fpga的以太侧serdes模块做第二处理，数据经pma层完成串并转换，不进行pcs层处理，进行全bit透明传输，把包传送给以太收向异步fifo；fpga的以太收向异步fifo做第三处理，根据后向bmp映射模块的系统时钟和前向以太侧serdes的收向时钟进行异步读写，把包传送给bmp映射模块；fpga的bmp映射模块做第四处理，在otn帧的1905-1920列添加64个固定填充字节，将pcs透传的数据包映射到opu2e，
把封装好的otu2e发送到otn侧serdes模块；fpga的otn侧serdes模块做第五处理，使用的时钟与10g-base-r信号的时钟同源，对otu2e进行串并转换处理，将串行的otn信号从光口送出本设备。当otn信号进入设备光口时，fpga的otn侧serdes模块做第六处理，接收光口输入的otn信号，对信号进行串并转换处理，把otu2e发送给bmp解映射模块；fpga的bmp解映射模块做第七处理，解封装otu2e，从opu2e中提取出以太包，把包发送给以太发向异步fifo；fpga的以太发向异步fifo做第八处理，缓存从bmp解映射模块接收的数据包，根据以太侧serdes模块的发向时钟读取fifo中的数据包，并把fifo内缓存的数据水线发送给分频模块；fpga的分频模块做第九处理，比较fifo缓存的数据水线与已设置的高位水线和低位水线的大小，根据比较结果调节分频系数，生成分频信号（动态调整），把分频信号发送给时钟芯片；时钟芯片做第十处理，根据分频信号倍频出以太侧serdes的156.25m发向时钟，把156.25m时钟发送给以太侧serdes模块；fpga的以太侧serdes模块做第十一处理，对于以太侧发向异步fifo读出来的数据，pcs层透传，pma层进行串并转换，把串行数据发送到交换芯片；交换芯片做第十二处理，将来自fpga的10g-base-r信号写入缓存buf中，用自己的时钟把10g-base-r信号转发到对应接口送出设备。本发明通过fpga和时钟芯片完成发向时钟同源、收向时钟恢复的方案和bmp映射，将10g-base-r经pcs层透传映射到otn层，实现10g-base-r信号在otn上的直接传送。
附图说明
23.图1为本发明实施例提供的步骤流程图；图2为本发明实施例提供的硬件连接结构图；图3为本发明实施例提供的设备的结构框图；图4为本发明实施例提供的交换芯片第一处理流程图；图5为本发明实施例提供的fpga的以太侧serdes模块第二处理流程图；图6为本发明实施例提供的fpga的以太收向异步fifo第三处理流程图；图7为本发明实施例提供的fpga的bmp映射模块第四处理流程图；图8为本发明实施例提供的fpga的otn侧serdes模块第五处理流程图；图9为本发明实施例提供的fpga的otn侧serdes模块第六处理流程图；图10为本发明实施例提供的fpga的bmp解映射模块第七处理流程图；图11为本发明实施例提供的fpga的以太发向异步fifo第八处理流程图；图12为本发明实施例提供的fpga的分频模块第九处理流程图；图13为本发明实施例提供的时钟芯片第十处理流程图；图14为本发明实施例提供的fpga的以太侧serdes模块第十一处理流程图；图15为本发明实施例提供的交换芯片第十二处理流程图。
具体实施方式
24.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
25.如图1所示，本实施例所述的基于fpga的10g-base-r信号透传到otn的方法，包括：
当10g-base-r信号进入以太侧交换芯片时,步骤s101，交换芯片做第一处理，将接收的10g-base-r信号写入缓存buf中，用自己的时钟把包转发给fpga；步骤s102，fpga的以太侧serdes模块做第二处理，数据经pma层完成串并转换，不进行pcs层处理，进行全bit透明传输，把包传送给以太收向异步fifo；步骤s103，fpga的以太收向异步fifo做第三处理，根据后向bmp映射模块的系统时钟和前向以太侧serdes的收向时钟进行异步读写，把包传送给bmp映射模块；步骤s104，fpga的bmp映射模块做第四处理，在otn帧的1905-1920列添加64个固定填充字节，将pcs透传的数据包映射到opu2e，把封装好的otu2e发送到otn侧serdes模块；步骤s105，fpga的otn侧serdes模块做第五处理，使用的时钟与10g-base-r信号的时钟同源，对otu2e进行串并转换处理，将串行的otn信号从光口送出本设备。
26.当otn信号进入设备光口时，步骤s106，fpga的otn侧serdes模块做第六处理，接收光口输入的otn信号，对信号进行串并转换处理，把otu2e发送给bmp解映射模块；步骤s107，fpga的bmp解映射模块做第七处理，解封装otu2e，从opu2e中提取出以太包，把包发送给以太发向异步fifo；步骤s108，fpga的以太发向异步fifo做第八处理，缓存从bmp解映射模块接收的数据包，根据以太侧serdes模块的发向时钟读取fifo中的数据包，并把fifo内缓存的数据水线发送给分频模块；步骤s109，fpga的分频模块做第九处理，比较fifo缓存的数据水线与已设置的高位水线和低位水线的大小，根据比较结果调节分频系数，生成分频信号（动态调整），把分频信号发送给时钟芯片；步骤s110，时钟芯片做第十处理，根据分频信号倍频出以太侧serdes的156.25m发向时钟，把156.25m时钟发送给以太侧serdes模块；步骤s111，fpga的以太侧serdes模块做第十一处理，对于以太侧发向异步fifo读出来的数据，pcs层透传，pma层进行串并转换，把串行数据发送到交换芯片；步骤s112，交换芯片做第十二处理，将来自fpga的10g-base-r信号写入缓存buf中，用自己的时钟把10g-base-r信号转发到对应接口送出设备。
27.如图2所示，fpga作为核心，完成将10g-base-r信号pcs层透传到otn层的主要功能。交换芯片缓存和转发10g-base-r信号，时钟芯片辅助fpga实现发向时钟同源、收向时钟恢复的方案。10g-base-r信号进入pe设备后，首先进入交换芯片，交换芯片转发给fpga，fpga处理成otn信号送出设备。
28.依据本发明实施例的另一个方面，提供了一种基于fpga的10g-base-r信号透传到otn的终端设备，如图3所示，其中，图中粗箭头表示转发流量，细箭头表示时钟，所述设备包括：交换芯片，用于以太侧10g-base-r信号的收发处理，将10g-base-r信号从以太侧转发给fpga，接收fpga的10g-base-r信号转发给以太侧。交换芯片需要时钟芯片提供同源时钟。
29.时钟芯片，用于实现发向时钟同源、收向时钟恢复方案，向交换芯片与fpga提供同
源时钟，接收fpga分频模块的分频信号倍频出以太侧serdes的发向时钟。
30.fpga，用于实现将10g-base-r信号pcs层透传到otn层的功能，接收交换芯片的10g-base-r信号，将处理后的otn信号发送到光口；接收光口输入的otn信号，将处理后的10g-base-r信号发送给交换芯片。该模块内部主要包括以太侧serdes模块、otn侧serdes模块、以太收向异步fifo、以太发向异步fifo、bmp映射模块、bmp解映射模块和分频模块。
31.为进一步了解本发明实施例提供的数据包在设备中转发的步骤流程，下面将详细说明。
32.在步骤s101中，交换芯片做第一处理，将接收的10g-base-r信号写入缓存buf中，用自己的时钟把包转发给fpga。交换芯片需要时钟芯片提供同源时钟，用于缓存和转发10g-base-r信号。交换芯片做第一处理流程如图4所示：步骤s401、10g-base-r信号进入以太侧交换芯片；步骤s402、将接收的10g-base-r信号写入缓存buf中；步骤s403、用自己的时钟把包转发给fpga。
33.在步骤s102中，fpga的以太侧serdes模块做第二处理，数据经pma层完成串并转换，不进行pcs层处理，进行全bit透明传输，把包传送给以太收向异步fifo。为了传输完整的10g-base-r信号，数据在pma层从串行数据转为并行数据，在pcs层透传处理，除了传递mac层外，还能提供前导码、sfd(帧起始定界符)、ipg（包间隔）、64/66b线路码等信息。fpga的以太侧serdes模块做第二处理流程如图5所示：步骤s501、从交换芯片收到数据包；步骤s502、pma层将串行数据转为并行数据；步骤s503、并行数据不进行pcs层处理，进行全bit透明传输；步骤s504、把包传送给以太收向异步fifo。
34.在步骤s103中，fpga的以太收向异步fifo做第三处理，根据后向bmp映射模块的系统时钟和前向以太侧serdes的收向时钟进行异步读写，把包传送给bmp映射模块。数据包在pcs层透传，不经过mac层，直接由异步fifo跨时钟域送入fpga的bmp映射模块。fpga的以太收向异步fifo做第三处理流程如图6所示：步骤s601、从以太侧serdes模块收到数据包；步骤s602、根据以太侧serdes的收向时钟，将数据包写入fifo；步骤s603、根据bmp映射模块的系统时钟，读取fifo中的数据包，把包传送给bmp映射模块。
35.在步骤s104中，fpga的bmp映射模块做第四处理，在otn帧的1905-1920列添加64个固定填充字节，将pcs透传的数据包映射到opu2e，把封装好的otu2e发送到otn侧serdes模块。bmp映射模块将数据包映射到opu2e，对opu2e进行必要的帧处理后获得otu2e，把otu2e发送到fpga的otn侧serdes。fpga的bmp映射模块做第四处理流程如图7所示：步骤s701、从以太收向异步fifo收到数据包；步骤s702、生成必要的指示信号和开销信号；步骤s703、根据指示信号，将数据包和开销插入帧格式中，在opu2e的1905-1920列添加64个固定填充字节；步骤s704、封装获得otu2e，把otu2e发送到otn侧serdes模块。
36.在步骤s105中，fpga的otn侧serdes模块做第五处理，使用的时钟与10g-base-r信号的时钟同源，对otu2e进行串并转换处理，将串行的otn信号从光口送出本设备。otn侧serdes在向光口发送数据时，需要与10g-base-r信号保持时钟同源。fpga的otn侧serdes模块做第五处理流程如图8所示：步骤s801、从bmp映射模块收到otu2e；步骤s802、pma层将并行数据转为串行数据；步骤s803、将串行的otn信号从光口送出本设备。
37.当otn信号进入设备光口时，在步骤s106中，fpga的otn侧serdes模块做第六处理，接收光口输入的otn信号，对信号进行串并转换处理，把otu2e发送给bmp解映射模块。fpga的otn侧serdes模块做第六处理流程如图9所示：步骤s901、从光口收到输入的otn信号；步骤s902、pma将串行数据转为并行数据，获得otu2e；步骤s903、把otu2e发送给bmp解映射模块。
38.在步骤s107中，fpga的bmp解映射模块做第七处理，解封装otu2e，从opu2e中提取出以太包，把包发送给以太发向异步fifo。bmp解映射模块对收到的otu2e信号做bmp解映射处理，从opu2e中提取的以太包。fpga的bmp解映射模块做第七处理流程如图10所示：步骤s1001、从otn侧serdes模块收到otu2e；步骤s1002、解封装otu2e，获得odu2e；步骤s1003、采集odu2e的帧开销与格式信息；步骤s1004、根据采集的信号，从opu2e中提取出以太包；步骤s1005、将包传送给以太发向异步fifo。
39.在步骤s108中，fpga的以太发向异步fifo做第八处理，缓存从bmp解映射模块接收的数据包，根据以太侧serdes模块的发向时钟读取fifo中的数据包，并把fifo内缓存的数据水线发送给分频模块。以太发向异步fifo实现从bmp模块到以太侧serdes的跨时钟域数据传送，记录fifo缓存的数据水线，用于监控fifo读写时钟的快慢关系，以便调节。fpga的以太发向异步fifo做第八处理流程如图11所示：步骤s1101、从bmp解映射模块收到数据包；步骤s1102、根据bmp解映射模块的系统时钟，将数据包写入fifo；步骤s1103、根据以太侧serdes模块的发向时钟，读取fifo中的数据包，把包传送给以太侧serdes模块；步骤s1104、提取fifo内缓存的数据水线，把fifo内缓存的数据水线发送给分频模块。
40.在步骤s109中，fpga的分频模块做第九处理，比较fifo缓存的数据水线与已设置的高位水线和低位水线的大小，根据比较结果调节分频系数，生成分频信号（动态调整），把分频信号发送给时钟芯片。根据fifo的深度设置高水线与低水线，将fifo缓存的数据水线与高低水线做比较，若低于低水线，则适当提高分频系数；若高于高水线，则适当降低分频系数；若在两者之间，则采用基准值生成分频信号。分频模块采用fifo水线算法，根据fifo缓存数据包的水线动态调节分频的高低，实现收向时钟恢复方案（时钟并不实时跟随，恢复
的是对端时钟一段时间内的平均值，此外fifo缓存需要足够大，防止fifo空满导致恢复时钟不准）。fpga的分频模块做第九处理流程如图12所示：步骤s1201、从以太发向异步fifo收到fifo内缓存的数据水线；步骤s1202、判断fifo内缓存的数据水线是否低于低水线；步骤s1203、如果是，提高分频系数；步骤s1204、如果否，判断fifo内缓存的数据水线是否高于高水线；步骤s1205、如果是，降低分频系数；步骤s1206、如果否，采用分频系数基准值；步骤s1207、根据分频系数生成分频信号，并把分频信号发送给时钟芯片。
41.在步骤s110中，时钟芯片做第十处理，根据分频信号倍频出以太侧serdes的156.25m发向时钟，把156.25m时钟发送给以太侧serdes模块。时钟芯片做第十处理流程如图13所示：步骤s1301、从分频模块收到分频信号；步骤s1302、根据分频信号，倍频出以太侧serdes的156.25m发向时钟；步骤s1303、把156.25m时钟发送给以太侧serdes模块。
42.在步骤s111中，fpga的以太侧serdes模块做第十一处理，对于以太侧发向异步fifo读出来的数据，pcs层透传，pma层进行串并转换，把串行数据发送到交换芯片。以太侧serdes模块根据时钟芯片提供的156.25m时钟生成tx_clk，使用tx_clk读取以太发向异步fifo中的数据包，pcs层透传处理，pma层将并行数据转为串行数据。fpga的客户侧serdes模块做第十一处理流程如图14所示：步骤s1401、从时钟芯片收到156.25m时钟；步骤s1402、根据156.25m时钟生成tx_clk；步骤s1403、使用tx_clk读取以太发向异步fifo中的数据包；步骤s1404、数据包在pcs层透传；步骤s1405、pma层将并行数据转为串行数据；步骤s1406、把串行数据发送到交换芯片。
43.在步骤s112中，交换芯片做第十二处理，将来自fpga的10g-base-r信号写入缓存buf中，用自己的时钟把10g-base-r信号转发到对应接口送出设备。交换芯片做第十二处理流程如图15所示：步骤s1501、从以太侧serdes模块收到数据包；步骤s1502、将来自fpga的10g-base-r信号写入缓存buf中；步骤s1503、用自己的时钟把10g-base-r信号转发到对应接口送出设备。
44.又一方面，本发明还公开一种计算机可读存储介质，存储有计算机程序，所述计算机程序被处理器执行时，使得所述处理器执行如上述任一方法的步骤。
45.再一方面，本发明还公开一种计算机设备，包括存储器和处理器，所述存储器存储有计算机程序，所述计算机程序被所述处理器执行时，使得所述处理器执行如上述任一方法的步骤。
46.在本技术提供的又一实施例中，还提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述实施例中任一方法的步骤。
47.可理解的是，本发明实施例提供的系统与本发明实施例提供的方法相对应，相关内容的解释、举例和有益效果可以参考上述方法中的相应部分。
48.本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一非易失性计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，本技术所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器（rom）、可编程rom（prom）、电可编程rom（eprom）、电可擦除可编程rom（eeprom）或闪存。易失性存储器可包括随机存取存储器（ram）或者外部高速缓冲存储器。作为说明而非局限，ram以多种形式可得，诸如静态ram（sram）、动态ram（dram）、同步dram（sdram）、双数据率sdram（ddrsdram）、增强型sdram（esdram）、同步链路（synchlink） dram（sldram）、存储器总线（rambus）直接ram（rdram）、直接存储器总线动态ram（drdram）、以及存储器总线动态ram（rdram）等。
49.以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
50.以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。