基于1588协议的频率同步精度检测方法及自适应系统与流程

1.本发明涉及无线通信时钟同步技术领域，尤其基于1588协议的频率同步精度检测方法及自适应系统。


背景技术：

2.基于ieee 1588协议的同步技术包括时间同步和时钟同步，对于无线通信来说时钟同步至关重要，是基站正常工作的必要条件。性能良好的时钟同步能有效提高ptp的精度。一般情况下，频率同步可由调整从时钟来实现，即主时钟下发时间戳等报文信息给从时钟，对从时钟进行频率调整或相位调整使其与主时钟频率同步，即软锁方案。还有一种由synce实现频率同步的方式，synce即同步以太网，是一种采用以太网链路码流恢复时钟的技术，其频率精度由源端高精度的銣钟或原子钟保证。synce具有很高的频率稳定度，配合1588v2协议，可以将时间同步精度做到很高，所以最理想的频率同步是由synce来实现的。但在实际应用中，synce质量可能会出现问题，虽然有报文传递时钟质量信息提醒slave端，传输路径中会配备较高精度的同步单元作为备份，但还是不能避免出现问题，比如人为的软件或硬件操作，设备故障等，导致phy芯片恢复出来时钟信号频率精度不高，但被当做synce信号提供给系统作为参考时钟，受此影响ptp精度会严重下降。往往只有感受到通信质量下降之后，工程师才会紧急定位解决或者采取补救措施。既不利于系统的稳定工作，也给通信用户带来不良体验。


技术实现要素：

3.本发明的主要目标是优化上述通信流程，提供一种基于1588协议的频率同步精度检测方法及自适应系统。
4.本发明的目的是通过以下技术方案来实现的：基于1588协议的频率同步精度检测方法，包括以下具体步骤：s1：phy芯片和fpga内部的phc ip核对1588报文进行解析并计算处理，恢复出同步时钟信号，输送给pll模块做参考源，用于实现系统基本的频率同步方式；并输送给tdc模块作为检测基准；s2：phy芯片从以太网链路码流恢复出synce时钟信号，经过r分频器分频出与步骤s1频率相同的时钟信号并送入tdc模块；s3：以步骤s1恢复的时钟信号作为检测基准，与步骤s2得到的时钟信号进行信号周期对比，判断步骤s2得到的时钟信号质量是否正常；s4：根据对比结果决定信号开关的开启或关闭状态，并决定pll以步骤s2得到的时钟信号还是以步骤s1得到的时钟信号作为参考同步源。
5.进一步地，基于1588协议的频率同步精度检测方法，还包括设定pll参考源的优先级，synce时钟信号优先级最高，phc ip核解析出的时钟信号次之。
6.进一步地，所述s1具体包括以下步骤：
s101：phy芯片将1588报文发送给fpga，fpga内部的phc ip核从1588报文中获取时钟源信息；s102：将时钟源信息与输入的工作时钟信号进行对比得到adjustperiod，adjustcount等相关寄存器数据；s103：通过相关寄存器调整工作时钟，使工作时钟的信号周期、步进与时钟源保持一致；s104：以调整后的时钟信号为基准计数产生基准频率信号，并输出给tdc模块和pll模块。
7.进一步地，所述s3具体包括以下步骤：s301：tdc接收步骤s1恢复的频率信号，作为检测精度的基准信号；s302: tdc通过上升沿计数，统计步骤s2分频后的synce时钟信号周期，与基准信号实时地比较快慢；s303：根据设定的精度检测标准，实时判断synce时钟信号周期是否在设定范围之内，即synce的频率精度是否正常；进一步地，所述s4中：控制模块根据对比结果决定信号开关的开启或关闭状态，具体为：当tdc检测到的信号周期在设定范围之间时，判定synce精度正常，打开开关，将synce信号输出给pll模块，此时pll模块中有两路输入参考信号；当检测到信号周期超范围时，系统判定synce精度异常，控制模块关闭开关，pll此时只有phc ip核解析出来时钟信号一路输入参考信号。
8.进一步地，所述s4中：选择pll以步骤s2得到的时钟信号还是以步骤s1得到的时钟信号作为参考同步源，具体为：当synce精度正常时，pll模块中有两路输入参考信号，pll选用高优先级的synce时钟信号作为参考同步源；当synce精度异常时，pll只有一路输入参考信号，即锁定到phc ip核恢复出来的时钟信号作为参考同步源，维持系统的正常工作。
9.基于1588协议的频率同步精度检测自适应系统，包括phy芯片、fpga、锁相环、tcxo、tdc模块、开关、控制模块和r分频器；所述phy芯片将1588报文和synce时钟信号分别传输至所述fpga和所述r分频器；所述fpga内部处理1588报文并调整时钟信号输送至锁相环和tdc模块；所述r分频器将synce时钟信号进行分频，并将分频后的时钟信号传输至tdc模块；所述tdc模块将fpga传输的时钟信号与r分频器传输的时钟信号进行对比处理，并将r分频器传输的时钟信号传输至所述开关，开关将信号传输至所述锁相环；锁相环根据结果选择时钟信号参考源；所述控制模块与tdc模块相连接，用于监控对比结果；所述控制模块输出端与开关相连接，控制模块根据对比结果控制开关开启或关闭；所述tcxo与所述锁相环相连接，为锁相环提供系统时钟。
10.进一步地，所述fpga包括phc ip核和相关寄存器；phc ip核从1588报文中获取时钟源信息，并通过相关寄存器同步调整工作时钟，使工作时钟的信号周期、步进与时钟源保持一致，再以调整后的时钟信号为基准计数，产生基准频率信号并输出。
11.进一步地，所述tdc模块内设置有对比算法，具体为：tdc以phc ip核产生的时钟信
号为基准，捕捉synce时钟信号每个上升沿来计数，统计信号周期，与基准时钟信号实时比较快慢，误差在设定范围内判定synce时钟信号精度正常，误差在设定范围之外判定synce时钟信号精度异常。
12.进一步地，所述锁相环内设置有参考源选择算法，具体为：synce时钟信号优先级最高，phc ip核产生的时钟信号为次级。
13.本发明的有益效果：本发明以phc ip核解析出的时钟信号做参考源，作为实现频率同步的基础方式，并实时对比synce时钟信号和phc ip核解析出的时钟信号的频率精度，当检测到的频率精度误差满足一定范围要求，则选用synce实现频率同步；当主时钟或者网络中间设备出现问题等情况发生时，synce信号的频率精度误差必然会超出设定范围。被系统检测到后，synce质量会判定为不合格，系统自动切换至phc ip核解析出的时钟信号做同步源这一基础方式实现频率同步，当synce质量恢复正常时，自动切换回synce做参考源实现频率同步的模式。本发明可及时规避synce质量下降带来的通信问题，避免对用户体验造成不良影响，增强了系统的鲁棒性。
附图说明
14.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见的，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
15.图1是本发明的流程示意图；图2是本发明步骤s1具体流程示意图；图3是本发明步骤s3具体流程示意图；图4为本发明的电路连接示意图。
具体实施方式
16.应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
17.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
[0018] 本发明的主要目是以phc ip核解析出的时钟信号为同步源，作为频率同步的基础方式，并提供一种synce质量监测手段，实时对比synce时钟信号和phc ip核解析出的时钟信号的频率精度，当检测到synce的频率精度误差满足一定范围要求，选用synce实现频率同步；当主时钟或者网络中间设备出现问题等情况发生时，synce的频率精度误差必然会超出范围。被系统检测到后，synce质量会判定为不合格，系统自动切换至基础方式实现频率同步，并继续检测synce精度，精度正常后恢复synce模式。该发明可及时规避synce质量
下降带来的通信问题，避免对用户体验造成不良影响，增强了系统的健壮性。
[0019]
如图4所示，频率同步精度检测自适应系统，包括phy芯片、fpga、锁相环、tcxo、tdc模块、开关、控制模块和r分频器；所述phy芯片将1588报文和synce时钟信号分别传输至所述fpga和所述r分频器；所述fpga内部处理1588报文并调整时钟信号输送至锁相环和tdc模块；所述r分频器将synce时钟信号进行分频，并将分频后的时钟信号传输至tdc模块；所述tdc模块将fpga传输的时钟信号与r分频器传输的时钟信号进行对比处理，并将r分频器传输的时钟信号传输至所述开关，开关将信号传输至所述锁相环；锁相环根据结果选择时钟信号参考源；所述控制模块与tdc模块相连接，用于监控对比结果；所述控制模块输出端与开关相连接，控制模块根据对比结果控制开关开启或关闭；所述tcxo与所述锁相环相连接，为锁相环提供系统时钟。
[0020]
fpga包括phc ip核和相关寄存器；phc ip核从1588报文中获取时钟源信息，通过相关寄存器同步调整工作时钟，使工作时钟的信号周期、步进与时钟源保持一致，再以调整后的时钟信号为基准计数，产生基准频率信号并输出。
[0021]
tdc模块内设置有对比算法，具体为：tdc以phc ip核产生的时钟信号为基准，捕捉synce时钟信号的每个上升沿来计数，统计信号周期，与基准时钟信号实时比较快慢，误差在设定范围之内判定synce时钟信号精度正常，误差在设定范围之外判定synce时钟信号精度异常。
[0022]
锁相环内设置有参考源选择算法，具体为：设置synce时钟信号优先级最高，phc ip核产生的基准频率信号为次级。
[0023]
控制模块中设置有控制算法：当tdc模块检测到synce时钟信号精度正常时，控制模块将开关打开，synce时钟信号发送至锁相环；当tdc模块检测到synce时钟信号精度异常时，控制模块将开关关闭，异常synce时钟信号将无法传输至锁相环。
[0024]
本发明具体实施步骤如图1-图3所示：以fpga内部的phc ip核计数产生的200khz作为频率同步参考源，作为实现系统频率同步的基础方式。
[0025]
具体的，phy芯片将1588报文发送给fpga，fpga内部的phc ip核从1588报文中获取时钟源相关信息，比如信号周期等，与输入的253.44mhz工作时钟信号进行对比。
[0026]
通过adjustperiod，adjustcount等相关寄存器调整工作时钟，使信号周期，步进与时钟源保持一致，再以调整后的时钟信号为基准计数产生需要的频率信号并输出，比如200khz。这样phc ip核输出200khz信号的频率精度可由时钟源保证，略逊于sycne，相较synce精度误差在5ppb以内，仍属于较高精度，可作为snyce质量不正常时系统实现频率同步的替代方式。并且，phc ip核计数产生的200khz时钟信号还被用作tdc模块的基准时钟，用以监测synce质量。
[0027]
phy芯片从链路码流恢复出synce时钟信号，经过r分频器变频为200khz时钟信号，进入到tdc模块。
[0028]
tdc模块会捕捉synce分频后的200khz信号的每个上升沿来计数并统计信号周期，与phc ip核计数产生的200khz(周期5us)基准信号实时地比较快慢。
[0029]
当synce质量出现异常时，通常是主端设备内部的普通晶振被锁定，普通晶振的频率精度不高，影响了系统恢复synce时钟的频率精度，因此从端设备从链路码流恢复时钟的
频率精度必然会出现下降。这些普通晶振可能是tcxo甚至是xo，即便是精度相对较高的tcxo，频率精度也不高于0.1ppm，相较phc ip核解析出的时钟信号(用于tdc的基准时钟)的频率精度，误差在100ppb以上，并且由于tcxo的温度稳定性差且没有gps实时校准，频率精度的短期和长期稳定性都得不到保证，受温度和老化等因素影响出现频率漂移现象，频率精度越来越差。这样相对基准时钟的频率误差也会越来越大，易被检测系统发现。而质量正常的synce相较phc ip核解析出的时钟信号(tdc的基准时钟)的频率精度，两者都属较高精度，精度误差在5ppb以内，且频率稳定性良好。
[0030]
利用synce正常和异常状态下频率精度的差异，以phc ip核解析出的时钟信号为参考基准，tdc模块可检测并及时发现synce信号的质量问题。
[0031]
具体的，基准信号频率为200khz，根据测算的频率精度差异设定tdc的精度检测标准为10ppb(可根据设备实际使用情况调整精度检测标准)。则tdc允许的频率误差为200khz*10ppb=0.002hz；200khz信号周期为5us，则系统允许的信号周期为4999999.95ps到5000000.05ps。当tdc检测到的信号周期在设定范围之间时，判定synce精度正常，系统会将synce的200khz信号输出给pll，此时pll会有两路输入参考信号；当检测到信号周期超出这个范围时，系统判定synce精度异常，控制模块会关闭开关，pll此时只有phc ip核解析出来的时钟信号一路输入参考信号。
[0032]
pll有两路输入参考源，synce时钟信号优先级最高，phc ip核恢复出来的时钟信号优先级次之；pll输出253.44mhz作为phc ip核的工作时钟；当synce质量正常时，由于频率精度达标，pll会有两路输入参考信号，pll会选用高优先级的synce作为频率同步源；当synce质量出现问题时，pll只有一路输入参考信号，pll会选用phc ip核恢复出来的时钟信号作为参考同步源，维持系统的正常工作。
[0033]
以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。