单总线通信调制解调电路及芯片的制作方法

1.本发明涉及通信技术领域，尤其涉及一种单总线通信调制解调电路及芯片。


背景技术：

2.旋转导向工具工作环境恶劣，且可靠性要求高，指令下发及上传任务一般采用单总线通信，该通信方法原理为电力线载波通信原理，目前常用技术手段为现场可编程逻辑门阵列（field programmable gate array，fpga）+阻容器件+通用集成电路等元器件焊接，组装在高玻璃态转化温度（glass transition temperature，tg）值的印刷电路板（printed circuit board，pcb）上。通过阻容及通用集成电路完成载波信号的处理，即将信号转换为fpga可识别的信号或者将fpga给出的信号调制到总线上。通过fpga进行数字运算，将载波信号与通用串行信号进行转换，实现单总线通信。
3.上述单总线通信实现方式上，由于电子元器件较多，在高温强震动环境下，连线和焊点较多容易断开，而且元器件失效率迅速上升，使得整个系统可靠性降低。并且较多的元器件也会导致电路功耗上升，对系统的稳定性造成不利影响。


技术实现要素：

4.本发明提供的单总线通信调制解调电路及芯片，用于克服现有技术中存在的单总线通信实现所需的电子元器件较多带来的设计难度大及电路功耗大，在高温强震动环境下，整个系统稳定性和可靠性差的问题，减少了电子元器件数量及电路功耗，降低了设计难度，提高了系统的稳定性和可靠性。
5.本发明提供的一种单总线通信调制解调电路，包括：滤波模块，用于在允许对目标总线的数据信号进行解调的情况下，根据所述数据信号，获取目标脉冲宽度调制pwm信号，目标pwm信号包括多种不同频率的pwm信号；半双工收发状态判别模块，与所述滤波模块连接，用于判断所述滤波模块输入的所述目标pwm信号是否处于上升沿，并将判断结果发送给信号处理模块；所述信号处理模块，与所述半双工收发状态判别模块以及所述滤波模块连接，用于对所述目标pwm信号的电压和第一pwm信号的电压进行叠加，获取叠加结果，所述第一pwm信号为在接收到的所述判断结果表征所述目标pwm信号处于所述上升沿的情况下，根据基准时钟信号生成的pwm信号；按位解调处理模块，与所述信号处理模块连接，用于根据所述信号处理模块输入的所述叠加结果，确定输出电压；异步串行收发输出接收模块，与所述按位解调处理模块连接，用于根据所述按位解调处理模块输入的所述输出电压，对所述数据信号进行解调。
6.根据本发明提供的一种单总线通信调制解调电路，所述滤波模块，包括：第一滤波器，用于在允许对所述数据信号进行解调的情况下，对所述数据信号进行带通滤波处理，得到第一信号；
第一滞回比较器，与所述第一滤波器连接，用于根据所述第一滤波器输入的所述第一信号，得到第二pwm信号；第二滤波器，与所述第一滞回比较器连接，用于对所述第一滞回比较器输入的所述第二pwm信号进行带通滤波处理，获取所述目标pwm信号。
7.根据本发明提供的一种单总线通信调制解调电路，所述半双工收发状态判别模块，包括：脉冲触发器，与所述滤波模块连接，用于判断所述目标pwm信号是否处于所述上升沿，并将所述判断结果发送给主控模块；所述主控模块，与所述脉冲触发器连接，用于根据所述判断结果，确定所述目标pwm信号是否处于所述上升沿。
8.根据本发明提供的一种单总线通信调制解调电路，所述信号处理模块，包括：主控模块，与所述半双工收发状态判别模块，还用于在确定接收到的所述判断结果表征所述目标pwm信号处于所述上升沿的情况下，触发内部的pwm输出模块输出所述第一pwm信号；电压叠加模块，与所述pwm输出模块连接以及所述滤波模块连接，用于对所述目标pwm信号的电压和所述第一pwm信号的电压进行叠加，获取所述叠加结果。
9.根据本发明提供的一种单总线通信调制解调电路，所述按位解调处理模块为第二滞回比较器，所述第二滞回比较器包括：比较器，包括第一端至第五端，所述第一端通过串联的第一电阻与所述信号处理模块连接，第二端通过串联的第二电阻与第一电源模块连接，第三端与第二电源模块连接，第四端与接地端连接，所述第五端通过串联的第三电阻与所述第二端连接，所述第五端用于输出所述输出电压，所述第一电源模块用于提供第一电源信号，所述第二电源模块用于提供第二电源信号。
10.根据本发明提供的一种单总线通信调制解调电路，所述异步串行收发输出接收模块，包括：串行数据接口，与所述按位解调处理模块连接，用于在所述输出电压为恒定值的情况下，将所述数据信号解调为第一数据，以及在所述输出电压为非恒定值的情况下，将所述数据信号解调为第二数据；其中，所述恒定值为所述目标pwm信号和所述第一pwm信号的频率均为第一频率的情况下，所述按位解调处理模块的所述输出电压；所述非恒定值为所述第一pwm信号的频率为所述第一频率，且所述目标pwm信号的频率为第二频率的情况下，所述按位解调处理模块的所述输出电压。
11.根据本发明提供的一种单总线通信调制解调电路，还包括：主控模块，还用于在所述异步串行收发输出接收模块输入第一数据的情况下，根据所述基准时钟信号，生成第一频率的第一pwm信号，以及在所述异步串行收发输出接收模块输入第二数据的情况下，根据所述基准时钟信号，生成第二频率的第一pwm信号；频移键控调制与驱动模块，与所述主控模块连接，用于根据所述第一频率的第一pwm信号或所述第二频率的第一pwm信号，确定调制到所述目标总线上的目标信号。
12.本发明还提供一种单总线通信调制解调电路，所述频移键控调制与驱动模块，包
括：频移键控信号调制模块，与所述主控模块连接，用于对所述第一频率的第一pwm信号或第二频率的第一pwm信号进行功率增强，得到第二信号；第三滤波器，与所述频移键控信号调制模块，用于对所述频移键控信号调制模块输入的所述第二信号进行带通滤波处理，得到第三信号；功率增强模块，与所述第三滤波器连接，用于对所述第三滤波器输入的所述第三信号进行功率增强，得到所述目标信号。
13.根据本发明提供的一种单总线通信调制解调电路，还包括：时钟发生与分配网络，与所述主控模块连接，用于输出所述基准时钟信号。
14.本发明还提供一种芯片，包括上述任一种单总线通信调制解调电路。
15.本发明提供的单总线通信调制解调电路及芯片，控制方案简单，无需通过定时器去捕获区分不同频率的目标pwm信号，直接通过电路搭建即可完成对不同频率的pwm信号的解调，实现目标总线的通信，相较于传统单总线通信实现方式，减少了电子元器件数量以及单总线通信调制解调电路功耗，降低了设计难度，提高了系统的稳定性和可靠性。
附图说明
16.为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
17.图1是本发明提供的单总线通信调制解调电路的结构示意图之一；图2是本发明提供的asic芯片的功能结构示意图；图3是本发明提供的输入到电压叠加模块两路pwm信号的波形示意图；图4是本发明提供的电压叠加模块的结构示意图；图5是本发明提供的电压叠加模块输出信号的波形示意图；图6是本发明提供的第二滞回比较器的结构示意图；图7是本发明提供的外围电路的结构示意图。
18.附图标记：10：滤波模块；11：半双工收发状态判别模块；12：信号处理模块；13：按位解调处理模块；14：异步串行收发输出接收模块；15：频移键控调制与驱动模块；101：第一滤波器；102：第一滞回比较器；103：第二滤波器；111：脉冲触发器；112：主控模块；121：pwm输出模块；122：电压叠加模块；131：第二滞回比较器；141：串行数据接口；151：频移键控信号调制模块；152：第三滤波器；153：功率增强模块；16：时钟发生与分配网络；161：晶体振荡器osc。
具体实施方式
19.为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
20.图1是本发明提供的单总线通信调制解调电路的结构示意图，如图1所示，包括：滤波模块10，用于在允许对目标总线的数据信号进行解调的情况下，根据所述数据信号，获取目标脉冲宽度调制pwm信号，目标pwm信号包括多种不同频率的pwm信号；半双工收发状态判别模块11，与所述滤波模块10连接，用于判断所述滤波模块10输入的所述目标pwm信号是否处于上升沿，并将判断结果发送给信号处理模块12；所述信号处理模块12，与所述半双工收发状态判别模块11以及所述滤波模块10连接，用于对所述目标pwm信号的电压和第一pwm信号的电压进行叠加，获取叠加结果，所述第一pwm信号为在接收到的所述判断结果表征所述目标pwm信号处于所述上升沿的情况下，根据基准时钟信号生成的pwm信号；按位解调处理模块13，与所述信号处理模块12连接，用于根据所述信号处理模块12输入的所述叠加结果，确定输出电压；异步串行收发输出接收模块14，与所述按位解调处理模块13连接，用于根据所述按位解调处理模块13输入的所述输出电压，对所述数据信号进行解调。
21.本发明采用专用集成电路芯片来替代传统的单总线通信实现的方式，采用用于供专门应用的集成电路（application specific integrated circuit，asic）芯片，将单总线通信调制解调电路集成到asic芯片上，实现单总线通信，与传统的单总线通信实现方式相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强等优点。在电路设计上，也主要采取功能简单、可靠化的设计思路，避免了通用芯片功能强大但是实际应用反而增加了芯片故障率的问题。通过与滤波模块10输出的脉冲宽度调制（pulse width modulation，pwm）信号的叠加处理，将两种不同频率的pwm信号进行区分。
22.本发明提供的单总线通信调制解调电路可以应用于旋转导向系统的主电源/通信回路，实现了旋转导向工具在井下高温强振动环境下作业时可靠性大幅提升。通过采用专用集成电路（即将单总线通信调制解调电路集成到asic芯片）的方式，在高温测试中可以满足175℃，500小时的测试任务，而传统的设计方案在175℃情况下则寿命不足200小时，实际钻井中，实现了2000小时而不坏的设计目标。在传输33v电能的同时，实现最高9600bps半双工串行通讯。
23.本发明中，该目标总线可以具体为m30总线，该数据信号可以具体为目标总线上的载波数据。
24.本发明中，该允许对目标总线的数据信号进行解调可以具体为目标总线（如m30总线）载波结果表明m30总线接收到该数据信号。
25.本发明中，该滤波模块10可以具体用于在允许对目标总线上的数据信号进行解调的情况下，根据该数据信号得到目标pwm信号，该目标pwm信号可以具体包括多种不同频率的pwm信号。例如，目标总线（m30总线）的载波数据的波形为频移键控（frequency-shift keying，fsk）载波数据，fsk载波数据为2进制载波数据，载波频率可以具体包括254khz和273khz，其中254khz代表数字0，载波频率273khz代表数字1。
26.本发明中，该半双工收发状态判别模块11与滤波模块10连接，其可以具体用于接收该滤波模块10输入的目标pwm信号，并对该目标pwm是否处于上升沿进行判断，将判断结果发送给信号处理模块12。
27.本发明中，该信号处理模块12通过分别与半双工收发状态判别模块11以及滤波模
块10连接，接收滤波模块10输入的目标pwm信号以及接收半双工收发状态判别模块11发送的判断结果，并在该判断结果表征目标pwm信号处于上升沿的情况下，根据基准时钟信号生成pwm信号（即第一pwm信号）。
28.本发明中，该信号处理模块12可以具体用于对滤波模块10输入的目标pwm信号的电压以及自身产生的第一pwm信号的电压进行叠加后，得到两者电压的叠加结果。
29.本发明中，该按位解调处理模块13通过与信号处理模块12连接，接收信号处理模块12输入的叠加结果，并根据该叠加结果，确定输出电压。
30.本发明中，异步串行收发（universal asynchronous receiver/transmitter，uart）输出接收模块14通过与按位解调处理模块13连接，接收该按位解调处理模块13的输出电压，并该输出电压，得到对数据信号解调后的结果。
31.例如，图2是本发明提供的asic芯片的功能结构示意图，如图2所示，将本发明提供的单总线通信调制解调电路集成到asic芯片内，该asic芯片的主要组成部分为本发明提供的单总线通信调制解调电路一致，其可以具体包括：时钟发生与分配网络16、主控模块112、频移键控调制与驱动模块15、按位解调处理模块13和信号处理模块12等。
32.该asic芯片可以实现目标总线（如m30总线）上叠加的双向载波信号调制解调功能，具体地，终端主控单元的上行数据信号以异步串行数据的方式输入接口asic芯片，主控模块112根据m30总线载波侦测的结果判断当前是否允许向m30总线调制上传该上行数据信号。若允许上传，则将上行数据信号转发至频移键控调制与驱动模块15，并通过外围电路实时调制到m30总线上。若接口asic芯片侦测到m30总线有其他节点的频移键控fsk调制信号（即下行命令调制波形），则通过信号处理模块12和按位解调处理模块13接收并解调该下行命令，以异步串行数据的方式从接口asic芯片输出。
33.该asic芯片内的时钟发生与分配网络负责产生并分配接口芯片内部各模块所需的各类基准时钟信号。
34.通过专用集成芯片替代fpga+外围阻容+集成电路芯片的方式实现目标总线的通信，降低元器件数量的同时，降低单总线通信调制解调电路在高温环境下失效率，提升系统保密性，不易于被仿制及破解。
35.本发明提供的单总线通信调制解调电路，控制方案简单，无需通过定时器去捕获区分不同频率的目标pwm信号，直接通过电路搭建即可完成对不同频率的pwm信号的解调，实现目标总线的通信，相较于传统单总线通信实现方式，减少了电子元器件数量以及单总线通信调制解调电路功耗，降低了设计难度，提高了系统的稳定性和可靠性。
36.进一步地，在一个实施例中，所述滤波模块10，可以具体包括：第一滤波器101，用于在允许对所述数据信号进行解调的情况下，对所述数据信号进行带通滤波处理，得到第一信号；第一滞回比较器102，与所述第一滤波器101连接，用于根据所述第一滤波器101输入的所述第一信号，得到第一pwm信号；第二滤波器103，与所述第一滞回比较器102连接，用于对所述第一滞回比较器102输入的所述第一pwm信号进行带通滤波处理，获取所述目标pwm信号。
37.本发明中，该滤波模块10可以具体包括第一滤波器101、第一滞回比较器102以及第二滤波器103，其中，第一滤波器101与第一滞回比较器102连接，第一滞回比较器102与第
二滤波器103连接。
38.本发明中，该第一滤波器101可以具体为带通滤波器，其可以具体用于在允许对目总线上的数据信号进行解调的情况下，对该数据信号进行带通滤波处理，得到带通滤波处理后的信号（即第一信号）。
39.本发明中，该第一滞回比较器102可以具体为比较电路（例如比较器），可以具体用于将第一滤波器101输入的第一信号转换为pwm信号，即第二pwm信号。
40.本发明中，该第二滤波器102可以具体为带通滤波器，其可以具体用于对第一滞回比较器102输入的第二pwm信号进行带通滤波处理，得到带通滤波处理后的信号，即目标pwm信号。
41.本发明提供的单总线通信调制解调电路，无需通过定时器去捕获区分不同频率的目标pwm信号，只需通过设计的滤波模块即可实现捕获区分不同频率的目标pwm信号，所需电子元器件的数量较少，实现起来较为简单。
42.进一步地，在一个实施例中，所述半双工收发状态判别模块11，可以具体包括：脉冲触发器111，与所述滤波模块10连接，用于判断所述目标pwm信号是否处于所述上升沿，并将所述判断结果发送给主控模块112；所述主控模块112，与所述脉冲触发器111连接，用于根据所述判断结果，确定所述目标pwm信号是否处于所述上升沿。
43.本发明中，该半双工收发状态判别模块11可以具体包括脉冲触发器111和主控模块112，其中该脉冲触发器111与该主控模块112连接。
44.本发明中，该脉冲触发器111通过与滤波模块10连接，更具体通过与滤波模块10中的第二滤波器103连接，接收第二滤波器输入的目标pwm信号，并判断该目标pwm信号是否处于上升沿，将判断结果发送给主控模块112。
45.本发明中，该主控模块112可以具体用于根据接收到脉冲触发器111发送的判断结果，确定目标pwm信号是否处于上升沿。
46.进一步地，在一个实施例中，所述信号处理模块12，可以具体包括：主控模块112，与所述半双工收发状态判别模块11，还用于在确定接收到的所述判断结果表征所述目标pwm信号处于所述上升沿的情况下，触发内部的pwm输出模块121输出所述第一pwm信号；电压叠加模块122，与所述pwm输出模块121连接以及所述滤波模块10连接，用于对所述目标pwm信号的电压和所述第一pwm信号的电压进行叠加，获取所述叠加结果。
47.本发明中，该信号处理模块12可以具体包括主控模块112、pwm输出模块121和电压叠加模块122，其中该主控模块112与半双工收发状态判别模块11连接，该电压叠加模块122分别与主控模块112内部的pwm输出模块121以及滤波模块10连接，需要说明的是，信号处理模块12与半双工收发状态判别模块11共用同一个主控模块112。
48.本发明中，该主控模块112还可以具体用于在确定接收到的半双工收发状态判别模块11发送的判断结果表征目标pwm信号处于上升沿的情况下，触发内部的pwm输出模块121生成第一pwm信号，例如该pwm输出模块121输出254khz的50%占空比的方波信号，或输出273khz50%占空比的方波信号。
49.本发明中，该电压叠加模块122（charge pump）可以具体用于将目标pwm信号的电
压与第一pwm信号的电压进行叠加，并得到两者电压的叠加结果。
50.例如，图3是本发明提供的输入到电压叠加模块两路pwm信号的波形示意图，如图3所示，电压叠加模块122的输入信号包括两路pwm信号，一路为滤波模块10输入的目标pwm信号，一路为pwm输出模块121输入的第一pwm信号，如果目标pwm信号和第一pwm信号的频率均为第一频率254khz时，此时两路pwm信号互为互补信号，如果目标pwm信号的频率为第二频率273khz，第一pwm信号的频率为254khz，则两者信号不具备周期性。
51.图4是本发明提供的电压叠加模块的结构示意图，如图4所示，两路pwm信号输入到charge pump电路当中，进行电压叠加操作，即输出电压，其中，代表叠加结果，代表目标pwm信号的电压，代表第一pwm信号的电压。
52.图5是本发明提供的电压叠加模块输出信号的波形示意图，如图5所示，当目标pwm信号和第一pwm信号的频率均为254khz时，由于两路信号互补，因此叠加结果为单总线通信调制解调电路的供电电压，而当目标pwm信号的频率为273khz，第一pwm信号的频率为254khz时，由于存在高、低电平重叠区，此时叠加结果的电压范围为会产生，在一些实施例中，为3.3v。
53.进一步地，在一个实施例中，所述按位解调处理模块13为第二滞回比较器131，所述第二滞回比较器131可以具体包括：比较器，包括第一端至第五端，所述第一端通过串联的第一电阻与所述信号处理模块连接，第二端通过串联的第二电阻与第一电源模块连接，第三端与第二电源模块连接，第四端与接地端连接，所述第五端通过串联的第三电阻与所述第二端连接，所述第五端用于输出所述输出电压，所述第一电源模块用于提供第一电源信号，所述第二电源模块用于提供第二电源信号。
54.本发明中，该按位解调处理模块13可以具体为第二滞回比较器131，该第二滞回比较器131可以具体包括比较器，该比较器可以具体包括第一端至第一端，其中，该第一端通过串联的第一电阻与信号处理模块12连接，更具体的与信号处理模块12中的电压叠加模块122连接，该第二端通过串联的第二电阻与第一电源模块连接，该第一电源模块可以具体用于提供第一电源信号，该第三端与第二电源模块连接，该第二电源模块用于提供第二电源信号，该第四端与接地端连接，该第五端通过串联的第三电阻与第二端连接，该第五端用于输出上述输出电压，例如，图6是本发明提供的第二滞回比较器的结构示意图，如图6所示，电路叠加模块122对目标pwm信号以及第一pwm信号两者电压的叠加结果通过第一电阻r1接入比较器反向输入端（即第一端），同向输入端（即第二端）通过串联的第二电阻r2接入第一电源模块，该第一电源模块提供3.3v的第一电源信号，比较器的第三端与第二电源模块连接，该第二电源模块提供5v的第二电源信号，并作为比较器的供电端口，比较器的第四端接地，比较器的第五端通过串联的第三电阻（即反馈电阻）rf与其第二端连接，轨对轨输出，输出电压为5v或者0v。
55.通过设置比较器同向输入端电阻r2及反馈电阻rf阻值相同，计算得到比较器滞回
区间的上下两阈值电压分别为1/2及1/2+，其中可以通过下式计算得到：其中，代表比较器同向端输入电阻，代表比较器输出与同向端间反馈电阻，通过及来设定滞回区间与输出电压间的关系，代表比较器输出电压，由此可以得到上下阈值电压分别为1.65v和4.15v。
56.本发明提供的单总线通信调制解调电路，通过设计的半双工收发状态判别模块、信号处理模块和按位解调处理模块实现对多种不同频率的pwm信号的捕获与区分，控制方法简单，直接通过电路搭建输出不同频率的pwm信号叠加后的波形，为后续异步串行收发输出接收模块基于该波形完成对目标总线上的数据信号的解调奠定了基础。
57.进一步地，在一个实施例中，所述异步串行收发输出接收模块14，可以具体包括：串行数据接口141，与所述按位解调处理模块13连接，用于在所述输出电压为恒定值的情况下，将所述数据信号解调为第一数据，以及在所述输出电压为非恒定值的情况下，将所述数据信号解调为第二数据；其中，所述恒定值为所述目标pwm信号和所述第一pwm信号的频率均为第一频率的情况下，所述按位解调处理模块13的所述输出电压；所述非恒定值为所述第一pwm信号的频率为所述第一频率，且所述目标pwm信号的频率为第二频率的情况下，所述按位解调处理模块13的所述输出电压。
58.本发明中，该异步串行收发输出接收模块14可以具体包括串行数据接口141，该串行数据接口141与按位解调处理模块13连接，更具体与按位解调处理模块13的第二滞回比较器131连接，该串行数据接口141包括输出接口tx、输出使能接口tx_en和输入接口rx。
59.本发明中，该串行数据接口141可以具体用于在第二滞回比较器131的输出电压为恒定值的情况下，将目标总线上的数据信号解调为第一数据，以及在该输出电压为非恒定值的情况下，将该数据信号解调为第二数据。该恒定值可以具体为目标pwm信号和第一pwm信号的频率均为第一频率的情况下，按位解调处理模块13中的第二滞回比较器131的输出电压，该非恒定值可以具体为第一pwm信号的频率为第一频率，且目标pwm信号的频率为第二频率的情况下，按位解调处理模块13中的第二滞回比较器131的输出电压。
60.需要说明的是，只有目标pwm信号的频率为273khz，且第一pwm信号的频率为254khz时，第二滞回比较器131输出的波形的电压不是恒定值，而目标pwm信号的频率以及第一pwm信号的频率为254khz信号时，第二滞回比较器131输出波形的电压为恒定低电压，当串行数据接口141确定第二滞回比较器131的输出波形的电压为非恒定值时，串行数据接口141输出数据1，当第二滞回比较器131输出的波形的电压为恒定值时，则串行数据接口141输出数据0。
61.本发明提供的单总线通信调制解调电路，通过设计的异步串行收发输出接收模块实现对不同频率的pwm信号的解调，实现目标总线的通信，减少电子元器件数量及电路功耗，降低设计难度，提高系统的稳定性和可靠性。
62.进一步地，在一个实施例中，所述单总线通信调制解调电路，还可以具体包括：主控模块112，还用于在所述异步串行收发输出接收模块14输入第一数据的情况下，根据所述基准时钟信号，生成第一频率的第一pwm信号，以及在所述异步串行收发输出接收模块14输入第二数据的情况下，根据所述基准时钟信号，生成第二频率的第一pwm信号；频移键控调制与驱动模块15，与所述主控模块112连接，用于根据所述第一频率的第一pwm信号或所述第二频率的第一pwm信号，确定调制到所述目标总线上的目标信号。
63.本发明提供的单总线通信调制解调电路除了能实现对数据信号的解调，还可以将目标信号调制到目标总线上。
64.本发明中，该单总线通信调制解调电路还可以具体包括主控模块112和频移键控调制与驱动模块15，其中，频移键控调制与驱动模块15与主控模块112连接。
65.本发明中，该主控模块112还可以具体用于在异步串行收发输出接收模块14输入第一数据的情况下，根据基准时钟信号触发内部的pwm输出模块121生成第一频率的第一pwm信号，以及在异步串行收发输出接收模块14输入第二数据的情况下，根据基准时钟信号触发内部的pwm输出模块121生成第二频率的第一pwm信号。
66.本发明中，频移键控调制与驱动模块15可以具体用于根据第一频率的第一pwm信号或第二频率的第一pwm信号，确定调制到目标总线上的目标信号。
67.例如，主控模块112负责产生第一频率254khz和第二频率273khz的两个第一pwm信号，这两种频率的第一pwm信号均可以通过基准时钟信号分频得到，主控模块112则根据串行数据接口141输入的数据是“0”或“1”选择相应频率的第一pwm信号输出。
68.进一步地，在一个实施例中，所述频移键控调制与驱动模块15，可以具体包括：频移键控信号调制模块151，与所述主控模块112连接，用于对所述第一频率的第一pwm信号或第二频率的第一pwm信号进行功率增强，得到第二信号；第三滤波器152，与所述频移键控信号调制模块151，用于对所述频移键控信号调制模块151输入的所述第二信号进行带通滤波处理，得到第三信号；功率增强模块153，与所述第三滤波器152连接，用于对所述第三滤波器152输入的所述第三信号进行功率增强，得到所述目标信号。
69.本发明中，该频移键控调制与驱动模块15可以具体包括频移键控信号调制模块151、第三滤波器152和功率增强模块153，其中，频移键控信号调制模块151与主控模块112连接，第三滤波器152与频移键控信号调制模块151连接，功率增强模块153与第三滤波器152连接。
70.本发明中，该频移键控信号调制模块151可以具体用于对第一频率的第一pwm信号或第二频率的第一pwm信号进行功率增强，将功率增强后的信号作为第二信号。该第二信号中包括功率增强后的第一频率的第一pwm信号或第二频率的第一pwm信号。
71.本发明中，第三滤波器152可以具体为带通滤波器，其可以具体用于对频移键控信号调制模块151输入的第二信号进行带通滤波处理后，得到第三信号。该第三信号中包括第二信号进行带通滤波处理后的两种频率的pwm信号。
72.本发明中，该功率增强模块153可以具体为功率放大器，其可以具体用于对第三滤波器152输入的第三信号进行功率增强，并将功率增强后的信号作为目标信号，该目标信号
中包括对第三信号进路功率增强后的两种频率的pwm信号。该目标信号经外围电路耦合到目标总线上。
73.例如，图7是本发明提供的外围电路的结构示意图，如图7所示，功率增强模块153输出的目标信号采用两对互补的占空比为50%的pwm信号输出，并通过外围电路的n通道/p通道mosfet（p1_g，n1_g，p2_g，n2_g，）及变压器将目标信号耦合到m30总线上去。
74.进一步地，在一个实施例中，该单总线通信调制解调电路，还可以具体包括：时钟发生与分配网络16，与所述主控模块112连接，用于输出所述基准时钟信号。
75.本发明中，该单总线通信调制解调电路还可以具体包括时钟发生与分配网络16，该时钟发生与分配网络16与主控模块112连接，该时钟发生与分配网络16可以具体包括晶体振荡器osc，x2连接外部时钟振荡器，输入时钟信号，x1将时钟信号再发送出来，作为测试使用。其可以具体用于产生基准时钟信号。主控模块112根据该基准时钟信号生成第一频率的第一pwm信号或第二频率的第一pwm信号。
76.例如，时钟发生与分配网络16产生7.3728mhz系统基准时钟信号，主控模块112通过分频1/768产生9600的异步串行收发uart波特率信号，给异步串行收发输出接收模块14提供时钟信号，主控模块112内部通过倍频2倍产生pwm发生器定时时钟，再通过计数器计数，每次由0计到28后进行高低电平输出翻转，从而输出254khz的第一pwm信号，每次由0计到26后进行高低电平输出翻转，从而输出273khz的第一pwm信号。
77.本发明提供的单总线通信调制解调电路，控制方案简单，通过设计的主控模块、频移键控调制与驱动模块及外围电路，即可完成将不同频率的pwm信号调制到目标总线上，实现目标总线的通信，相较于传统单总线通信实现方式，减少了电子元器件数量以及单总线通信调制解调电路功耗，降低了设计难度，提高了系统的稳定性和可靠性。
78.本发明还提供一种芯片，包括上述任一种单总线通信调制解调电路。
79.最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。