一种基于忆阻器的混沌PUF电路及其使用方法

本发明属于puf电路。具体涉及一种基于忆阻器的混沌puf电路及其使用方法。

背景技术：

1、在器件的生产过程中，即使生产工艺相同，所制造出来的器件之间仍然存在一些随机的、微弱的物理特性差异。根据这种现象，研究人员以实体内在物理构造的唯一性为基础，借鉴指纹可以作为人体唯一标识符的思想，提出了物理不可克隆函数(physicalunclonable function，puf)的概念，用以识别和认证实体。研究人员将这些物理特性差异作为硬件电子设备的“指纹”，通过设计puf电路提取和放大这些物理特性差异，从而实现对硬件电子设备的识别和认证。由于这些物理特性差异是随机且不可控的，因此puf电路是不可克隆的。向puf电路输入一个给定的激励，puf电路会产生一个唯一且不可预测的响应，这种激励与响应的对应关系称为激励响应对(challenge response pairs，crps)。因此，具有随机性和不可克隆等特性的puf电路可以广泛应用于硬件安全领域的设备认证和密钥生成等方面。

2、现有的puf电路以cmos器件参数差异的随机性作为熵源，通过电路把熵源的随机性以电信号的形式表现出来，从而实现硬件电子设备的识别和认证的功能。随着半导体技术的不断发展，忆阻器因具有高阻态(hrs)、低阻态(lrs)和阈值电压等参数的随机性强的优势，极其适合作为puf的物理熵源，逐渐被应用于puf的设计中。此外，现有的puf大多数都存在激励与响应之间的非线性关系不强的问题，容易受到机器学习的攻击。混沌系统对初值极为敏感，产生的混沌信号随机性极强，具有天然的抗机器学习攻击的能力。因此研究人员利用混沌系统的这些特性，结合现有的的puf电路设计出了多种混沌与其他puf混合的puf电路。

3、jimson mathew等人(mathew j,chakraborty r s,sahoo d p,et al.a novelmemristor based physicallyunclonable function[j].integration,the vlsijournal,2015,51:37-45.)设计了一种基于忆阻器的a puf电路。该电路将忆阻器处于高阻态时阻值的随机性作为熵源，利用mos管中的寄生电容与忆阻器构成rc延迟电路，使得信号通过延迟电路的时间具有随机性，最后d触发器根据信号到达的先后顺序输出响应。该电路采用忆阻器构成延迟电路，克服了现有的apuf要求两条延时电路完全对称的缺点，降低了电路消耗。但该电路对熵源的利用率较低，施加不同的激励时，很容易产生相同的响应，降低了puf响应的随机性，并使得该电路抗机器学习攻击的能力较弱。

4、lanxiang chen(chen l.a framework to enhance security ofphysicallyunclonable functions using chaotic circuits[j].physics letters a,2018,382(18):1195-1201.)设计了一种混沌a puf电路。该电路的使用分为四个步骤，第一步给多个a puf电路施加激励后获取响应；第二步将多个apuf产生的响应作为自变量，通过一组公式计算得到蔡氏电路中两个电容电压的初始值和一个电感电流的初始值；第三步根据这些初始值构建蔡氏电路，开始产生混沌信号；第四步获取puf电路的最终响应。该电路根据多个apuf的响应来设置蔡氏电路的初始值，从蔡氏电路产生的混沌信号中获取响应，输出的响应随机性强，能抵抗机器学习的攻击。但该电路需要分四步才能完成读取响应，工作步骤较繁琐，同时该混沌a puf电路内部包含多个a puf电路，结构复杂，需要消耗较多的硬件资源。

5、“一种物理不可克隆函数电路及其操作方法”(cn 113096709 a)专利技术，该技术根据外部输入的激励信号选中忆阻器阵列中某一行、某相邻两列的两个忆阻器单元，向这两个忆阻器单元分别施加高电平信号和低电平信号，其他未选通的忆阻器单元被悬空，使得这两个忆阻器单元构成串联分压电路，通过比较分压信号与参考电压的大小读取响应信号。该电路不会受到串扰电流的影响，响应结果的准确度较高，最终读出的数据也更稳定。但该电路仅将忆阻器单元初始阻值的随机性作为熵源，熵源比较单一，抗机器学习攻击的能力较弱。

6、tuncer t(tuncer t.the implementation of chaos-based puf designs infield programmable gate array[j].nonlinear dynamics,2016,86:975-986.)设计了一种基于混沌的环形振荡器puf(ro puf)电路。该puf将logistic映射产生的具有混沌行为的随机序列作为ro puf的激励，控制多路复用器选择两个环形振荡器(ro)的脉冲信号，通过计数器对这两个脉冲信号进行计数并比较计数值的大小生成一位响应。该电路利用混沌系统对puf的激励进行了混淆，增强了该puf响应的随机性。但该电路本质还是采用ro puf的结构，需要使用大量的ro，硬件消耗极大。

技术实现思路

1、本发明旨在克服现有技术的缺陷，目的是提供一种工作步骤少、硬件消耗小、抗机器学习能力强和核心性能指标良好的基于忆阻器的混沌puf电路及其使用方法。

2、为实现上述目的,本发明采用的技术方案是：

3、所述基于忆阻器的混沌puf电路由忆阻器选择电路、d触发器、分路器、非线性负阻电路、第1电容器、第2电容器和电感器组成。

4、忆阻器选择电路的端子vreset与电压输入端子vrs连接；忆阻器选择电路的端子vsel与电压输入端子vctr连接；忆阻器选择电路的端子vs11、……、vs1i、……、vs1n与对应的电压输入端子vc11、……、vc1i、……、vc1n连接，……，忆阻器选择电路的端子vsk1、……、vski、……、vskn与对应的电压输入端子vck1、……、vcki、……、vckn连接，……，忆阻器选择电路的端子vsm1、……、vsmi、……、vsmn与对应的电压输入端子vcm1、……、vcmi、……、vcmn连接。

5、忆阻器选择电路的端子vsel与分路器的端子sel连接；忆阻器选择电路的端子mout_a分别与d触发器的端子d、分路器的端子in和第1电容器的一端连接，忆阻器选择电路的端子mout_b分别与第2电容器的一端和电感器的一端连接。

6、d触发器的端子clk与电压输入端子vclk连接；d触发器的端子q与电压输出端子vr连接；分路器的端子0_chan与gnd连接，分路器的端子1_chan与非线性负阻电路的端子a连接；非线性负阻电路的端子b分别与第1电容器的另一端、第2电容器的另一端、电感器的另一端和gnd连接。

7、所述电压输入端子为所述基于忆阻器的混沌puf电路的电压输入端子；

8、所述电压输出端子为所述基于忆阻器的混沌puf电路的电压输出端子。

9、所述忆阻器选择电路由m个n线-2n线译码器、m×2n个nmos晶体管、m×2n个忆阻器、第1分路器和第2分路器组成。其中：

10、m表示忆阻器选择电路中n线-2n线译码器的个数；

11、n表示忆阻器选择电路中：

12、第1个n线-2n线译码器的端子a11～a1n的个数；

13、……；

14、第k个n线-2n线译码器的端子ak1～akn的个数；

15、……；

16、第m个n线-2n线译码器的端子am1～amn的个数。

17、第1个n线-2n线译码器的端子a11、……、a1i、……、a1n与对应的忆阻器选择电路的端子vs11、……、vs1i、……、vs1n连接；第1个n线-2n线译码器的端子y11、……、y1j、……、与对应的q11nmos晶体管的栅极、……、q1jnmos晶体管的栅极、……、nmos晶体管的栅极连接；q11nmos晶体管的漏极、……、q1jnmos晶体管的漏极、……、nmos晶体管的漏极与对应的m11忆阻器的端子ar0、……、m1j忆阻器的端子ar0、……、忆阻器的端子ar0连接。

18、……。

19、第k个n线-2n线译码器的端子ak1、……、aki、……、akn与对应的忆阻器选择电路的端子vsk1、……、vski、……、vskn连接；第k个n线-2n线译码器的端子yk1、……、ykj、……、与对应的qk1nmos晶体管的栅极、……、qkjnmos晶体管的栅极、……、nmos晶体管的栅极连接；qk1nmos晶体管的漏极、……、qkjnmos晶体管的漏极、……、nmos晶体管的漏极与对应的mk1忆阻器的端子ar0、……、mkj忆阻器的端子忆阻器的端子ar0连接。

20、……。

21、第m个n线-2n线译码器的端子am1、……、ami、……、amn与对应的忆阻器选择电路的端子vsm1、……、vsmi、……、vsmn连接；第m个n线-2n线译码器的端子ym1、……、ymj、……、与对应的qm1nmos晶体管的栅极、……、qmjnmos晶体管的栅极、……、nmos晶体管的栅极连接；qm1nmos晶体管的漏极、……、qmjnmos晶体管的漏极、……、nmos晶体管的漏极与对应的mm1忆阻器的端子ar0、……、mmj忆阻器的端子忆阻器的端子ar0连接。

22、第1分路器的端子sel分别与第2分路器的端子sel和忆阻器选择电路的端子vsel连接。

23、第1分路器的端子in分别与m11忆阻器的端子ar1、……、m1j忆阻器的端子ar1、……、忆阻器的端子ar1连接；……；第1分路器的端子in分别与mk1忆阻器的端子ar1、……、mkj忆阻器的端子忆阻器的端子ar1连接；……；第1分路器的端子in分别与mm1忆阻器的端子ar1、……、mmj忆阻器的端子忆阻器的端子ar1连接。

24、第1分路器的端子0_chan与忆阻器选择电路的端子vreset连接，第1分路器的端子1_chan与忆阻器选择电路的端子mout_a连接。

25、第2分路器的端子in分别与q11nmos晶体管的源极、……、q1jnmos晶体管的源极、……、nmos晶体管的源极连接；……；第2分路器的端子in分别与qk1nmos晶体管的源极、……、qkjnmos晶体管的源极、……、nmos晶体管的源极连接；……；第2分路器的端子in分别与qm1nmos晶体管的源极、……、qmjnmos晶体管的源极、……、nmos晶体管的源极连接。

26、第2分路器的端子0_chan与gnd连接，第2分路器的端子1_chan与忆阻器选择电路的端子mout_b连接。

27、所述非线性负阻电路由第1运算放大器、第2运算放大器、第1电阻器、第2电阻器、第3电阻器、第4电阻器、第5电阻器和第6电阻器组成。第1运算放大器的输入端子v+分别与第1电阻器的一端、第2运算放大器的输入端子v+、第3电阻器的一端和非线性负阻电路的端子a连接；第1运算放大器的输入端子v-分别与第2电阻器的一端和第6电阻器的一端连接；第1运算放大器的输出端子vo分别与第1电阻器的另一端和第2电阻器的另一端连接。

28、第2运算放大器的输入端子v-分别与第4电阻器的一端和第5电阻器的一端连接，第2运算放大器的输出端子vo分别与第3电阻器的另一端和第4电阻器的另一端连接，第5电阻器的另一端分别与第6电阻器的另一端和非线性负阻电路的端子b连接。

29、2、一种基于忆阻器的混沌puf电路的使用方法，其特征在于所述使用方法是：

30、步骤1、施加激励电压

31、给基于忆阻器的混沌puf电路的电压输入端子vc11、……、vc1i、……、vc1n，……，vck1、……、vcki、……、vckn，……，vcm1、……、vcmi、……、vcmn与gnd之间同时施加对应的高电平或低电平的激励电压uc11、……、uc1i、……、uc1n，……，uck1、……、ucki、……、uckn，……，ucm1、……、ucmi、……、ucmn，忆阻器选择电路通过m个n线-2n线译码器从m×2n个忆阻器中自动选择l个忆阻器，所述l个忆阻器与第1分路器和第2分路器的端子in并联；同时给基于忆阻器的混沌puf电路的电压输入端子vrs、vctr与端子gnd之间施加对应的复位电压urs、低电平的控制电压uctr，使得复位电压信号施加至选中的l个忆阻器的两端，选中的l个忆阻器在此期间从初始状态转换为高阻态，最终保持在高阻态。

32、其中，l表示忆阻器选择电路中最终选择的忆阻器的个数，所述最终选择的忆阻器的个数l与n线-2n线译码器的个数m相同。

33、步骤2、输出响应电压

34、给基于忆阻器的混沌puf电路的电压输入端子vctr与gnd之间施加高电平的控制电压uctr，使分路器选择1_chan通道的信号输出；忆阻器选择电路选中的l个忆阻器与第1分路器和第2分路器的端子in并联，第1分路器和第2分路器的端子in经过各自的1_chan通道与忆阻器选择电路对应的端子mout_a和端子mout_b并联。l个忆阻器与非线性负阻电路、第1电容器、第2电容器、电感器构成具有混沌行为的蔡氏电路。

35、此时，忆阻器选择电路选择的l个忆阻器已处于高阻态，且阻值都不相同，具有随机性；l个忆阻器并联后的阻值大小不相同，由l个忆阻器构成的蔡氏电路产生的具有高度随机性的混沌信号也是随机的，最后施加时钟信号uclk，d触发器在时钟信号的上升沿输出响应电压vr。

36、所述n线-2n线译码器为1-2译码器、2-4译码器、3-8译码器、4-16译码器、5-32译码器中的一种。

37、所述的忆阻器为具有阈值电压的忆阻器。

38、由于采用上述技术方案，本发明与现有技术相比具有如下的有益效果：

39、本发明根据施加的激励电压信号从忆阻器选择电路中选择l个忆阻器，并将选中的忆阻器的阻值复位至高阻态，激励电压信号不同，所选中的忆阻器也不同，选中的忆阻器并联后的阻值也不同，导致由这些忆阻器构成的蔡氏电路的动力学方程的系数不同，蔡氏电路所产生的具有高度随机性的混沌信号也不同，且混沌信号具有天然的抗机器学习能力，这使得机器学习算法更加难以准确地建立基于忆阻器的混沌puf电路的数学模型，因而具有显著的抗机器学习能力。

40、本发明除了将忆阻器选择电路中忆阻器处于高阻态时，阻值分布的随机性作为基于忆阻器的混沌puf电路的熵源，由忆阻器和其他元件构成的蔡氏电路产生的混沌信号的高度随机性也作为基于忆阻器的混沌puf电路的熵源，因而基于忆阻器的混沌puf电路具有双重熵源，提高了该电路的随机性，核心性能指标良好。

41、本发明以纳米级的忆阻器处于高阻态时阻值分布的随机性为熵源，直接把蔡氏电路用作puf电路，无需进行额外的电路设计，结构简单，硬件消耗小。

42、本发明中蔡氏电路产生的混沌信号是连续且永远不重复的，通过增加d触发器clk端的脉冲数可以增加基于忆阻器的混沌puf电路输出响应的位数，在达到相同的性能指标的情况下，基于忆阻器的混沌puf电路消耗的硬件资源更少。

43、本发明将施加激励和忆阻器复位到高阻态这二个步骤合为一个步骤，复位后的忆阻器不需要经过任何处理即可参与蔡氏电路的工作，产生具有高度随机性的混沌信号，从而生成puf电路的响应。基于忆阻器的混沌puf电路的使用方法仅需两步，工作步骤少，并且不需要进行额外的掩码处理来提高电路抗机器学习的能力。

44、因此，本发明具有工作步骤少、硬件消耗小、抗机器学习能力强和核心性能指标良好的特点。