基于编码通信的数据处理电路及延时校准方法与流程

本发明属于集成电路，具体涉及一种基于编码通信的数据处理电路及延时校准方法。

背景技术：

1、在相位编码(如曼彻斯特码、差分曼彻斯特码和米勒码等)中，每个码元都包含时钟跳变信息，因此无需额外的时钟通道。在解码过程中，需要提供相对于数据边沿固定延时的延时信号，用于恢复时钟以及进一步恢复数据。数控延时线(dcdl)可用于提供该固定延时。

2、数控延时线的延时长度和增益会随温度、电压和工艺的变化而变化，因此需要进行实时校准，保证时钟数据采样恢复过程最优的时序裕量。如图1所示，现有的数控延时线需要额外的校准模块和算法以及对应的时序控制，会带来较大的设计成本和设计复杂度。

3、公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

技术实现思路

1、本发明的目的在于提供一种基于编码通信的数据处理电路及延时校准方法，其能够通过复用眼宽检测模块，提供眼宽检测功能的同时，实现数控延时线的校准，减少数控延时线校准电路的设计复杂度和设计成本。

2、为了实现上述目的，本发明一具体实施例提供的技术方案如下：一种基于编码通信的数据处理电路，包括：第一解码时钟数据恢复电路，所述第一解码时钟数据恢复电路用于对输入信号进行解码恢复产生第一时钟数据信号，其特征在于，所述第一解码时钟数据恢复电路包括第一数控延时线，所述数据处理电路还包括：眼宽检测模块，所述眼宽检测模块用于对第一时钟数据信号进行眼宽检测以产生用于校准第一数控延时线的第一控制字，并将对第一数控延时线校准完成所对应的第一校准控制字加载至第一数控延时线进行延时控制。

3、在本发明的一个或多个实施例中，所述数据处理电路还包括：存储模块，所述存储模块用于存储第一数控延时线校准完成所对应的第一校准控制字，并将该第一校准控制字加载至第一数控延时线进行延时控制。

4、在本发明的一个或多个实施例中，所述数据处理电路还包括选择器，所述选择器的第一输入端和第二输入端与眼宽检测模块和存储模块相连，所述选择器的输出端与第一数控延时线相连，所述选择器用于选择将眼宽检测模块输出的第一控制字或存储模块输出的第一校准控制字加载至第一数控延时线。

5、在本发明的一个或多个实施例中，所述数据处理电路还包括第二解码时钟数据恢复电路，所述第二解码时钟数据恢复电路与第一解码时钟数据恢复电路结构相同且接收相同的输入信号，所述第二解码时钟数据恢复电路用于对输入信号进行解码恢复产生第二时钟数据信号，所述第二解码时钟数据恢复电路包括第二数控延时线；

6、所述眼宽检测模块用于对第二时钟数据信号进行眼宽检测以产生用于校准第二数控延时线的第二控制字；

7、所述存储模块用于存储第二数控延时线校准完成所对应的第二校准控制字，并将该第二校准控制字加载至第一数控延时线进行延时控制。

8、在本发明的一个或多个实施例中，所述数据处理电路还包括第二解码时钟数据恢复电路，所述第二解码时钟数据恢复电路与第一解码时钟数据恢复电路结构相同且接收相同的输入信号，所述第二解码时钟数据恢复电路用于对输入信号进行解码恢复产生第二时钟数据信号，所述第二解码时钟数据恢复电路包括第二数控延时线；

9、所述眼宽检测模块用于对第一时钟数据信号和/或第二时钟数据信号进行眼宽检测而获得第一控制字和/或第二控制字，以对第一数控延时线和/或第二数控延时线进行校准；

10、所述存储模块用于存储第一数控延时线校准完成所对应的第一校准控制字，并将该第一校准控制字加载至第一数控延时线或第二数控延时线进行延时控制；和/或

11、所述存储模块用于存储第二数控延时线校准完成所对应的第二校准控制字，并将该第二校准控制字加载至第一数控延时线或第二数控延时线进行延时控制。

12、在本发明的一个或多个实施例中，所述数据处理电路还包括第一选择器和第二选择器，所述第一选择器的第一输入端与眼宽检测模块相连，所述第一选择器的第二输入端与存储模块相连，所述第一选择器的输出端与第一数控延时线相连；所述第二选择器的第一输入端与眼宽检测模块相连，所述第二选择器的第二输入端与存储模块相连，所述第二选择器的输出端与第二数控延时线相连。

13、在本发明的一个或多个实施例中，所述数据处理电路还包括第三选择器，所述第三选择器的第一输入端与第一解码时钟数据恢复电路的输出端相连，所述第三选择器的第二输入端与第二解码时钟数据恢复电路的输出端相连，所述第三选择器的输出端与数据处理单元相连。

14、在本发明的一个或多个实施例中，所述数据处理电路还包括接收机，所述接收机用于接收编码数据并产生输入信号。

15、本发明还公开了一种基于编码通信的延时校准方法，基于所述的数据处理电路，所述延时校准方法包括：

16、在眼宽检测模式下，通过眼宽检测模块对第一解码时钟数据恢复电路输出的第一时钟数据信号进行眼宽检测，以产生用于校准第一数控延时线的第一控制字；

17、在正常通信模式下，通过眼宽检测模块将第一数控延时线校准完成所对应的第一校准控制字加载至第一数控延时线进行延时控制。

18、在本发明的一个或多个实施例中，所述延时校准方法还包括：

19、通过存储模块存储第一数控延时线校准完成所对应的第一校准控制字；

20、在正常通信模式下，通过存储模块将存储的第一校准控制字加载至第一数控延时线进行延时控制。

21、在本发明的一个或多个实施例中，所述延时校准方法包括：

22、在眼宽检测模式下，通过眼宽检测模块对第二解码时钟数据恢复电路输出的第二时钟数据信号进行眼宽检测，以产生用于校准第二数控延时线的第二控制字；

23、通过存储模块存储第二数控延时线校准完成所对应的第二校准控制字；

24、在正常通信模式下，将存储模块存储的第二校准控制字加载至第一数控延时线进行延时控制。

25、在本发明的一个或多个实施例中，所述延时校准方法包括：初始阶段和交替循环的第一阶段和第二阶段；其中，

26、初始阶段

27、通过眼宽检测模块对第一解码时钟数据恢复电路输出的第一时钟数据信号和/或对第二解码时钟数据恢复电路输出的第二时钟数据信号进行眼宽检测而获得第一控制字和/或第二控制字，以对第一数控延时线和/或第二数控延时线进行校准；

28、通过存储模块存储第一数控延时线校准完成所对应的第一校准控制字和/或存储第二数控延时线校准完成所对应的第二校准控制字；

29、第一阶段

30、通过存储模块存储的第一校准控制字或第二校准控制字对第一数控延时线进行延时控制；

31、通过眼宽检测模块对第二解码时钟数据恢复电路输出的第二时钟数据信号进行眼宽检测，以产生用于校准第二数控延时线的第二控制字；

32、通过存储模块存储第二数控延时线校准完成所对应的第二校准控制字；

33、第二阶段

34、通过存储模块存储的第一校准控制字或第二校准控制字对第二数控延时线进行延时控制；

35、通过眼宽检测模块对第一解码时钟数据恢复电路输出的第一时钟数据信号进行眼宽检测，以产生用于校准第一数控延时线的第一控制字；

36、通过存储模块存储第一数控延时线校准完成所对应的第一校准控制字。

37、在本发明的一个或多个实施例中，所述延时校准方法包括：

38、第一阶段：第一数控延时线进入正常通信模式，第二数控延时线进入眼宽检测模式；

39、通过存储模块存储的第一校准控制字或第二校准控制字对第一数控延时线进行延时控制；

40、通过眼宽检测模块对第二解码时钟数据恢复电路输出的第二时钟数据信号进行眼宽检测，以产生用于校准第二数控延时线的第二控制字；

41、通过存储模块存储第二数控延时线校准完成所对应的第二校准控制字；

42、第二阶段：第二数控延时线进入正常通信模式，第一数控延时线进入眼宽检测模式；

43、通过存储模块存储的第一校准控制字或第二校准控制字对第二数控延时线进行延时控制；

44、通过眼宽检测模块对第一解码时钟数据恢复电路输出的第一时钟数据信号进行眼宽检测，以产生用于校准第一数控延时线的第一控制字；

45、通过存储模块存储第一数控延时线校准完成所对应的第一校准控制字。

46、与现有技术相比，本发明的基于编码通信的数据处理电路及延时校准方法，通过复用眼宽检测模块实现相位编码通信中的数控延时线的校准，减少数控延时线校准的设计复杂度和设计成本。另外，利用第一数控延时线和第二数控延时线结合轮询机制，在不中断通信的情况下，实现眼宽检测和实时校准，且能够避免第一数控延时线和第二数控延时线之间的工艺偏差带来的校准误差。