基于光纤介质的JESD204B数据传输系统的制作方法

本技术涉及高速数据传输领域，具体为基于光纤介质的jesd204b数据传输系统。

背景技术：

1、如今jesd204b接口已成为高速adc/dac转换芯片的主流接口，它是一种基于高速串行数据传输协议的接口，目前高速数据传输基本都是基于高速串行数据传输协议。相较于传统并行lvds总线接口，高速串行数据传输具有两大优势：传输带宽更高；总线接口更简单。高速串行传输接口也有一些自身的缺点，如功耗高、资源消耗多等。

2、在jesd204b板级传输应用中，当板级通过高速电缆互联，高速数字信号将会产生很大损耗。jesd204b协议中sync是同步信号，由数据接收端产生并传输给数据发送端，数据发送端根据sync信号电平状态感知数据接收端是否已经完成同步或者是否需要重新同步。jesd204b协议中sysref是系统同步参考信号，sysref上升沿触发数据发送端和数据接收端的本地多帧计数器同步计数，本地多帧计数器同步计数是获得数据传输确定性延时的保证。在传统应用中，sync和sysref模拟信号通过印制线或电缆传输，电缆传输损耗大且抗干扰能力弱，这就限制了jesd204b在长距离传输场景中的应用。

技术实现思路

1、本实用新型提供基于光纤介质的jesd204b数据传输系统，包括数据采集模块和数据处理模块，数据采集模块和数据处理模块通过光纤互连并通过jesd204b协议接口传输jesd204b协议信号，所述jesd204b协议信号包括adc采样数据、dac基带数据、同步信号sync和同步参考信号sysref；所述数据采集模块包括：adc电路、dac电路、第一时钟分发电路、fpga1和第一光模块；所述数据处理模块包括：第二时钟分发电路、fpga2和第二光模块，所述fpga1包括aurora核，所述fpga2包括aurora核和jesd204b核；所述系统包括adc采样链路和dac基带数据链路；

2、adc采样链路：完成模拟信号到数字信号的转换，通过第一光模块将采样后的数字信号转换成光信号传输到数据处理模块；fpga1的aurora核时钟将sysref采样为数字信号后通过fpga1的aurora核发送到数据处理模块，数据处理模块将接收到sysref数字信号送入到fpga2的jesd204b核的sysref输入端口；fpga2的jesd204b核输出的sync信号经过fpga2的aurora核时钟采样后发送到数据采集模块，数据采集模块fpga1的aurora核接收到sync信号后分发给各个adc芯片；

3、dac基带数据链路：数据处理模块将数字基带信号通过fpga2的jesd204b核发送到数据采集模块，数据采集模块将数字基带信号转换成模拟信号输出；fpga1的aurora核时钟将sysref采样为数字信号后通过fpga1的aurora核发送到数据处理模块，数据处理模块将接收到sysref数字信号送入到fpga2的jesd204b核的sysref输入端口；dac芯片输出sync信号经过数据采集模块fpga1的aurora核时钟采样后发送到数据处理模块，数据处理模块将fpga2的aurora核接收到的sync数字信号送入到fpga2的jesd204b核sync输入端口。

4、进一步地，所述fpga1为具有高速收发器功能且逻辑资源相对较小的器件。

5、进一步地，所述fpga2为具有高速收发器功能且逻辑资源相对较多的器件。

6、进一步地，所述adc电路为具有jesd204b接口的芯片。

7、进一步地，所述dac电路为具有jesd204b接口的芯片。

8、进一步地，所述第一时钟分发电路为具有多路时钟分发功能的器件。

9、进一步地，所述第二时钟分发电路为具有多路时钟分发功能的器件。

10、进一步地，调整同步参考信号sysref延时使多个链路多帧到达时间点在同一个本地多帧计数器周期内。

11、进一步地，所述aurora核接口数据时钟userclk对sync信号进行寄存器采样，采样后的sync信号放置于aurora的tx数据总线字段最低位并发往对端aurora数据接收端口。

12、进一步地，所述aurora接口数据时钟userclk对sysref信号进行寄存器采样，采样后的sysref信号放置于aurora的tx数据总线字段次低位并发往对端aurora数据接收端口。

13、本实用新型提供基于光纤介质的jesd204b数据传输系统，有效地解决了电缆传输损耗大且抗干扰能力弱等问题，降低了系统互联复杂度，减小了线缆重量，解除了系统各个模块在布局上的限制，缩小了各个功能模块的体积。

技术特征：

1.基于光纤介质的jesd204b数据传输系统，其特征在于，包括数据采集模块和数据处理模块，数据采集模块和数据处理模块通过光纤互连并通过jesd204b协议接口传输jesd204b协议信号，所述jesd204b协议信号包括adc采样数据、dac基带数据、同步信号sync和同步参考信号sysref；所述数据采集模块包括：adc电路、dac电路、第一时钟分发电路、fpga1和第一光模块；所述数据处理模块包括：第二时钟分发电路、fpga2和第二光模块，所述fpga1包括aurora核，所述fpga2包括aurora核和jesd204b核；所述系统包括adc采样链路和dac基带数据链路；

2.根据权利要求1所述的基于光纤介质的jesd204b数据传输系统，其特征在于，所述fpga1为具有高速收发器功能且逻辑资源相对较小的器件。

3.根据权利要求1所述的基于光纤介质的jesd204b数据传输系统，其特征在于，所述fpga2为具有高速收发器功能且逻辑资源相对较多的器件。

4.根据权利要求1所述的基于光纤介质的jesd204b数据传输系统，其特征在于，所述adc电路为具有jesd204b接口的芯片。

5.根据权利要求1所述的基于光纤介质的jesd204b数据传输系统，其特征在于，所述dac电路为具有jesd204b接口的芯片。

6.根据权利要求1所述的基于光纤介质的jesd204b数据传输系统，其特征在于，所述第一时钟分发电路为具有多路时钟分发功能的器件。

7.根据权利要求1所述的基于光纤介质的jesd204b数据传输系统，其特征在于，所述第二时钟分发电路为具有多路时钟分发功能的器件。

8.根据权利要求1所述的基于光纤介质的jesd204b数据传输系统，其特征在于，调整同步参考信号sysref延时使多个链路多帧到达时间点在同一个本地多帧计数器周期内。

9.根据权利要求1所述的基于光纤介质的jesd204b数据传输系统，其特征在于，所述aurora核接口数据时钟userclk对同步信号sync进行寄存器采样，采样后的同步信号sync放置于aurora的tx数据总线字段最低位并发往对端aurora数据接收端口。

10.根据权利要求1所述的基于光纤介质的jesd204b数据传输系统，其特征在于，所述aurora接口数据时钟userclk对同步参考信号sysref进行寄存器采样，采样后的同步参考信号sysref放置于aurora的tx数据总线字段次低位并发往对端aurora数据接收端口。

技术总结
本技术公开了基于光纤介质的JESD204B数据传输系统，包括数据采集模块和数据处理模块，数据采集模块和数据处理模块通过光纤互连并通过JESD204B协议接口传输JESD204B协议信号，所述JESD204B协议信号包括ADC采样数据、DAC基带数据、同步信号Sync和同步参考信号Sysref；所述数据采集模块包括：ADC电路、DAC电路、第一时钟分发电路、FPGA1和第一光模块；所述数据处理模块包括：第二时钟分发电路、FPGA2和第二光模块。有效地解决了电缆传输损耗大且抗干扰能力弱等问题，降低了系统互联复杂度，减小了线缆重量，解除了系统各个模块在布局上的限制，缩小了各个功能模块的体积。

技术研发人员：侯京辰,李杰,杜鑫
受保护的技术使用者：成都振芯科技股份有限公司
技术研发日：20230412
技术公布日：2024/1/12