专利名称:视频显示用的通用场脉冲分频电路及方法
概括地说，本发明涉及电视和视频显示的垂直偏转系统这个领域。具体地说，本发涉及用于视频显示的通用场脉冲分频电路及方法，该电路及方法可以处理所有的已知场信号和系统，而只要每幅图象的扫描行数是在513至718行的范围内，同时，该分频电路及方法具有可以和专用自锁脉冲分频电路相比的抗噪声度。
目前，在电视或其它视频显示中得到场脉冲的方式主要有两种。这两种系统通常称为注频锁定系统或自锁系统。在以前的注频锁定系统中，场脉冲始终直接由输入场信号锁定，特定地说，场输入信号是由脉冲分频电路从行频中导出的。在美国产生每幅图象具有525行的标称场信号的行频定为15.734赫芝。这种注频锁定方法既可处理标准的场信号，也可以处理非标准(自由振荡)场信号，甚至可以处理那些在稍有限制的频率范围内的、场频和行频都没有锁定的信号。尽管如此，注频锁定方法与另一种自锁系统相比，它的噪声性能比较差。
某些注频锁定系统包括宽带和窄带两种捕获方式，后一种方式用来改善抗噪声度。但是，使用这种系统，并未得到令人满意的效果，例如，在农村地区，场脉冲不是由行扫描振荡器产生，而是由电源本身产生的。在这类情况下，电源可以简单地是柴油发电机，柴油机以50赫芝的标称频率运转，并由此产生场脉冲。结果，供电一般不能精确控制，而且，这样的注频锁定系统仅仅在宽捕获方式中可以保持有效。在这种捕获方式中，输入场脉冲受到监测，如果这些场脉冲进入窄频率范围内系统就能够转换为窄带方式。在场脉冲没有同行脉冲锁定和场频率超出窄带范围之外的情况下，注频锁定系统仍保持在宽带捕获方式。因此，会具有更高的噪声灵敏度，而且在较宽的范围内易被触发。
典型的自馈系统利用一个内部脉冲分频电路来获得改善的噪声性能，却因此不能处理某些类型的非标准或自由振荡的场信号，如同注频锁定系统那样，为了保持性能，锁定范围通常限定于一个窄脉冲范围。结果，场频可能漂移，并由此引起图象上滚和下滑。
所以，提供一种视频显示用的通用场脉冲分频电路及方法是有益的，该场脉冲分频电路及方法既能处理美国的场信号(每幅图象有525行)和欧洲的场信号(每幅图象有625行)，也能处理所有的非标准或自由振荡信号。此外，它将非常理想地提供能够在行系统的宽范围上锁得注的一种系统和方法，除此之外，在这种方法中场脉冲不由行脉冲产生，而是有代表性地由低稳定电源产生的。
本发明一个目的是为视频显示提供一种改进的通用场脉冲分频电路及方法。
本发明目的之一就是为视频显示提供一种改进的通用场脉冲分频电路及方法，它能够处理所有标准或非标准(自由振荡)场系统，它不仅有和自锁系统相同的抗噪声度，而且有优于注频锁定系统的改进性能。
本发明又一目的是，为视频显示提供一种改进场脉冲分频电路及方法，它可以消除现有技术中遇到的频率漂移问题，还可以提供有高自动调整能力的实际上无跳动的场信号。
本发明另一目的是，为视频显示提供一种改进的通用脉冲分频电路及方法，它能自动适应每幅图象在513至781行范围内的输入信号。
本发明另一目的是，为视频显示提供一种改进的通用脉冲电路及方法，它仅用单独一个八位计数存储器，由此，可在集成电路系统中大量节省基片面积及减少相应的费用。
本发明达到了上述的和其它的目的，还提供了一种起动视频显示中的场斜波回扫的通用场脉冲分频电路。该通用场脉冲分频电路包括一个外部复位脉冲发生器，它根据外部场脉冲分频序列，产生一组外部复位脉冲，一个波形控制逻辑电路，它同外部复位脉冲发生器相联，响应外部复位脉冲去控制场斜波回扫电路的起动;一个计数器，它与外部复位脉冲产生器相联，以根据复位脉冲的第一个和第二个脉冲，去测定复位脉冲的频率值;一个计数存储器，它与计数器相联，以存储测到的频率值;一个窄门脉冲产生器，它同波形控制逻辑电路和计数器相联，以便超前第三外部复位脉冲产生一个门信号;一个内部复位脉冲产生器，它同波形控制逻辑电路和计数器相联，以便按照存储的频率值产生一组内部复位脉冲。波型控制逻辑电路在门信号期间检测第三个外部复位脉冲的出现，如果探测到这种脉冲的出现，而且第四个外部复位脉冲与一个内部复位脉冲同时发生，它根据内部复位脉冲起动场斜波回扫。在一个更具体的实例中，对波形控制逻辑电路敏感的前/后检测器被联到外复位和内复位脉冲产生器以及窄门脉冲产生器，以便判断外部复位脉冲相对于内部复位脉冲是否超前、同时发生或滞后。一个置位/复位控制逻辑电路，它与计数器和前/后探测器相联，以及用一个预置量来调节有效存储频率值，从而保持外部和内部复位脉冲的同时发生。
还提供了一种触发场斜波回扫的通用场脉冲分频电路及方法，它包括能根据外部脉冲序列，产生一组外部复位脉冲的电路系统。还提供有下述功能的电路系统，它能根据外部复位脉冲触发场斜波回扫，能根据外部复位脉冲的第一个和第二个脉冲，测定外部复位脉冲的频率值。还提供了一个存储所测定的频率值的电路，以及一个根据所存储频率值，在超前第三个外部复位脉冲的某个预定时间上触发门信号的电路。以及一个产生电路，提供一组频率等于存储频率值的内部复位脉冲，而且在门信号期间内，检测第三个外部复位脉冲的出现。还提供了这样一个电路，如果在门信号期间，出现第三个外部复位脉冲，而且第四个外部复位脉冲与内部复位脉冲同时发生时，它就根据内部复位信号，交替地触发场斜波回扫。更具体的实施例包括有这样的电路系统，它能估计外部和内部复位脉冲，以使这两种脉冲同时发生，而且能以一预置量去调整所存储的频率值，以维持外部和内部复位脉冲的同时发生。
附图简要说明通过参考下列本发明实施例及附图的说明，可以更加明了本发明中上面已介绍的和其它的特征及目的以及为达到这些目的所采取的方式，而且也能很好地了解本发明本身，其中附图1A表示依照本发明的通用场脉冲分频电路的逻辑流程图，该电路装置测量场脉冲的输入频率，而且将测得的频率值存储在一个单八位存储器中，以便可以根据外部复位脉冲或内部产生的复位脉冲，供给场斜波回扫;
附图1B是一个典型的计数存储器的局部示意图，该计数存储器构成附图1A中的八位存储器的一部分;
附图2是有代表性的波形间的比较，这种比较既有助于了解附图1A和1B中的通用场脉冲分频电路，也有助于说明该通用场脉冲分频电路响应内部复位脉冲触发场斜波回扫的工作情况。
最佳实施例说明附图1(A所示为本发明的场脉冲分频电路10。场脉冲分频电路10包括十级计数器12，计数器12的输出联到八位存储器14的输入端(A-H分别对应于第1位到第128位)，十级计数器12的另一些输出(I-J分别对应第256位到第512位)作为输入信号，加到译码复位发生器16。八位存储器14的输出信号作为输入信号，与十级计数器12的另一路输出一起加到译码复位脉冲发生器16和窄门脉冲发生器32。
场脉冲分频电路10额外地接受一个输入到外部复位及选通脉冲产生器24的场脉冲，而24的输出则送到选通门18、外部复位门20、波形控制逻辑电路28和前/后检测器26。根据来自波型控制逻辑电路28的控制信号，选通门18把加在它上面的外部复位和选通脉冲发生器24的输出信号送至八位存储器14作为它的输入信号。波型控制逻辑电路28的另一个输出直接送到八位计数器14。波型逻辑控制电路28的输出加到外部复位门20上，外部复位门20的输出信号不仅与内部复位脉冲发生器30的同一输出组合在一起，而且还与译码复位脉冲发生器16的输出组合在一起，加到十级计数12的复位输入端(C-J)。这个来自译码复位脉冲发生器16、外部复位门20及内部复位脉冲发生器30的同一输出信号，还作为控制输入信号加到置位/复位控制逻辑电路22上。置位/复位控制逻辑电路22将内部复位脉冲发生器30和窄门脉冲发生器32的输出信号作为它自己的输入信号。置位/复位控制逻辑电路22的输出加到十级计数器12的置位/复位输入端(A、B和D)十级计数器上还加有时钟输入。加在置位/复位控制逻辑电路22上的另一输入信号是来自于前/后检测器26及波型控制逻辑电路28两者的输出信号的组合，前/后检测器26还供给一个输入信号到波型控制逻辑电路28，而电路28又反过来输出一个控制输入信号给前/后检测器26。
内部复位脉冲发生器30和窄门脉冲发生器32为前/后检测器26提供一个公共输入信号。内部复位脉冲发生器30和窄门脉冲发生器32分别联到十级计数器12的D及E译码端。波型控制逻辑电路28又反过来提供一个输出信号，该信号与内部复位脉冲发生器30的输出信号组合在一起，以作为波型控制逻辑电路28的输入信号。波形控制逻辑电路28的一路输出加到斜波和消隐译码器/触发器控制电路34上，电路34还有另外一些输入，它们是来自复位脉冲发生器的触发脉冲信号和各种译码信号。斜波和消隐译码器/触发器控制电路34的输出信号加在斜波锁存储器36和消隐锁存器38上。斜波锁存器36供给消隐锁存器38一个输入信号，而后斜波锁存器36和消隐锁存器38共同提供输出信号用以触发视频显示中的场斜波回扫电路。
现在再参考附图1B，这是构成八位存储器14的一部分的计数存储器40。计数存储器40包括一组“与非”门，这些“非门”门，如具有输入端Q的“与非”门42，起反相器的作用。“与非”门42提供输出信号
Q，该信号同样也是“与非”门52的输入信号。送到“与非”门44的输入信号还有选通信号。“与非”门44的一个输出和“与非”门46的输入相联，“与非”门44的另一输出和选通信号一起输入到与“与非”门48的输入端“与非”门48的输出端和“与非”门50的输入端连接，“与非”门50以自锁接法与“与非”门46相联，它的一个输出端和“与非”门46的输入端相联，“与非”门46和“与非”门50的输入端相联，当“与非”门50的第二个输出端提供输出信号Qs时，“与非”门46的另一个输出端提供输出信号Qs。“与非”门50的第三输出和“与非”门42的一个输出一起送到“与非”门52，“与非”门52同样在其输出端给出一个反相的信号。
现在，再参考附图2，图中示出了相对于加在十级计数器12上的时钟输入的部分代表性波形，这些波形出现在场脉冲分频电路10的选定部分，根据加到外部复位和选通脉冲发生器24的场脉冲输入，在因此引起的下一时钟周期的正跳变时，输出一个外部复位脉冲。该外部复位脉冲被定义为脉冲1。此后，根据收到的加到外部复位和选通脉冲发生器24的第二场脉冲输入，又在加到十级计数器12上的时钟信号的正向跳变时，产生第二个外部复位脉冲。根据收到的第二个外部复位脉冲，就可由十级计数器12测定频率值，并把测定值存储在八位存储器14中。此后，在预期接收的第三场脉冲输入到外部复位和选通脉冲发生器24之前的八个时钟周期里，译码线路启动一个时钟周期，但紧接着，在随后的时钟信号正跳变时刻，又有一个译码复位脉冲输入到十级计数器12。在产生译码线正脉冲的同时，还产生一个窄门脉冲，该窄门脉冲的宽度为16个时钟周期，即在预期接收的场脉冲输入到外部复位和选通脉冲发生器24之前的八个时钟周期及该场脉冲输入到上述产生器24之后的八个时钟周期。正如附图2中的代表性波形所说明的，复位和选通脉冲发生器24的第三个外部脉冲输出，如附图所示那样，在窄门脉冲期间出现，而且与由内部复位脉冲发生器30提供的内部复位脉冲同时发生。此后，译码线提供另一个脉冲，用以指示来自窄门脉冲发生器32的第二个窄门脉冲的开始。在下一个时钟信号正向跳变时，一个窄门译码复位脉冲便加到十级计数器12上。此后，在第二窄门脉冲期间，收到第四个外部复位脉冲，而且这个第四个外部复位脉冲与内部复位脉冲发生器30的第二个内部复位脉冲输出同时发生。由于这种同时发生，其后的场脉冲分频电路10便依照内部复位脉冲而动作，而并不是根据加到外部复位和选通脉冲发生器24上的输入场脉冲所确定的外部复位脉冲而动作。
如附图所示，十级计数器12由第一个外部复位脉冲复位至1，此后又被第二个复位脉冲复位至9。译码复位脉冲发生器16的一个脉冲输出将十级计数器12置位至1，而随后的一个内部置位脉冲又将它复位至9。当第四个外部复位脉冲与一个内部复位脉冲同时发生时，场脉冲分频电路10便被置于自锁状态，而十级计数器12复位至9。
在实施中，在每幅图象有513至781行的范围内，场脉冲分频电路10经济地兼有注频锁定系统和自锁系统的最佳特性。而且，场脉冲分频电路能够在不损失性能的情况下，处理标准或非标准信号。因此，场脉冲分频电路10可以自动适应每幅图象为525行的美国标准系统和625行的欧洲标准系统，还能自动适应宽带信号，而这样的宽带信号在诸如中华人民共和国(每幅图象600-710行)等发展中地区很可能遇到。
场脉冲分频电路10的外部复位和选通脉冲发生器24连续缺少15个场脉冲输入之后，脉冲分频序列转移到“宽”注频锁定方式，并在相当于每幅图象769行的频率上自由振荡。当外部复位和选通脉冲发生器24的场脉冲输入端收到信号时，场脉冲分频电路10便在波形控制逻辑电路28的控制下，测定和存储输入信号的频率值，这个过程是同一最初两个场脉冲收到来一起发生的。当接到再下面两个场脉冲时，存储译码线、内部复位脉冲发生器30和窄门脉冲发生器32进入工作状态。由于在该时序列中12复位的控制(见图2)，外部复位和选通脉冲发生器24的第三个及第四个外部复位脉冲输出的时间应与内部脉冲发生器30产生的复位脉冲同时发生。如果第三个外部复位脉冲是在由窄门脉冲发生器32所确定的窄门脉冲时间内发生，而且第四个外部复位脉冲也出现在窄门脉冲内，则脉冲分频电路便转换为自复方式，在这种方式中脉冲分频电路仅由译码复位脉冲发生器16和来自内部复位脉冲发生器30的内部复位脉冲复位，而不再由外部复位脉冲复位。同时，场斜波回扫也仅仅由内部复位脉冲触发，在这种“自-锁”方式中，脉冲分频电路保持锁定于自由振荡场信号，这就是说，场信号没有锁定于行频率。这个过程可以用调整译码复位脉冲，即在前/后探测器26的控制下加上或减去一次计数的方法来达到。但是如果信号的奇数场和偶数场的差大于加上一次计数或减去一次计数，场脉冲分频电路将继续处于注频锁定方式，这样，场脉冲分频也就被外部复位脉冲复位。因此，所有诸如停播信号等类的需要高抗噪声度的信号都用抗噪声的自-锁方式进行处理，仅仅当诸如来自VCR之类的非标准信号出现时才发生例外。这后一种情况用抗噪声度明显较低的注频锁定方式处理。然而，因为高的抗噪声度对VCR信号并不那么重要，所以在这类条件下，用注频锁定方式工作不会降低性能。
因此，提供了一种经过改进的视频显示用的通用脉冲分频电路及方法，它能处理所有标准和非标准(自由振荡)场系统，而且既有和自锁系统相同的抗噪声度，又有注频锁定系统的经过改善的性能。本发明的电路和方法消除了现有技术中所碰到的频率漂移问题，而且利用自动高精度调整法，提供了一种基本无跳动的场信号。本发明的通用场脉冲分频电路及方法能自动适应每幅图象行数在513至781行的范围内的所有输入信号，而且仅使用一个单八位计数存储器，从而可显著节省集成电路系统中的基片面积和相应的费用。
虽然以上对本发明原理连同具体电路系统在内作了说明，但要清楚地知道，以上说明仅是具体示例，而不是对本发明范围的限制。
权利要求
1.一种视频显示中用于触发场斜波回扫的场脉冲分频电路包括根据外部场脉冲序列，导出一组外部复位脉冲的装置；根据所述外部复位脉冲，触发所述场斜波回扫的装置；根据所述外部复位脉冲的第一个和第二个脉冲，测定所述外部复位脉冲的频率值的装置；存储所述频率值的装置；根据所述存储频率值，与所述存储装置相联的、用于在预期的所述外部复位脉冲的第三脉冲前的某个预定时间启动门信号的装置；按照所述的存储频率值产生一组内部复位脉冲的装置；检测在所述门信号时间内所述第三个外部复位脉冲出现的装置；如果所述第三个外部复位脉冲出现在所述门信号时间内而且所述第四个外部复位脉冲与一个所述内部复位脉冲同时发生，就根据所述内部脉冲，交替触发所述场斜波回扫的装置。
2.权利要求
1的通用场脉冲分频电路还包括为了使所述外部和内部复位脉冲同时发生的估算装置;为了保持所述外部和内部复位脉冲同时发生，而用一个预定量调整所述存储频率值的装置。
3.权利要求
1的通用场脉冲分频电路，其中所述触发、检测和交替触发等步骤是通过波型控制逻辑电路完成的。
4.权利要求
3的通用场脉冲分频电路，其中导出装置还包括一个选通脉冲门，它根据来自所述波型控制逻辑电路的使能输入，给所述存储装置提供一个选通脉冲信号。
5.权利要求
3的通用场脉冲分频电路，其中，所述波型控制逻辑电路还包括一个联接导出装置和测定装置的外部复位门。
6.权利要求
3的通用场脉冲分频电路，其中，所述波型控制逻辑电路还包括一个斜波和消隐译码器/触发器控制电路。
7.权利要求
1的通用场脉冲分频电路，其中，所述测定装置还包括一个置位/复位控制逻辑电路，该电路根据所述起动和产生装置，去起动测定装置。
8.权利要求
1的通用场脉冲分频电路，其中，所述导出装置包括一个外部复位脉冲发生器。
9.权利要求
1的通用场脉冲分频电路，其中，所述测定装置包括一个计数器。
10.权利要求
1的通用场脉冲电路，其中，所述存储装置包括一组比特(位)锁存器。
专利摘要
提供了一种视频显示用的通用场脉冲分频电路及方法，它能够处理所有标准的场信号和系统，同时又具有和自锁系统一样的抗噪声度。只要在捕获相位期间控制脉冲分频电路的复位，就能够利用对存储部件的单次置位提供系统需要的全部主要译码。
文档编号H03K21/38GK86102912SQ86102912
公开日1986年11月26日 申请日期1986年4月29日
发明者麦克金·迈克尔 申请人:莫托罗拉公司导出引文BiBTeX, EndNote, RefMan