专利名称：数据通信监视系统的制作方法
技术领域：
本发明涉及一种在数据通信系统中传送辅助操作信息的方法，该系统具有SOH帧结构，带有一对MUX终端设备，其中辅助操作总线分配区域的及通路的辅助操作字节。
在系统中流通的信息可以用同一标称的速率来各自地计时，但是由于抖动和频率容限使在帧结构内信息的出现可能不同步，可是必须使全部信息都同步以保证它在正确的时间到达帧结构内正确的地方而不发生滑动。
假使发生任何一点滑动就要求立刻识别它并且报警，使得传送错误信息的事不会发生。系统也应当能校核假的错误信号，它可能由例如撤除卡所产生。
为了达到处理可以变化100ppm的抖动和频率的影响的目的，可以设置分开连接到总线上的独立时钟系统。就所要求的连接数目及可能出现的接线数量而言这个办法是不现实的，所以本发明的一个目的是提供一种简单的直接了当的达到同步的方法。
根据本发明，在数据通信系统中传送辅助操作信息的方法中，同步脉冲控制辅助操作存取卡，帧结构包括安排成九排90比特的810比特的排列，预定用于以8000帧/秒传送，包含SOH及通路辅助操作信息并有一些备用的容量。安排信息的形式以致同步脉冲的上升边使得从总线取出的数据取样点是在该帧的第一比特的中心。由于抖动和频率的差异，顺次的取样点相对于数据有移动。由于取样点每一帧再定相，不会发生数据出错。
最好SDH帧的每一排包括270字节长，区域辅助操作包含在头九个字节中。较适当地，区域辅助操作包含在每排辅助操作总线帧中的十二个字节的头九个字节中。
系统可以包括通过开关装置连接的一对多路复用器卡，开关装置接到多个控制卡。系统可以构成光传输系统的一部分。为了能够充分理解本发明，将参阅附图公开一个根据本发明在数据系统中传送辅助操作信息的方法的例子。
附图中
图1表示在ADMX中SOH分配的示意图，图1A是接收电路图，图1B是发送电路图。
图2是本例中帧的开始部分辅助操作总线的图示，及图3表示用于辅助操作总线数据转发-发送的顺序。
首先参阅图1，它表示在通信系统中的总电路，其中信息可经过光纤或电子通信系统传递。该系统包括卡1，它含有若干功能块。这些功能块中的第一块2是一个STM-1接口，它接收从线3以155Mb/5速率输入的信息。信息从块2被传送到块4，它是SOH功能块，在总线接口5以及其它功能块6，7到8之间起加入、取出和通过信息的作用，块8是通路辅助操作功能块，也加入及取出信息并和块5交换它们。功能块5输出到总线9，并个别地馈送到各卡(A，B……N)。信息通过光纤通信系统被馈送到线3，在本例中由9排270字节组成，其中每排的头9个被用于控制目的并被命名为SOH。现在参阅图2，它表示辅助操作总线的数据结构。VCPOH字节和识别控制比特与SOH字节排成一直线占有正规字节空间。
每排(在一个STM-1中)的头9个字节被命名为区域辅助操作。它包括帧字，指针，指令线，奇偶校验等，必须起/止在ADMX上。在带1∶1保护和四个STM-1分支的一种引出和插入的配置中，ADMX可能同时接收最多为8个STM-1信号。在某些条件下它们可能全都是准同步的(plesiochronous)，即不再是同步的。但在这些条件下所要求的字节以不丢失数据在正确地终止是系统的要求。然而，在系统中数据储存量应为最小也是一种要求。
一些SOH字节有确定的用处，但32x字节和Z1、Z2字节未定义。因此必须将所有这些字节传送到输助卡槽中以备将来开发。这对在每一个VC3或VC4POH中的Z3、Z4、Z5和F2字节也是对的。
图1的总线接口功能块4的输出中，帧输出由安排成9排90比特的帧构成。这通过辅助操作总线控制卡A到N。
以前已经建议过的通过把来自不同信号源的所有字节放在一条总线上并且例如和开关时钟同步的方式来分配SOH字节。输入线的速率相对于额定频率有+/-20ppm的容限。由于没有什么机构用来鉴别SOH的帧结构是正确的，所以字节的滑动是不可避免的。
假如考虑将E2字节用作为指令线，并且假如辅助卡上的编译码器以开关时钟的速率产生数据加入到输出线，那么E2可能比数据速率快多达40ppm，每25000字节产生一个字节间歇。在话音链路中这可能是充许，尽管它出现信号。然而在DCC通道上的影响就要明显得多。
较高容量的DCC占有SOH字节D4-E12，并且代表一条72千字节/秒的链路。假如像上述那样以最大时钟差为40ppm来分配的话
滑动＝72000×40×10-6＝2.88字节/秒＝每0.347秒一个字节＝0.347×72000＝在25000个中间一个字节对于信息组长度为128字节时，这表示信息差错率为25000/128＝195个中间差错一个信息，这是不能接受的，因为这将由于在ADMX中引入差错而要求频繁的重新传送信息组，对于SOH分配问题不是一个可以接受的解决方案。也应该注意到，许多SOH字节的功能是未规定的，将来的应用中可能不允许在设备中引入这样程度的差错。
因此，必须是每个数据的源/终端由从其特别的STM-1线的速率得到的时钟来驱动，假如ADMX本身不将差错引入这些信道的话。这就要求一种对多路复用器周围多达八个信源的各个定时进行分配的方法。
回到所示的在ADMX内的SOH的分配，在系统中对每一个STM-1信源提供一个分开的信息通路应受重视。应该注意到信息通路的数量对不同的市场需求时的配置是不同的。
分配辅助操作字节的最简单的方法是使用每条通路六根总线，具有数据线，帧同步线，及用于接收和发送的时钟线。这种方法的缺点是底板上内部连接的数量太大，更重要的是，控制和辅助卡所需的引线数太大。因为此原因，本发明要求只用四根总线的分配方案。
每一辅助操作分布信息通路由四根线组成TX数据线，TX帧同步线，RX数据线，和RX帧同步线。所建议的数据速率为6.48Mb/s，这可以很方便地从19.44Mb/S除以3获得，并且有需要的带宽。各个卡将按要求将各自的字节取出或插入到信息通路上。
时钟不要求分配，因为线路速率和其他系统时钟之间的容限接近+/-20ppm。接收的数据和“帧开始”同步脉冲一起是从具有由它各自的线路速率得到的时钟的每个MUX/光学通信卡发送的。然后其他各卡可以使用由另一个19.44Mb/S信源得到的时钟如开关时钟异步地对数据取样。假如取样时钟的相位与每一帧同步重新定位，那么就不会有数据滑动发生。
每帧的滑动率＝比特率X部分滑动X1/帧速率＝6.48×10+6×40×10-6×1/8000＝0.0324比特/帧＝11.7度假设在8KHZ时1.5UImax的输入线上的抖动总线上的抖动＝1.5×155/6.48＝0.0625UI×360＝22.5度最坏的情况每帧的最大相位移动＝34.2度。
在发送方向将数据插入到信息通路上的所有各卡必须使用由单个信源得到的时钟使字节能正确地定位。发送同步脉冲为输出线的帧速率，并且必须在相位上与将数据送入总线的所有接口都对准。
图2的帧结构假设MUX卡被这样划分，MUX用于取出SOH和POH二者，然后它们一起进行分配。
如示于图2的每个数据通路的帧结构是由除了第4排(指针)外的全部SOH，和帧定位字A1，A2字节组成，并包括J1，F2和来自三个可能的AV3的Z3.Z4.Z5。
每排的SOH将在一个STM-1排周期内被接收，缓存，然后发送到分配总线上。这只要求贮存头九个字节，因为总线和线速率同步。然而POH字节全都必须各个地缓存。
由于VC3/4POH因为指针识别而在STM-1帧内移动位置，它们可以在单个帧内不出现、或出现一次，二次特别的字节。如图3所示，因此POH必须识别SOH分配帧结构的正确性。使用单个比特进行每一个POH字节的识别控制。
几个卡被要求用来写入分配信息通路，以将数据插入帧结构。这要求带有工作电阻器的集电极开路型的总线驱动器，以便所有的卡都能写数据。第二个准则是在故障时没有卡可保持或中断总线，并停止其他卡的通信。在此情况下故障包括来自系统的或来自卡本身的卡掉电，卡拔出及诊断出毛病。
系统的安全是重要的，在这方面有几点应该考虑到a，如果在卡上诊断出故障，那么它不能写入或保持总线，以及b，卡的设计必须保证不能因为两个卡写入帧结构中的同一字节而争用总线。插入电路应该和输出时钟校正器一起于每个帧同步时复位。
在每个同步脉冲的后沿，时钟信号操作该帧且保证信息要对准写在帧的每一比特的中心。在帧结构的排和行内信息的地址分配可以随任何配置的各自要求来改变。
在运行中所有未使用的和固定的填充字节应置全“1”。在接收方向这是由MUX ASIC来完成的。所有非奇偶(DP)比特除了DP＃1外也都置“1”，而DP＃1用于设定整个前面的数据帧的非奇偶性。
在发送方向，如图4所示，许多不同的OH将数据插入同一数据线上。当进行奇偶校验时，有效的数据必须在全部时间内都存在。因为某些字节时隙不能被任何OH所存取，在每个发送数据线上都要求有一个工作电阻器，以保证在到MUX输入端的全部比特都被定义。
在接收方向，MUX将对每个数据帧产生非奇偶比特，即，该帧加上附加比特，将有奇数奇偶校验。奇偶比特随之被插入到下一帧的DP＃1位置。每一个OH ASIC被要求执行类似的过程并对接收数据的每个完整的帧产生非奇偶比特。为此目的应监视整个帧，即使只存取一部分数据。之后计算的值和从下一帧中取出的DP＃1的值进行比较，如果它们不相等就标志出了故障。在告警以前对此故障进行该帧的字节10，11和12的三个帧持续检验。每个OH可以各自对OH总线故障告警。
在发送方向发生相似的过程，但每个OH使用分开的非奇偶比特。因此每个OH首先应配置成应当存取其非奇偶比特。当一个OH将数据插入到总线上时，它必须计算插入到每一帧中的全部比特的奇偶性。然后MUX将一个非奇偶比特插入到下一帧中，这样这个比特加上插入前面的帧的全部数据构成奇数奇偶校验。
在发送方向，MUX执行相似于在接收方向OH的类似的功能，它要计算整个接收的帧的非奇偶性并将它和下一帧中DP比特的值作比较。为了执行此比较，所有DP比特首先必须一起进行“同”逻辑操作以形成组合的非奇偶比特。然后再和计算值比较，如果它们不一样就标志出故障。三帧持续检验也在告警以前进行。
本发明保证如果三个后面的帧被检测为无差错，告警被取消。
应懂得的是本发明的方法能使辅助操作信息从一个SDH线路卡传送到另一卡或从另一卡传送来，它使底板和所包含的逻辑电路最少。连接要比需要的数目节省33%。数据速率6480Kb是系统时钟(38.880KHZ)的因数，可以从系统时钟速率用这个因数来除得到。因此在辅助操作的帧结构和SDH帧结构的头9排之间的一致性有助于从SDH帧将数据传送到辅助操作的帧或从辅助操作的帧传送数据。
权利要求
1.一种在数据通信系统中传送辅助操作信息的方法，同步脉冲控制辅助操作存取卡，帧结构包括安排成九排90比特的810比特排列，安排用于以8000帧/秒传送包含SOH及通路辅助操作信息和一些备用的容量，其特征是安排信息的形式以致同步脉冲的上升边使得从总线取出的数据的取样点是在该帧的第一比特的中心。
2.根据权利要求1所述的方法，其特征是取样点逐帧再定相，因而不会发生数据出错。
3.根据权利要求1或2所述的方法，其特征是区域辅助操作包含在每排辅助操作总线的帧中的12字节的头9个字节中。
4.根据以上任何一个权利要求所述的方法，其特征是该系统包括经开关装置连接的多个多路复用器卡，该开关装置连接到多个控制卡。
5.根据以上任何一个权利要求所述的方法，其特征是该系统构成光传输通信系统的一部分。
6.根据以上任何一个权利要求所述的方法，其特征是所有未使用的和固定的字节均置“1”以及在接收方向除了第一个以外的所有非奇偶比特都置“1”，第一非奇偶比特用于设定整个前面的帧的非奇偶性。
7.根据权利要求6所述的方法，其特征是MUX对每个帧产生非奇偶比特，使它有奇数奇偶校验，以及该奇偶校验比特插入下一帧中。
8.根据权利要求6或7所述的方法，其特征是每个辅助操作ASIC被安排得对接收的数据的每个完整的帧产生非奇偶比特。
9.根据权利要求8所述的方法，其特征是如果在三个连续的帧中没有奇偶校验就发生告警。
10.根据权利要求9所述的方法，其特征是如果后面三个帧被检测为无差错，则告警被取消。
全文摘要
一种在数据通信系统中传送辅助操作信息的方法，同步脉冲控制辅助操作存取卡，帧结构包括安排成九排90比特的810比特排列，安排用于以8000帧/秒传送包含SOH及通路辅助操作信息和一些备用的容量，其特征是安排信息的形式以致同步脉冲的上升边使得从总线取出的数据的取样点是在该帧的第一比特的中心。
文档编号H04J3/06GK1081302SQ9310611
公开日1994年1月26日 申请日期1993年4月24日 优先权日1992年4月25日
发明者A·J·詹宁斯, N·J·金斯 申请人:Gpt有限公司