专利名称：频相分/码分多址扩展频谱通信调制解调器的制作方法
技术领域：
本实用新型涉及一种扩频通信调制解调器，用于一点对多点、多路传输或需要简化发射机(接收机)电路的扩展频谱通信装置或系统。
目前的扩频通信调制解调器多为直接序列码分多址(DS－CDMA)，它具有可用地址数少，功率和频谱利用率低、邻站干扰大、初始同步时间长和调制解调电路复杂等缺点。
本实用新型的目的就是为了解决上述问题，提供一种线路简单、成本低、性能好、频谱利用率高、抗干扰性强的频相分／码分多址扩展频谱通信调制解调器。
本实用新型的技术解决方案频相分／码分多址(FPD／CDMA)扩展频谱通信调制解调器由扩频调制器和扩频解调器组成，其中扩频调制器包括有由二进制计数器U1、U2、U3(型号为74F163)、只读存贮器U4(型号为2732)、与非门U5(型号为74F20)组成的多地址扩频码发生器，由非门U9A－U9D和运放U7、U12、U15、U16组成的多路码型变换器，由集成调制块U6、U10、U13、U18(型号为MCL SRA－1－35)组成的多路扩频调制器，由运放U8、U11、U14、U17组成的多路缓冲放大器，由中频合路集成块U19(型号为GFH2－1)构成的中频合路器，多路缓冲放大器U8、U11、U14、U17的输入分别接已经过信息调制的不同载波频率的已调信号，它们的输出分别与各自的扩频调制器U6、U10、U13、U18的信号输入端INCY连接。扩频解调器包括有由中频分路集成块U′27(型号为GFHZ2－50)构成的中频分路器，由集成调制块U′6、U′10、U′13、U′18(型号为MCL SRA－1－35)组成的多路扩频解调器，由非门U′9A－U′9D和运放U′7、U′12、U′15、U′16组成的多路码型变换器，由计数器U′1、U′2、U′3(型号为74F163)、只读存贮器U′4(型号为2732)、与非门U′5(型号为74F20)组成的多地址扩频码发生器，由非门U′8A、U′8B、运放U′11、U′14、乘法器U′19、U′20(型号为MCL SRA－1－35)、晶体滤波器F′1、F′2、运放U′22A、U′22B、倍压平方检波器(由电容C′1、C′2、二极管D′1、D′2、电阻R′32和电容C′3、C′4、二极管D′3、D′4、电阻R′36组成)、相减放大器U′23A、可调式有源积分滤波器(由运放U′23C、电阻R′46－－R′49、电容C′8组成)、集成压控振荡器U′24(型号为MC4324)、双单稳态多谐振荡集成块U′25(型号为74LS221)、与非门U′26A(型号为74LS01)组成的扩频地址码同步跟踪锁相环，由非门U′8C、运放U′17、乘法器U′21(型号为MCL SRA－1－35)、晶体滤波器F′3、运放U′22C、倍压平方检波器(由电容C′5、C′6、二极管D′5、D′6、电阻R′40组成)、积分器(由运放U′23B、电容C′7及电阻组成)、判决器(由晶体管BG′1、BG′2、BG′3、二极管D′7及电阻组成)、禁门(由与非门U′26B组成)及双单稳态多谐振荡集成块U′25组成的扩频地址码捕获电路，其特征是a、多路扩频调制器U6、U10、U13、U18共用一个多地址扩频码发生器(由U1－U5组成)，该扩频码发生器中计数器U1、U2、U3的钟信号输入端CLK与时钟发生器送来的定时信号CLKIN连接，U1、U2的输出端Q0－Q3分别与只读存贮器U4的地址端A0－A7依次对应连接，U4的地址端A8、A9与计数器U3的输出端Q0、Q1连接，U1、U2的进位端TC和U3的输出端Q0、Q1分别与与非门U5的四个输入端连接，U5的输出接U1、U2、U3的置初始值端PE，使得计数器U1、U2、U3循环产生寻址码，供只读存贮器U4取出四个经过延时分相的扩频地址码序列从U4的输出端D0－D3送出，分别与各自的码型变换器的输入即非门U9A－U9D的输入端连接，多路码型变换器的输出从运放U7、U12、U15、U16的输出端送出，分别与各自的扩频调制器U6、U10、U13、U18的码输入端INB1、INB2连接，多路扩频调制器U6、U10、U13、U18的输出端OUT送出已扩频的频相分／码分多址中频信号SS1、SS2、SS3、SS4接中频合路器U19的四个输入口，U19的输出信号通过发射机以无线电波的形式发往扩频接收器，由扩频解调器解扩。
b、扩频解调器的中频分路器由U′27将接收机接收到的扩频(中频)信号分路送到多路扩频解调器U′6、U′10、U′13、U′18的信号输入端INCY，U′27的另三路输出分别与扩频地址码同步跟踪锁相环及其码捕获电路中的乘法器U′19、U′20、U′21的信号输入端INCY连接，多路扩频解调器U′6、U′10、U′13、U′18共用一个多地址扩频码发生器(由U′1－U′5组成)和一个扩频地址码同步跟踪锁相环及其码捕获电路，多地址扩频码发生器(由U′1－U′5组成)的连接与扩频调制器中的多地址扩频码发生器(由U1－U5组成)的连接完全相同，只是计数器U′1－U′3的钟信号输入端CLK与扩频地址码同步跟踪锁相环的输出即与非门U′26A的输出端连接，且只读存贮器U′4的输出端D0还与扩频地址码捕获电路的输入即非门U′8C的输入端连接，同时U′4的输出端D4、D5分别与扩频地址码同步跟踪锁相环的两个输入即非门U′8A、U′8B的输入端连接，多路扩频解调器U′6、U′10、U′13、U′18的输出端OUT送出解扩后的信息调制信号SS′1、SS′2、SS′3、SS′4供后面各路信息解调器解调。
本实用新型采用简单可靠的电路结构，其成本低、性能好、效率高，可提高扩谱通信系统的频谱利用率、抗干扰性和经济性。本实用新型可根据用户需要设计为两路(址)至多路(址)的扩频调制解调器，其总路(址)数决定于频分的可资用信道(路)数及优选的地址码数(一般为地址码长的50－75％)的组合。这样可用地址数多，各信号之间的正交性很好，并且各信号不会因信息调制而使它们之间的互相关增加，接收各信号所需初始同步时间都很短，多路(址)发射时，发射机设备简单，多路(如N路)传输接收时，接收机设备也很简单，只需设一个码同步跟踪环，减少了N－1个码同步跟踪环。它既可用于多路传输，又可用于一点对多点的通信系统，具有良好的简便性、经济性和实用性。
图1是本实用新型的扩频调制器电原理图；图2是本实用新型的扩频解调器电原理图。
如图1、2，本实用新型以四路为例，实际可从2－N路(N为大于2的整数)中任选，图中电路的地址码长M设定为1023位(210－1)，实际可根据2L－1(L＝……5、6……i……)进行任意码长的设定，若地址码长更短或更长时，可减少或增加多地址扩频码发生器中的计数器的个数，若地址数很多或地址码过长时，可扩充只读存贮器的个数。
本实用新型的工作过程如下，多地址扩频码发生器中的计数器U1、U2、U3从0001－1023在时钟发生器的定时信号CLK IN的控制下，周而复始地运转，当运转到0000时，由与非门U5迅速转换到0001，因此排除了0000的可能性。计数器U1－U3输出的0001－1023作为寻址地址码，通过只读存贮器U4的地址端A0－A9，同时取出早已存入U4的四个已延时分相好的扩频地址码序列(平衡GOld序列)，由U4的输出端D0－D3输出，其中D0输出的为基本码序列，上述预存的码序列为平衡GOld码序列，是经计算机优选出来的，其延时分相产生的新序列(这里为基本序列以外的另三个序列)和基本序列均具有最好的自相关和互相关特性。四个扩频码序列分别经各自的码型变换器，将NRZ(非归零)码变换为双极性码后加到多路扩频调制器U6、U10、U13、U18的码输入端INB1、INB2。已进行信息调制的中频信号(如差分四相移相键控调制信号DQPSK，也可是其他调制信号)DQPSK1、(载波频率为f1)、DQPSK2(f2)、DQPSK3(f3)DQPSK4(f4)分别经过多路缓冲放大器U8、U11、U14、U17后加到各自的扩频调制器U6、U10、U13、U18的信号输入端INCY，这样，多路扩频调制器U6、U10、U13、U18就分别输出已扩频的频相分／码分多址(FPD／CDMA)中频信号SS1、SS2、SS3、SS4，再经合路器U19合路限带后送至发射机的射频单元(上变频器、功放、双工器、天线等)，由发射机以无线电波的形式发往扩频接收器，再由扩频解调器解扩。这是先信息调制(此时已实行频分)，然后再进行扩频调制(码分)的方案，也可以是先对数字信息(信息码)进行扩频调制(码分)，然后再调制到中频载波上(如f1、f2、f3、f4)，两种方式输出的扩频信号的频谱是完全一样的。扩频解调器进行的解扩运算，实际上是再扩频运算，所以图2的上部电路与图1极为相似。多地址扩频码发生器(由U′1－U′5组成)产生四路延时分相好的扩频地址码序列，分别经多路码型变换器U′9A－U′9D、U′7、U′12、U′15、U′16变换码型后加到扩频解调器U′6、U′10、U′13、U′18的码输入端INB1、INB2。扩频接收器接收的中频扩频信号经中频分路器U′27分路后对应加到扩频解调器U′6、U′10、U′13、U′18的信号输入端INCY，这样，扩频解调器U′6、U′10、U′13、U′18就对应输出已解扩的四路DQPSK信号SS′1、SS′2、SS′3、SS′4。这些DQPSK信号可分别送后面的信息解调器按常规解调出信息来(本振频率分别对应于f1、f2、f3、f4)。扩频解调器接收端所不同的是，地址码序列存在着一个与扩频调制器发送端地址码序列同步的问题，即需要一个码同步环路。本实用新型采用了包络相关型延迟锁相环(DLL)，扩频解调器的多地址扩频码发生器中，只读存贮器U′4的输出端D5输出的是早码序列(比基本码序列超前一位)，U′4的输出端D4输出的是迟码序列(比基本码序列延迟一位)。早码经运放U′11码型变换后加到乘法器U′19，与从中频分路器U′27来的中频扩频信号相乘后，输出经窄带晶体滤波器F′1、缓冲放大器U′22A、倍压平方检波器送至相减放大器U′23A；迟码与早码相类似，经运放U′14码型变换，与中频扩频信号在乘法器U′20中相乘，再经窄带晶体滤波器F′2，缓冲放大器U′22B、倍压平方检波器也加至相减放大器U′23A。相减放大器U′23A输出经可调式有源积分滤波器加到压控振荡器U′24上，调整压控振荡器的频率，其输出经双单稳态多谐振荡器U′25中的一个单稳振荡器整形形成脉冲后，输送到禁门U′26A。这样就可使接收(本地)地址码序列在时间上朝着减小相对时延的方向移动，以实现对外来(即发送端来的)地址码的跟踪。本地基本码序列经扩频地址码捕获电路的非门U′9C、运放U′17码型变换后，亦与外来中频扩频信号在乘法器U′21相乘，U′21的输出经晶体滤波器F′3窄带滤波、U′22C缓冲放大、倍压平方检波及U′23B积分后送给判决器，判决器的判决电平可由电阻R′50调节，判决器的输出经扩展加至禁门U′26B，本地多地址扩频码发生器全“1”提取的信号亦经过处理后加至U′26B，U′26B的输出经双单稳态多谐振荡器U′25中的另一个单稳振荡器整形形成脉冲后也加到禁门U′26A。禁门U′26A的两个输入端分别为上述两个支路的输出脉冲信号，U′26A的输出作为CLKIN信号加到本地多地址扩频码发生器的输入端CKL，这样就可以实现对外来(发送端)地址码序列的捕获与跟踪。
本实用新型中没有画出载波同步锁相环(PLL)的电路(如果采用相干检测的话，接收端是需要恢复载波的)，如果采用差分检测，则可不提取载波。由于通常都采用常规电路来实现载波同步和相干检测(或不提取载波的差分检测)，故这里从略。
权利要求1.一种频相分/码分多址扩展谱通信调制解调器，它由扩频调制器和扩频解调器组成，其中扩频调制器由多地址扩频码发生器、多路码型变换器、多路扩频调制器、多路缓冲放大器和中频合路器组成，扩频解调器由中频分路器、多路扩频解调器、多路码型变换器、多路地址扩频码发生器、扩频地址码同步跟踪锁相环和扩频地址码捕获电路组成，其特征在于a、多路扩频调制器共用一个多地址扩频码发生器，该扩频码发生器中计数器U1、U2、U3的钟信号输入端CLK均与时钟发生器送来的定时信号CLKIN连接，U1、U2的输出端Q0-Q3分别与只读存贮器U4的地址端A0-A7依次对应连接，U4的地址端A8、A9与计数器U3的输出端Q0、Q1连接，U1、U2的进位端TC和U3的输出端Q0、Q1分别与与非门U5的四个输入端连接，U5的输出端U1、U2、U3的置初始值端PE，使得计数器U1、U2、U3循环产生寻址码，供只读存贮器U4取出四个经过延时分相的扩频地址码序列从U4的输出端D0-D3送出，分别与各自的码型变换器的输入对应连接，多路码型变换器的输出分别与各自的扩频调制器的码输入端连接，多路扩频调制器的输出端与中频合路器的四个输入口对应连接；b、扩频解调器的中频分路器将接收机接收到的扩频(中频)信号分路送到多路扩频解调器的信号输入端，中频分路器的另三路输出分别与扩频地址码同步跟踪锁相环及其码捕获电路中的乘法器U′19、U′20、U′21的信号输入端INCY连接，多路扩频解调器共用一个多地址扩频码发生器和一个扩频地址码同步跟踪锁相环及其码捕获电路，多地址扩频码发生器(由U′1-U′5组成)的连接与扩频调制器中的多地址扩频码发生器(由U1-U5组成)的连接完全相同，只是计数器U′1-U′3的钟信号输入端CLK与扩频地址码同步跟踪锁相环的输出连接，且只读存贮器U′4的输出端D0还与扩频地址码捕获电路的输入连接，同时U′4的输出端D4、D5分别与扩频地址码同步跟踪锁相环的两个输入端连接，多路扩频解调器的输出端送出解扩后的信息调制信号SS′1、SS′2、SS′3、SS′4供后面多路信息解调器解调。
2.按权利要求1所述的频相分／码分多址扩展频谱通信调制解调器，其特征在于扩频调制器和扩频解调器中多地址扩频码发生器的计数器个数可根据需要减少或增加，其只读存贮器的个数可根据需要扩充。
专利摘要本实用新型涉及一种扩频通信调制解调器，其扩频调制器共用一个多地址扩频码发生器，该发生器的输入端均与时钟发生器的输出连接，其输出端接各自的码型变换器，各自的码型变换器的输出分别通过各自的扩频调制器接中频合路器的四个输入口。扩频解调器共用一个扩频地址码同步跟踪锁相环及其码捕获电路，其码发生器的连接与扩频调制器中的码发生器的连接相同，只是其输入与码同步跟踪锁相环的输出连接，其输出还分别送到码同步跟踪锁相环及其码捕获电路的输入端。
文档编号H04L27/00GK2181783SQ9323792
公开日1994年11月2日 申请日期1993年11月12日 优先权日1993年11月12日
发明者赖仪一 申请人:中国人民解放军总参谋部第六十三研究所