专利名称：数字电视信号的同步系统和数据帧结构的制作方法
技术领域：
本发明涉及格形编码调制(TCM)发送和接收系统，特别涉及在高清晰度电视(HDTV)应用中使用的TCM。
格形编码调制是一种用于改进数字发送和接收系统的性能的公知技术。改进可以按给定的功率电平来实现S/N性能，或者可减小对实现给定S/N性能所要求的发送功率。本质上，TCM包括用于把数据比特的输入序列的每个K输入数据比特变换为K＋n输出比特的多状态卷积编码器，因此称作为比率K/(K＋n)卷积编码器。该输出比特变换成用于数据传输的已调载波的离散符号(具有2(K＋n)值)的序列。例如，该符号可包括2(K＋n)个相位和幅度值。当接收机中使用似然解码器如维特比(Viterbi)解码器时，通过以状态相关顺序方法编码输入数据比特，可实现在允许传送序列之间最小欧几里德距离的增加，导致减小误差概率。
图1通常表示以上所述类型的系统。输入数据流的每K比特由比率K/(K＋n)状态相关顺序卷积编码器10变换为K＋n输出比特。然后，每组(K＋n)输出比特由映像器12变换为一个2(K＋n)符号。该符号由发送机14在已选信道上进行发送。接收机包括一个调谐器16，用于把在选择信道上接收的信号变换为中频信号，再经解调器18解调，以提供基带模拟信号。该模拟信号由A/D 20进行适当取样来恢复发送符号，然后将发送符号加到维特比解码器22，用于恢复原始的K数据比特。
美国专利No.5,087,975公开了一种残留边带(VSB)系统，用于在标准6MHz电视信道上以连续M层符号的形式发送电视信号。该符号率被优选固定在大约684H(大约10.76兆符号/秒)，这里H是NTSC制行扫描频率。该专利也公开了使用一种具有12符号时钟间隔的前馈延迟的接收机梳状滤波器来减少接收机中的NTSC同频道干扰。为了便于接收机梳状滤波器的操作，由具有12符号时钟间隔的前馈延迟的模滤波器预编码源数据。在取得专利的系统的接收机中，在没有有效的NTSC同频道干扰的情况下，互补模后编码器可用于代替梳状滤波器处理接收的信号，以避免可归因于S/N特性的降低。
本发明的目的是提供一种引TCM技术和接收机梳状滤波器二者的数字传输和接收系统，用于实现具有NTSC同频道干扰减小的改进S/N性能。
本发明的又一目的是提供一种减小接收机复杂性而没有较大地降低性能的前述类型的数字传输和接收系统。
本发明另一目的是提供一种用于数字电视信号的新颖帧结构和同步系统。
本发明的这些和其它目的和优点在结合附图阅读下列说明书时将变得变而易见，其中，图1是采用最佳MLSE维特比解码器的传统TCM系统的系统方框图；图2A是根据本发明包括采用维特比解码的TCM系统的电视信号发送机和接收机的系统方框图；图2B是图2A的接收机的替代实施例的方框图；图3表示在图2发送机中实现的符号交错；图4是详细地表示图2的电路32和34的方框图；图5是表示图4的映射器49的操作的示意图；图6是表示图4的卷积编码器操作的表；图7是根据图6的表的格形状态转换图；图8是详细地表示图2的电路42、44、46和48的方框图；图9是图8的最佳MLSE维特比解码器46A-46L的功能方框图；图10是表示可以用于代替图8的维特比解码器46A-46L用以恢复比特Y1和Y2的估算的电路图；图11是图8的最佳MLSE维特比解码器44A-44L的功能方框图；图12是表示包括由图2接收机的梳状滤波器42产生的效应的本发明的TCM编码器的操作的表；图13表示在梳状滤波器43中组合两个子集的合成效应和产生的合成陪集；图14表示出现在图13的表中的七个陪集；图15是根据图12表的格形状态转换图；图16是根据图15的格形图编程的维特比解码器的功能方框图；图17表示使用图6的维特比解码器来恢复发送比特X1和X2的估算；图18表示在一段同步间隔以后图4的延迟单元48、54和56的状态。
图19表示在一段同步信号邻近产生在图4的多路复用器62的输出的信号的格式；图20是为处理数据段和帧同步信号改进型的图8的梳状滤波器42的方框图；图21是为处理数据段和帧同步信号改进型的图8的后编码器48A-48L的方框图；图22表示在帧同步信号的邻近产生在图4的多路复用器62的输出的信号的格式；图23表示本发明的一个实施例，其中比特率传输的增加是通过以每符号3比特的形式提供输入数据来实现的。
图24A和24B表示本发明应用到QAM系统；和图25A和25B表示在接收机中具有图23和24所示的本发明实施例用途的各自的后编码器构形；图2A通常表示加到在上述的第5,087,975号美国专利中公开的那种的多级VSB HDTV发送和接收系统的TCM系统；当考虑多级VSB HDTV应用在本发明的优选实施例中时，可以理解的是，本发明实际上更通用并可以加到其它类型的发送和接收系统，包括低分辨率视频系统和基于数据系统的非视频。而且，其它的调制技术，例如采用正交调幅(QAM)的技术也可被采用。
接下来参照图2A，数据源24提供一序列数据字节，这些字节可包括例如压缩HDTV信号、NTSC分辨率的压缩电视信号或任何其它数字数据信号。虽然不需要，数据字节最好是以连续帧来排列，每帧包括根据交错的262和263数据段，每个数据段包括以约为10.76兆符号/秒(Msymbols/sec)的符号率产生的684两比特符号。来自源24的数字字节也提供多个定时信号，被加到用于前向纠错的里德-所罗门(Reed-sulomon)编码器26，并由其加到字节交错器28。在整个帧期间，字节交错器28重排数据字节，以减小系统对突发噪声的敏感度。
来自交错器28的交错数据字节被送到符号交错器30，在优选实施例中，该符号交错器30以符号率提供两个输出比特流X1、X2，每个比特对X1、X2对应于数据符号。尤其是，由于在接收机中存在梳状滤波器(下文要详细描述)，最好是在12个子段A-L中交错每个数据段的2-比特符号，每个子段包括57个符号，如图3所示。每个子段(例如子段A)包括57个符号(例如A0-A56)，由12个符号间隔相互隔开。符号交错器30实现了象各自的子段的连续符号那样重排每个数据字节所加的2比特符号。于是，例如，加到交错器30的第一数据字节的4个2-比特符号提供作为子段A的输出符号A0、A1、A2和A3，第二所加的数据字节的4个2比特符号提供为子段B的输出符号B0、B1、B2和B3等，这就保证了每个数据字节的符号在编码器和接收机二者中作为一个单元进行处理。
来自交错器30的2比特符号流加到预编码器和格形编码器32，以便变换成3个输出比特，如在下文中要更详细描述的。由于单元32的特征在于12符号延迟，可认为包括12个并行编码器，其每一个以1/12符号时钟率工作，和由交错器30产生的每个子段由各自的并行编码器之一进行处理。在单元32输出端产生的3比特符号流加到符号映射器和同步插入器34并由其送到VSB调制器36，以便按多个8层符号传输。
发送信号被接收机接收，该接收机包括对应图1的块16、18、和20的调谐器、解调器和A/D 40。单元40的输出包括多位(例如8-10位)8层符号流，由选择开关50的部件50a、b、c和d(参见美国专利No.5,260,793，作为操作开关50的电路的典型实施例)加到包括梳状滤波器42和第一维特比解码器44的第一处理通路和包括第二维特比解码器46和后编码器48的第二处理通路。每个处理通路包括耦合在开关部件50b和50c之间的均衡器38。维特比编码器44和后编码器48二者的输出，其每一个包括比特流X1、X2的重建。选择开关50的部件50d把所加的比特流对X1、X2之一耦合到重建原始数据字节的符去交错器52。然后，这些数据字节由字节去交错器54去交错和由里德-索洛蒙解码器56纠错，以便应用到接收机的其余部分。
图2B表示了图2A的接收机的另一个实施例。该实施例除仅提供一个维特比解码器45外基本上与图2A的系统相同。特别是，维特比解码器45响应来自选择开关50的控制信号，以便当选择第一处理通路时，假设第一构形用于实施维特比解码器44的功能，和当选择第二通路时，假设第二构形用于实施维特比46的功能。
参照图4，单元32包括模2反馈预编码器32a，从交错器30接收符号(每个符号识别为比特X1、X2)，以产生输出比特Y1、Y2。更确切地说，预编码器30a包括模2加法器44，该加法器44的第一输入连接为接收比特X2和第二输入连接到加法器输出，经多路复用器46和12符号延迟单元47产生输出比特Y2。延迟单元47的输出也由多路复用器46返回接到其输入。加法器44的输出比特Y2按比特Z2加到符号映射器49的一个输入，在图5中详细地表示。
来自预编码器32a的未编码的比特Y1加到比率为1/2、4状态、系统反馈卷积编码器32b，以便变换到输出比特Z1和Z0。卷积编码器32b包括信号通路51，以便把送到符号映射器49的第二输入的比特Y1作为比特Z1加到模2加法器52的一个输入。通过多路复用器53把加法器52的输出加到12符号延迟单元54的输入，其输出按比特Z0加到映象器49的第三输入并通过第二多路复用器55加到第二12符号延迟单元56的输入。延迟单元56的输出加到加法器52的第二输入。延迟单元54和56的输出通过多路复用器53也返回接到它们各自的输入，每个延时单元47、54和56按符号率(大约10.76兆符号/秒)定时。可以理解的是，因为12符号延迟单元表征它们各自的操作，每个子段A-L(参见图3)将由预编码器32a单独处理。
在没有脱离本发明的情况下，卷积编码器32b可采用多种其它形式(由图4所示的)，例如，编码器状态的数目可与所示的不同，可以使用前馈结构而不用分开的反馈结构，和非对称编码可以被使用在反馈或者前馈安排中。
当选择它们各自的B输入端的倍数时，多路复用器46、53和55考虑到提供同步插入。在所有其它倍数时选择多路复用器的A输入端。当选择多路复用器的A输入端时考虑电路的工作，而暂时不考虑预编码器32a的作用，卷积编码器32b和映射器49的工作，下文称为格形编码器(TE)60，表示在图6的表中。表的第一列表示在任意时间n卷积编码器32b的延迟单元56和54的四种可能状态Q1Q0。这些状态是00、01、10和11。第二列表示在时间n编码器32b的状态Q1Q0的每个的比特Y2Y1的可能值。表的第三列表示在时间n对于在时间n比特Y2Y1和编码器状态Q1Q0的每个组合的输出比特Z2Z1Z0的值。例如，当编码器32b处在状态Q1Q0＝01时，比特Y2Y1＝10产生输出比特Z2Z1Z0＝101。表的第四列，符号R(n)表示由符号映射器49(见图5)响应输出比特Z2Z1Z0提供的符号的幅度。由于存在三种输出比特，提供8符号层(-7、-5、-3、-1、+1、+3、+5和+7)。输出比特Z2Z1Z0＝101，例如导致由符号映射器49产生的符号层+3。最后，表的第五列表示在时间(n＋1)编码器32b的状态。可理解为，由于每个延迟单元54和56是12符号长，对于每个子段A-L的符号在时间n和(n＋1)编码器32的状态Q1Q0表示连续编码状态转换。
可以看出，在映象器49的输出产生的8层符号是对称地围绕零层。为了便于接收机中信号捕获，优选地，用给定数量(例如+1单元)偏移每个符号，以在实施中提供一个导频部件。该符号和导频部件通过多路复用器62加到调制器36(见图2)，在那里它们被用于调制以抑制载波VSB形式传输的所选的载波，如前面所述的’975专利中所描述的。映射器49的输出也加到RAM64的输入，它的输出加到多路复用器62的第二输入。多路复用器62的第三输入由于段和帧同步信号的源66提供。
参照图5的符号(映射器49)可以看到，8个符号层分成4个子集a、b、c和d。每个子集由输出比特Z1Z0的特定状态来识别。于是，输出比特Z1Z0＝00选择符号子集d，Z1Z0＝01选择符号子集c，Z1Z0＝10选择符号子集b和Z1Z0＝11选择子集a。在每个子集内，各自的符号幅度相差8个单元的数量，也可看到，连续的符号层(-7、-5)、(-3、-1)、(+1、+3)和(+5、+7)都由输出比特Z1Z2的公共状态来选择。于是，例如，输出比特Z2Z1＝00选择符号幅度层-7和-5二者等等。因此，如下文将详细描述的那样上文符号映射器49的两个属性用于实现减小接收机的复杂性。
图7是由图6的表得出的卷积编码器32b的状态转换图。该图表示编码器的四种状态和它们之间的各种变换。实际上，每个状态有两个并行分支，每个分支延伸到相同的或另一个状态。该分支用产生状态转换的输入比特Y2Y1和所得的映射器49的输出R来标记。如下文将更详细地说明的，可使用这个状态图去设计接收机中最佳最大似然序列估算(MLSE)维特比解码器，如现有技术中所公知的，用于恢复比特Y2和Y1的估计。
图8表示本发明更详细的接收机解码部分，来自调谐器、解调器、A/D40的多比特符号值通过包括梳状滤波器42和均衡器38的第一处理通路加到第一多路分用器70和通过包括均衡器38的第二处理通路加到第二多路分用器72。梳状滤波器42包括包含线性加法器74和12符号延迟单元76的前馈滤波器。如在前述的’975专利中更完全的说明，可操作该滤波器通过从每个接收符号中减去12符号间隔较早接收的符号来减小NTSC同频道干扰。因为在发送机中提供了符号交错，梳状滤波器独立工作在每个子段，以便提供形成A1-A0、B1-B0等的连续梳状输出。这些梳状输出由多路分用器70多路分用成12个单独输出，每个输出对应于各自的子段A-L之一。每个梳状子段由多路分用器70加到以1/12的符号时钟率(fs)的比率工作的各自的维特比解码器44A-44L。解码器44A-44L的每一个提供一对包括输入比特X1X2的估算的输出解码比特，如图3所示，该解码比特由多路复用器78多路复用成交错比特流。
来自单元40的交错符号也由多路复用器72多路复用成12个单独子段A-L，每一个加到各自的维特比解码器46A-46L之一。于是，可以看出，来自源24的每个原始数据字节由各自的解码器46A-46L之一按一个单元进行处理。例如，由符号A3A2A1A0表示的数据字节由解码器46A进行处理等等。除了由滤波器42已梳状处理符号以外，当然对解码器44A-44L来说也是一样的。
每个解码器46A-46L可包括以fs/12的比率工作的和根据图7的状态图编程的基本上相同的设备，用于实现对恢复比特Y2和Y1的估算的最佳MLSE维特比解码，如现有技术所熟知的。实际上，对每个解码器46A-46L进行编程来产生4个分支度量，一般使用适当的编程ROM，每一个表示在接收符号层(即8-10比特值)和每个符号子集a、b、c和d的最接近的两个子集层之一之间的差。图9表示由LSI Logic公司制造的维特比解码器，它可被编程来完成每个解码器46A-46L的功能。该解码器包括分支度量发生器ROM 84，它响应于产生的接收符号并把分支度量送到加法、比较和选择(ACS)单元86。ACS单元86双向地耦合到路径度量存储存储器88并也提供到回迹存储器90。通常，ACS单元86把由发生器90产生的分支度量加到存储在存储器88中的先前路径度量，以产生新的路径度量，把由相同状态产生的路径度量与用于存储的最低路径度量进行比较并选择它们。在已经产生许多分支以后，可操作回迹存储器90来选择残存路径和产生在残存路径已产生的比特Y2和Y1的估算。
在上面的分析中，预编码器32a对输入比特流的作用已被忽略。同时，在下文将详细地描述预编器的功能，由于模2预编码器的工作，就足以使它去识别输入比特X2不同于比特Y2。在图8中每个维特比解码器46A-46L的输出仅包括比特Y2的估算，而没有包括输入比特X2。因此，在接收机中使用了互补模2后编码器48A-48L，以便从每个各自的编码器46A-46L恢复输入比特X1和X2的估算。每个后编码器48A-48L包括在输入比特Y1和输出比特X1之间的直达路径和其中输出比特Y2直接加到模2加法器92的一个输入端和经一个符号延迟单元94加到加法器92的第二输入端的前馈电路。加法器92的输出包括输入比特X2的估算。最后，来自后编码器48A-48L的已解码比特X1、X2由多路复用器96多路复用成如图3所示的交错比特流。
在本发明的替代实施例中，如图10所示，维特比解码器46A-46L的每一个可由限幅器98来替代，以在接收信号表征相当大的S/N比的情况下提供一个减低成本的接收机。通常，在电缆传输的情况下显示的S/N比地面传输较好。因此，在TCM编码增益和接收机复杂性和成本之间取折衷。参照图10，限幅器98的特征在于三个限幅层(-4、0和+4)。具有比-4更负的层的接收符号由限幅器98按比特Y2Y1＝00来解码，在-4和0之间的层按比特Y2Y1＝01、在0和+4之间的层按比特Y2Y1＝10、比+4还要正的层按比特Y2Y1＝11来解码。如前，比特Y2Y1由各自的后编码器48A-48L变换为比特X2X1的估算。返回参照图5的映射器49。因为连续符号层用比特Z2Z1的公用值表示，可见限幅器98实现接收符号的适当解码，如前面所述的。因此，本发明的这个实施例，在实施中实现了按8级TCM系统提供等效比特率的4-级传输和接收系统，但是，由于TCM编码增益不能用较差的S/N性能来实现。
再参照图8，虽然梳状滤波器42具有减小NTSC同频道干扰的作用，但也增加了解码器44A-44L的复杂性，在解码器44A-44L中使用最佳MLSE维特比编码来恢复比特X1和X2。事实上最佳MLSE维特比解码器不仅必须考虑编码的状态，而且还考虑梳状波波器42的延迟单元76的状态。由于存在4个编码器状态和4个可能通路，以输入每个状态(即对于每个编码器32b的状态有延迟单元76的4个可能状态)，最佳解码器必须处理16状态格形。此外，解码器必须考虑4个分支输入每个状态，而仅2个分支输入每个编码状态。图11表示这种解码器，并且，虽然实际上很复杂，但其设计都是直截了当的。实际上，当解码器的功能与图9所示的相同时(使用相同的标号)，大大增加了其复杂性，包括对于产生15分支度量正好代替4的要求。该分支度量表示在接收符号层和在梳状滤波器42的输出处可能15个群集点的每一个之间的差(即8层符号的线性组合提供15个可能输出层)。
图12的表表示根据本发明的技术用于减小复杂性，和由此降低了用于从梳状波波器的输出恢复比特X1和X2的维特比解码器44A-44L的成本。该简化可由图4所示的预编码比特X2实现，在以解码器形成格形图的结构中是通过省略来自梳状滤波器42的延迟单元76的一些状态信息来实现的。尤其，如下面更详细的说明，根据本发明的这个方面实现的解码简化是仅考虑识别梳状滤波器的延迟单元的8个可能状态的子集a、b、c和d的信息。如果延时单元76的输出用标号V表示，编码器和信道的组合状态可表示为Q1(n)Q0(n)V1VO(n)，这里子集V1V0(n)＝子集Z1Z0(n－1)。也就是，延迟单元76的状态用以前符号的子集表示。
现在参照图12的表，第一列表示在时间n组合编码器和信道的状态(仅使用子集信息表示延迟单元76的状态)Q1Q0V1V0。如所示，有8种可能状态0000，0010，0100，0110，1001，1011，1101和1111(注意，在所有例子中Q1＝V0)。这8个状态由图6表的最后两列得出，最后两列给出了在任意时间(n＋1)编码器32b的状态Q1Q0和延迟单元76的输出V的有关V1V0子集。应注意到在时间(n＋1)的V1V0子集与在时间n的输出比特Z1Z0相同(参见图6表示的第3列)。组合编码器和信道的每个状态Q1Q0V1V0在图12的表中列出二次，输入比特X1的每种可能值列出一次(参见表的第3列)。表的第4列表示每个编码/信道状态在时间n的子集Z1Z0和输入比特X1的每个值。这些值根据关系Z1＝X1和Z0＝Q0得出。在表的分别第2和第5列中，用图5的映射器49所表示的子集标识符(a-d)识别表的第1列的V1V0子集和包括表的第4列的Z1Z0子集。
再参照图8，加到每个解码器44A-44L的梳状滤波器42的线性加法器74的输出用符号U来识别，并且包括接收符号的值减去先前符号的值。在图12的表的第6列中这个值用子集标识符(a-d)表示为在Z子集Z1Z0和V子集V1V0之差。于是，例如，U子集在时间n表的第1行是(d-d)，第5行是(c-d)等等。在图13中U子集的可能值通过从每个Z子集(a、b、c和d)减去每个V子集(a、b、c和d)来得到的。尤其，每个可能Z子集沿图的上面用对应于各自子集的层的黑圈识别。例如，子集a包括8层的层-1和+7，子集b包括层-3和-5等等。同样地，沿图的左手边缘识别每个可能V子集。从每个Z子集减去每个V子集所得的结果得到的U子集(U＝Z-V)表示在图的内部。例如，参见图12的表的最后行，U子集(a-a)是通过从a子集层-1和-7减去a子集层-1和+7得到的，如图13的左上角所示，给出三层+8、0、-8。同样地，参见图12的第8行，U子集(a-b)是通过从子集层-1和+7减去b子集层-3和+5得出的，如所示的给出三层+10、+2、-6等等。
图13所示的16U子集的检查显示属于7个公用子集(后面称为陪集)之一的每一个。图14示出了这7个陪集，并识别为陪集A(U子集a-a、b-b、c-c和d-d)，B1(U子集b-a、c-b和d-c)，B2(U子集a-d)、C1(U子集c-a和d-b)，C2(U子集a-c和b-d)，D1(U子集d-a)和D2(U子集a-b、b-c和c-d)。每个U子集的陪集也表示在图12表的第7列。可见每个陪集包括15个可能层中的3层。
对应于图6表的末两列的图12表的最后列表示在时间(n＋1)编码器和信道的状态Q1Q0V1V0。表的第一和最后列现在可用于构成组合编码器/信道的格形状态转换图，如图15所示。在该图中，由于对于Q1是剩余的，所以没有考虑V0。格形状态转换图利用起源于每个状态的两个分支包括8个状态。每个分支标有输入比特X1和与各自转换有关的陪集、A、B1、B2、C1、C2、D1和D2。图15的格形图现在可被用于根据减小复杂性提供维特比解码器(对于解码器44A-44L的每一个)，以便从梳状滤波器42的加法器的输出U估算输入比特X1。该解码器包括图11的替换实施例的最佳维特比解码器，可采用图16中所示的维特比解码器的形式。用于实施该维特比解码器的装置可与在图9和11的解码器中使用的相同，并且包括分支度量发生器84、ACS单元86、路径度量存储存储器88和回迹存储器90。在图16的解码器的情况，分支度量发生器84被编程产生七个分支度量，其每个表示接收加法器112的输出的平方的欧几里德。加法器112的一个输入直接接到梳状滤波器的输出，同时其第二输入接到由12符号延迟单元114输出的梳状滤波器。多路复用器110的B输入在符号间隔13-16(即由符号时钟延迟的同步间隔)期间进行选择，否则选择A输入。
操作中，当同步间隔期间梳状滤波器42的输出包括S0－A(n－1)S1－B(n－1)S2－C(n－1)S3－D(n－1)经过多路复用器110的A输入加到解码器的这个信息没有表示有意义数据，并且被解码器不计。然而，在时间n产生的数据子段中开始下一个符号(即从子段E的一符号)，来自相同子段的符号适当地组合在一起并且经多路复用器110的A输入端提供到解码器。当在时间(n＋1)产生的数据子段的第一4个符号期间选择多路复用器110的B输入端。当该周期期间梳状滤波器的输出是A(n＋1)－S0B(n＋1)－S1C(n＋1)－S2D(n＋1)－S3当存储在延时器114的同步间隔期间，在加法器112中，这些数据用梳状滤波器的4个输出进行组合，以提供4个连续输出A(n＋1)－A(n－1)、B(n＋1)－B(n－1)、C(n＋1)－C(n－1)和D(n＋1)－D(n－1)。应注意到，每个输出表示按要求从相同子段梳理的数据符号。此后，多路复用器110的A输入再被选择并正常处理继续。
图21表示在本发明的接收机中使用的后编码器的实施例，例如图8和10的后编码器48A-48L是根据本发明的几个方面的同步插入改进操作的。改进的后编码器包括模加法器120和前馈延迟器122，还包括当同步间隔期间把延迟器122的输出返回耦合到其输入和否则通过延迟器122把后编码器输入信号加到加法器120的输入的多路复用器124。因此，在同步间隔以后当后编码器的输出不用期间，改进的后编码器48A-48L的每个按要求把来自有关的子段的符号存储在各自的延迟器122。
以与上述相同的方法结合数据段同步来实现帧同步插入和处理。更具体地说，当帧同步间隔期间，即每帧的第一数据段，发生器62和多路复用器62被开始启动，以便把帧同步符号V0-V671插入帧同步段S0的第一672符号位置，如图22所示。帧同步段的最后12个符号由RAM64插入数据流，并包括先前帧的最后数据段S312的最后12个符号(以前已写入RAM64)。而且，由于当帧同步间隔期间选择多路复用器46、53和55的B输入，延迟单元48、54和56假设图18所示的条件在按以前所述的形成的下一个数据段S1的段同步间隔的结束，如图22所示。
图20和图21的电路按以前所述的工作，以确保来自子段A-L的每一个的符号用仅相同子段的符号进行处理。当帧同步段S0期间两个电路的输出不表示有意义数据并且当后续处理期间是不计的。
如上所述，本发明的系统可利用不同的映射群集提供例如增加比特率和利用不同的调制方案例如QAM。图23表示本发明应用到一个系统，其中每个符号表示3比特代替2比特，如前面所述的。如图3所示，输入数据比特X1、X2和X3按符号率提供，比特X3和X2由模4预编码器32a’转换到比特Y3和Y2，以便按比特Z3和Z2加到16层符号映射器491，该模4预编器32a’包括模4组合器44’。数据比特X1按比特Z1加到映象器491的第三输入和到卷积编码器32b，该编码器32b产生比特Z0，以便加到映射器491的第四输入端。如在前面所述的实施例中，比特Z1Z0识别子集a、b、c的d，其每一个包括4个符号层。在每个子集内各自的符号大小相差8个单元的数量和连续符号层(例如-15、-13)由比特Z3Z2Z1的公用状态来选择。因此，由图23的电路产生的信号可使用前面所述的技术进行解码。在这个例子中，最佳MLSE解码器(即不考虑预编码器的解码器并用于解码梳状滤波器的输出)应有8倍编码器具有的状态数。模4预编码器包括使解码器工作在格形上，该格形仅具有二倍的编码器的状态并仍然解码未编码的比特而没有误差传播。
图24A和图24B表示本发明应用到QAM调制器。如图24A所示，提供输入比特X1、X2和X3，比特X3和X2由各自的模2预编码器3211a和32111a单独预编码，以提供送到卷积编码器32b的比特Z3和Z2和比特X1，用于产生输出比特Z1和Z0。输出比特Z3Z2Z1Z0加到符号映射器491，用于产生属于子集a-d之一的16个正交相关符号(见图24B)，以便加到QAM调制器361。结合上文，再次可见，比特Z1Z0识别各自的符号子集a-d。最佳解码不用预编码器，需要一个应具有23＝8倍编码器具有的状态数目的解码器。利用预编码器，解码器仅具有两倍状态数目。
图23和24的系统的接收机一般可采用图8所示的形式。在图23的系统的情况中，如图25所示，包括组合器92’的模4的模4后编码器48A’替代每个模2后编码器48A，和在图24A和B的系统情况下，如图25B所示，一对模2后编码器48”A和48A’”应替代每个模2后编码器48A。
可认为本发明所述的实施例的各种改进对本专业的普通技术人员是显而易见的，而都不脱离本发明的真实精神和范围。本发明仅限于如权利要求中所规定的。
权利要求
1.一种构成数据帧的方法，该方法包括如下步骤把表示多个源数据字节的多个编码数据符号安排成包括数据帧的预定数目的数据段、包括帧同步段的预定的所述数据段之一，和把紧接在所述帧同步之前的数据段的最后N个编码符号复制成所述帧同步段的最后N个符号位置。
2.根据权利要求1的方法，其中N等于12和所述的预定数目的数据段包括313。
3.根据权利要求1或2的方法，包括把紧接在用于存储的所述帧同步段之前的数据段的所述最后N个编码数据符号写入存储器和从所述存储器中读出所述存储N个编码符号，以便插入所述帧同步段的最后N个符号位置。
4.根据本发明的方法，除所述帧同步段以外的每个所述数据段包括N个交错子段，每一个段子段包括表示所述的源数据字节的连续组的多个所述编码数据符号、包括预定数据段同步符号的第一M子段的每个的第一符号，这里M小于N和等于或大于4，和其中每个剩余子段的第一编码数据符号适当地与各自子段的编码数据符号交错。
5.根据权利要求4的方法，其中N等于12和M等于4。
6.根据权利要求5的方法，包括以固定的符号率提供多个数据符号、把所述多个数据符号编码来得到所述的编码数据符号，所述的编码步骤包括把所述数据符号加到延迟单元12个符号在长度上交错，和当符号对应于所述的数据段同步符号交错期间把所述延迟单元的输出反馈到其输入。
7.一种接收机，包括用于接收包括多个连续数据帧的数据信号装置，每个所述的数据帧包括表示多个源数据字节的多个编码数据符号并以预定数目的数据安排，每个所述数据帧的预定数目的数据段包括帧同步段、包括紧接在数据段之前的最后N个编码数据段的复制的最后N个符号，和响应于所述接收数据信号的解码装置，用于得出表示所述源数据字节的多个估算数据字节。
8.根据权利要求7的接收机，其中所述的预定数目等于313和N等于12。
9.根据权利要求7或8的接收机，其中除所述帧同步段以外的每个所述数据段包括N个交错子段，每个子段包括表示连续组的所述源数据字节的多个所述编码数据符号和其中所述的解码装置包括独立解码每个所述子段的装置，用于得出表示相应于连续源数据字节之一的多个估算数据字节。
10.根据权利要求9的接收机，其中每个数据段的第一M子段的每个的第一符号包括预定数据段同步符号，这里M小于N和等于或大于4，和每个剩余子段的第一编码数据适当地与各自子段的编码数据符号交错。
11.根据权利要求10的接收机，其中N等于12和M等于4。
12.根据权利要求11的接收机，其中所述的解码装置包括延迟单元12个符号以长度交错耦合到所述接收机装置和当相应于所述数据段同步符号的符号间隔期间，所述的延迟单元的输出反馈到其输入。
13.根据权利要求11或12的接收机，包括响应于所述接收数据信号的线性滤波器，用于减小同频道干扰，所述的滤波器包括从在其之前接收12个符号间隔的编码数据符号减去每个接收的编码数据符号的装置，把每个已滤波的编码符号加到在其之前产生12符号间隔的已滤波编码符号的装置和当每个所述数据段的符号间隔13-16期间把所述加法装置的输出送到所述解码装置和否则把所述减法装置的输出送到所述的解码装置的装置。
全文摘要
本发明通过表示多个源数据字节的多个编码数据符号排列成连续数据帧其每个包括313数据段来构成用于发送的电视信号。每个帧的数据段之一包括最后(12)符号的帧同步段，最后(12)符号包括前数据段的最后(12)编码数据符号的复制。每帧的剩余段包括(12)交错子段A-L，每个子段包括表示连续组的源数据字节的多个编码数据，和每个第一(4)子段A-D的第一符号包括预定段同步符号。接收信号通过独立处理每个各自的子段的符号来解码。
文档编号H04L1/00GK1151813SQ95193982
公开日1997年6月11日 申请日期1995年6月29日 优先权日1994年7月8日
发明者戴维德·A·威尔明 申请人:齐尼思电子公司